JP2001324725A - 液晶表示装置およびその製造方法 - Google Patents

液晶表示装置およびその製造方法

Info

Publication number
JP2001324725A
JP2001324725A JP2000144586A JP2000144586A JP2001324725A JP 2001324725 A JP2001324725 A JP 2001324725A JP 2000144586 A JP2000144586 A JP 2000144586A JP 2000144586 A JP2000144586 A JP 2000144586A JP 2001324725 A JP2001324725 A JP 2001324725A
Authority
JP
Japan
Prior art keywords
film
wiring
electrode
liquid crystal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2000144586A
Other languages
English (en)
Other versions
JP2001324725A5 (ja
Inventor
Kikuo Ono
記久雄 小野
Yoshiaki Nakayoshi
良彰 仲吉
Ryutaro Oke
隆太郎 桶
Toshiteru Kaneko
寿輝 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000144586A priority Critical patent/JP2001324725A/ja
Priority to TW090110435A priority patent/TWI286257B/zh
Priority to US09/851,942 priority patent/US6762802B2/en
Priority to KR10-2001-0025886A priority patent/KR100467993B1/ko
Priority to CNB2006100025019A priority patent/CN100435012C/zh
Priority to CNB011231068A priority patent/CN1268968C/zh
Priority to CNA2006101011916A priority patent/CN1920630A/zh
Publication of JP2001324725A publication Critical patent/JP2001324725A/ja
Priority to US10/879,635 priority patent/US20050007507A1/en
Priority to US10/879,587 priority patent/US20040232421A1/en
Priority to US11/522,466 priority patent/US20070159568A1/en
Publication of JP2001324725A5 publication Critical patent/JP2001324725A5/ja
Abandoned legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Abstract

(57)【要約】 【課題】生産性や歩留まりを向上させ、さらに開口率が
高く明るいＴＦＴ液晶表示装置を提供する。 【解決手段】逆スタガ構造でチャネルエッチ型のＴＦＴ
の半導体膜、ドレイン配線の金属膜を１回のホト工程で
厚さの異なる２つのホトレジストに加工することによ
り、ＴＦＴ基板を総計４回のホト工程で形成、保持容量
の上部電極を保護絶縁膜上から延在した透明導電膜、下
部電極をゲート配線、誘電体をゲート絶縁膜、あるいは
ゲート絶縁膜とｉ型半導体で構成する。 【効果】工程を２０％削減して、さらに明るい表示装置
が得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置の薄
膜トランジスタ（Thin Film Transistor：以下、ＴＦＴ
と記す）基板及びその製造方法に関する。
【０００２】
【従来の技術】従来の装置は、特開平６−２０２１５３
号公報に記載のように、ＴＦＴ基板を構成する積層され
たゲート絶縁膜、保護膜を１回のホト工程を用いて、開
口し、総計５回のパターニング（被加工物上にフォトマ
スクを形成し、フォトマスクを加工パターンに応じて部
分的に除去するフォトリソグラフィ処理を含む工程：以
下、ホト工程と記す）を経て、ＴＦＴ基板を製造し、こ
の製造方法を用いてＴＦＴの保持容量が下部電極をゲー
ト配線と同一工程、材料で形成した金属電極、上部電極
がＴＦＴの信号配線と同一工程、材料で形成した金属電
極、誘電体としてゲート絶縁膜、ノンドープ（ｉ型半導
体）、不純物半導体（ｎ＋型半導体）を積層膜とする構
成で、さらに前記保持容量の上部電極はＴＦＴの保護膜
に開口されたスルーホールを介して透明導電膜の画素電
極と接続されている構造である。また、特開平１０−２
３２４０９号公報に記載のように、逆スタガ型でチャネ
ルエッチ構造のＴＦＴ基板を５回のホト工程で形成する
製造方法もある。また、この製造方法を用いて、インプ
レーンスイッチングモード（以下、ＩＰＳ）液晶モード
用ＴＦＴ基板を４回のホト工程で製造する方式もある。
【０００３】また、他の従来装置として、特開平９−９
０４０４号公報に記載のように、保持容量の下部電極を
ゲート配線と同一工程、材料で形成した金属電極、上部
電極がＴＦＴの信号配線の金属膜と同一工程で成膜した
透明電極、誘電体としてゲート絶縁膜とする構成で、さ
らに前記保持容量の上部電極は有機材料を用いたＴＦＴ
の保護膜に開口されたスルーホールを介して画素電極と
接続されている構造がある。
【０００４】
【発明が解決しようとする課題】上述の特開平６−２０
２１５３号公報、特開平１０−２３２４０９号公報に開
示された技術によれば、液晶表示装置のＴＦＴガラス基
板の加工において、少なくとも５回のパターニング（ホ
ト工程）が必要であった。さらに、特開平１０−２３２
４０９号では、横電界すなわちＩＰＳ表示モードのＴＦ
Ｔガラス基板は４回のホト工程で形成されているが、ゲ
ートやドレイン配線の端子にインジュウム錫酸化物（以
下ＩＴＯ）のような透明導電膜の被覆がなく、湿度によ
る端子の電気的腐食の問題があった。また、くし歯電極
の画素（ソース）電極がゲート配線と近接して配置され
ており、寄生容量が大きくなる課題があった。
【０００５】特開平６−２０２１５３号公報に記載され
た保持容量の誘電体はゲート絶縁膜上でｉ型半導体、ｎ
＋型半導体の積層構造であるので、ＴＦＴ液晶表示装置
の駆動の充電時に保持容量の下部電極の電位が、保持容
量の上部電極の電位より高くなり、上部電極よりｉ型半
導体膜に電子が注入され、容量値がゲート絶縁膜の厚さ
で規定され、駆動の保持期間にｉ型半導体の電子が放出
され容量値が前記ｉ型半導体の厚さも含む容量値に低下
変動し、液晶の残像が発生する問題がある。
【０００６】特開平９−９０４０４号公報に記載された
ＴＦＴ液晶表示装置は保護膜として有機系材料で構成
し、ドレイン配線を遮光電極として、その上部に低誘電
率の有機系保護膜上で隣りあう画素電極を重ねることで
開口率を向上させるが、加工のパターニングに少なくと
も５回以上のホト工程が必要である。
【０００７】本発明の目的は、ＴＦＴ製造工程を簡略化
することである。また、この簡略な製造方法を用いて、
ドレイン配線の断線の少ない、高精度の配線構造を得
て、表示コントラストを向上することである。さらに、
この簡略な製造方法を用いて、保持容量の単位面積あた
りの容量値を大きくし、開口率を大きくすることであ
る。
【０００８】本発明の他の目的は、簡略な製造方法を用
いて、保持容量の駆動のオン、オフの容量差を低減し、
残像をすくなくすることである。さらに、本発明の他の
目的はＩＰＳ表示モードのゲート、画素（ソース）電極
間の寄生容量を小さくすることである。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の配線構造を新しくする。
【００１０】その一つの例は、夫々の主面が互いに対向
するように配置された第１並びに第２の絶縁性基板、こ
れら一対の絶縁性基板の間に挟まれた液晶層、この第１
の絶縁基板上に形成され且つ走査信号を伝達するゲート
配線、映像信号を伝達するドレイン配線、このゲート配
線上にゲート絶縁膜を介して形成された半導体チャネル
層、さらにこの半導体チャネル層上に形成され且つ半導
体コンタクト層を介してドレイン配線の１部を構成する
ドレイン電極、この半導体チャネル層上にてドレイン電
極と相対するソース電極、及びこのドレイン配線並びに
ソース電極又はこのドレイン電極を蓋う保護膜を有する
薄膜トランジスタ部と、この薄膜トランジスタの前記ソ
ース電極に接続された画素電極とを有する画素部を備え
たアクティブマトリクス型液晶表示装置において、前記
ドレイン配線、前記ソース電極、前記ドレイン電極が、
前記第１の絶縁基板上の前記ゲート絶縁膜上に形成さ
れ、前記ドレイン配線、前記ソース電極、前記ドレイン
電極の金属膜の平面パターンより前記半導体コンタクト
層のパターンが幅広であり半導体コンタクト層パターン
より前記半導体チャネル層が幅広いパターンを有すると
いう特徴として現れる。
【００１１】その別の例は、第１の絶縁性基板、これに
対向して設けられた第２の絶縁基板、第１の絶縁性基板
と第２の絶縁基板との間に挟まれた液晶層、第１の絶縁
基板上に形成された走査信号を伝達するゲート配線、映
像信号を伝達するドレイン配線、ゲート配線上にゲート
絶縁膜を介して形成された半導体チャネル層、半導体チ
ャネル層上に形成され且つ半導体コンタクト層を介して
ドレイン配線の１部を構成するドレイン電極、該半導体
チャネル層上にて該ドレイン電極と相対するソース電
極、及びドレイン配線並びにソース電極又はドレイン電
極を蓋う保護膜を有する薄膜トランジスタ部と、この薄
膜トランジスタの前記ソース電極に接続された画素電極
と、前記画素電極に接続される上部電極並びに前記ゲー
ト配線又はこれを構成する材料（金属材料）からなる下
部電極を有する保持容量部とを備えたアクティブマトリ
クス型液晶表示装置において、前記保持容量の前記下部
電極と前記上部電極に挟まれた誘電体膜が、前記ゲート
絶縁膜と、前記半導体チャネル層の積層膜と構造をなす
とともに、前記画素電極が、前記保護膜に開口されたコ
ンタクトホールを介して、前記半導体チャネル膜と接触
しているという特徴として現れる。
【００１２】また、その別の例では、第１の絶縁基板と
これに対向して設けられた第２の絶縁基板とのこれらの
間に挟まれた液晶層、前記第１の絶縁基板上に形成され
た走査信号を伝達するゲート配線、映像信号を伝達する
ドレイン配線、前記ゲート配線上にゲート絶縁膜を介し
て形成された半導体チャネル層、前記半導体チャネル層
上に半導体コンタクト層を介してドレイン配線の１部を
構成するドレイン電極、前記半導体チャネル層に対して
ドレイン電極と相対するソース電極、並びに前記ドレイ
ン配線及びソース電極又はドレイン電極を蓋う保護膜と
を有する薄膜トランジスタ部と、前記薄膜トランジスタ
の前記ソース電極に接続された画素電極とこれに対向し
て設けられたコモン電極とが配置された画素とを備え、
前記画素電極と前記コモン電極との間に電圧を印加する
ことにより発生する前記液晶層にほぼ平行な電界により
表示が制御される液晶表示装置において、前記画素電極
が前記第１の絶縁基板上の、前記ゲート絶縁膜上で、前
記半導体チャネル層と前記半導体コンタクト層及び前記
ドレイン配線、前記ソース電極の金属層の３層構造であ
ることを特徴とする。
【００１３】ドレイン配線、ソース電極、ドレイン電極
を構成する金属膜とその下部のｎ＋型半導体、さらにそ
の下部のｉ型半導体の３つの膜をドレイン配線のパター
ンとして一体化し、その配線幅を、金属膜よりｎ＋型半
導体を幅広、ｎ＋半導体よりｉ型半導体を幅広の構造と
して、その段差をゲート絶縁膜上で階段状にする。
【００１４】金属膜の引っ張り応力を、半導体膜の圧縮
応力で相殺し、ゲート配線との段差部でのドレイン配線
断線を低減できる。さらに、配線自身の段差を階段状に
することでその段差を分散緩和し、その上部の保護膜の
カバレジをも緩和、液晶工程のラビングの影を緩和し、
コントラストを向上させる。
【００１５】また、保持容量構造を新しくする。保持容
量の下部電極をゲート配線と同一工程、材料で形成した
金属電極、上部電極を保護膜上部に存在し保護膜の開口
部をもおおう透明導電膜、誘電体として、ゲート絶縁膜
とｉ型半導体膜の積層、あるいはゲート絶縁膜のみとす
る。前記ｉ型半導体あるいはゲート絶縁膜は直接透明導
電膜と接続されている。
【００１６】また、他の保持容量構造も可能となる。保
持容量の上部電極をゲート配線と同一工程、材料で形成
した金属電極に保護膜の開口部を通じて接続された保護
膜上の透明導電膜、下部電極をドレイン配線と同一工
程、材料で形成した金属電極、誘電体を保護絶縁膜とす
る。
【００１７】ＩＰＳの画素電極の構造を新しくする。画
素電極をゲート絶縁膜上でｎ＋型半導体、ｉ型半導体、
金属膜の３層構造として、その段差を階段状にして、下
部を幅広にする。これにより、ゲート配線、ソース電極
間の寄生容量を低減させる。
【００１８】保持容量の単位面積あたりの容量値を増加
させ、ゲート配線、保持容量配線あるいはＩＰＳ液晶表
示装置のコモン電極配線幅を狭くでき、開口率を向上す
る。
【００１９】上記目的を達成するために、製造方法を新
しくする。ＴＦＴ基板を４回のホト工程で形成する、第
１はゲート配線金属のパターニング、第２はドレイン配
線の金属膜および半導体膜のパターニング、第３はドレ
イン配線上部の保護膜の開口パターニング、第４は保護
膜上の画素電極あるいは、機能を有する透明導電膜のパ
ターニングである。
【００２０】上記製造方法において、半導体膜はアモル
ファスシリコン（以下、ａ−Ｓｉ）を使うことができ
る。この製造方法において、ＴＦＴのドレイン配線、ソ
ース、ドレイン電極の金属膜、ｎ＋型ａ−Ｓｉ、ｉ型ａ
−Ｓｉのパターンニングのホトレジストの露光、現像を
１回で行う。ここで、ホトレジストは１回の露光、現像
後、ドレイン金属上で、ホトレジストのない領域、厚い
ホトレジストのある領域、薄いレジストのある領域に分
けられる。
【００２１】かかる２段階厚さのホトレジストを１回の
露光、現像で実現するホトマスクは、透過率の異なる金
属膜領域を２つ持つ構成か、あるいは一方は不透明な金
属膜領域、他方は幅が不透明な金属膜領域に１〜４μｍ
のスリット、穴を開口した集合体領域となる構成とな
る。
【００２２】かかる２つの厚さを持つホトレジスト領域
に加えてホトレジストのない領域を有する金属膜、その
下部にｎ＋型ａ−Ｓｉ、その下部のｉ型ａ−Ｓｉ、その
下部のＳｉＮ膜を有する基板は以下の手順で加工され、
ドレイン配線、ソース、ドレイン金属、ＴＦＴのチャネ
ル領域（ｉ型ａ−Ｓｉ）に分離される。 ホトレジスト
のない領域の金属をエッチング除去、ｎ＋型ａ−Ｓｉ、
ｉ型ａ−ＳｉをゲートＳｉＮ上で選択的に除去、厚いレ
ジスト領域は残し、薄いレジストを酸素アッシングで除
去、再度金属膜をエッチング除去、金属膜がないｎ＋型
ａ−Ｓｉを除去する。
【００２３】３つの透過率の異なる領域を持つホトマス
クを用いて、１回のホト工程の露光、現像でドレイン配
線、ソース電極、ドレイン電極、ａ−Ｓｉ膜を加工でき
るので工程を簡略化できる。ＴＦＴ基板のホト回数を４
回まで簡略化できる。
【００２４】ここで、ドレイン配線、ソース電極、ドレ
イン電極の金属膜は２回の工程に分けてエッチング除去
されるが、１回目を乾式（以下ドライ）エッチング、２
回目を湿式（ウエット）エッチングで行うことで、ドレ
イン配線の加工精度を向上させる。
【００２５】ここで、ドレイン配線の金属膜として、Ｍ
ｏを含む金属、Ｔａ、Ｔｉ、Ｗを含む金属の単膜、積層
膜が好ましい。
【００２６】本発明の他の目的を実現する、保持容量の
製造方法を新しくする。保持容量の誘電体として構成さ
れたｉ型ａ−Ｓｉ、その上部のＳｉＮで構成された保護
膜を弗酸および弗化アンモニウムを含む水溶液（以下、
弗酸緩衝液）でエッチング除去し、引き続きドライエッ
チングで前記ｉ型ａ−Ｓｉをゲート絶縁膜ＳｉＮ上で選
択的にエッチング除去し、その後、インジュウム錫酸化
物（以下、ＩＴＯ）のような透明導電膜を前記保護膜の
開口部に蓋をするように成膜する。
【００２７】また、他の製造方法として、前記保護膜を
ＳｉＮと有機系材料の２膜膜として用いる場合、保持誘
電体部のｉ型ａ−Ｓｉ上部のＳｉＮの保護膜、有機系材
料の保護膜の加工に関し、有機系材料として感光性材料
を用いて、下部膜に対して開口部を有するパターン形成
を露光、現像で形成し、この有機材料自身をマスクパタ
ーンとして、弗酸緩衝液で保護膜ＳｉＮをエッチング除
去し、１５０〜２００℃ の温度処理で、有機系材料を
開口部内側まで延びる熱処理を行い、その後、ＩＴＯの
ような透明導電膜を前記保護膜の開口部に蓋をするよう
に成膜する。
【００２８】また、上記製造方法で、有機材料の熱処理
の後にあるいは前にｉ型ａ−Ｓｉをエッチング除去して
も良い。
【００２９】保持容量の製造方法を用いると、保持容量
の誘電体をゲート絶縁膜、ゲート絶縁膜とｉ型ａ−Ｓｉ
膜の積層構造ができるので、単位面積あたりの容量値を
増加し、開口率が増加する。また、ｉ型ａ−ＳｉがＩＴ
Ｏと直接接続していても、そのコンタクト抵抗は高いの
で電子が注入されず、残像が発生しない。
【００３０】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。なお、以下の実施例で、半導体膜はアモ
ルファス−シリコン（ａ−Ｓｉ）、透明導電膜はＩＴＯ
を代表させたが、これは多結晶シリコンや他のの透明導
電膜であるインジュウム亜鉛酸化物（ＩＺＯ）を用いて
も良い。また、ＴＦＴの配線を呼称は、走査配線をゲー
ト配線、映像信号配線をドレイン配線とする。また、Ｔ
ＦＴのソース、ドレイン電極は液晶表示装置の画素のＴ
ＦＴでは交流駆動であるため、電気的に切り替わるので
分類しにくいが、ドレイン配線側に接続されたＴＦＴ部
分の電極をドレイン電極、ＴＦＴのチャネル長領域を挟
んで画素電極側をソース電極と呼ぶ。保持容量も蓄積容
量、付加容量と別な呼び方もあるが、本発明では保持容
量と統一する。
【００３１】≪実施例１≫図１は、本発明の実施例１に
係わる方式のＴＦＴ基板を示す平面図である。図２はＴ
ＦＴから画素電極ＰＸさらに保持容量Cｓｔｇ部分へ至
る部分を示す図１の２−２線断面図、図３はドレイン配
線部分を示す図１の３−３切断線断面図、図４はゲート
配線端子部を示す図１の４−４切断線断面図、図５はド
レイン配線端子部を示す図１の５−５切断線断面図、図
６〜図９は、本実施例１に係わるＴＦＴ基板の製造方法
を基本的にパターニングであるホト工程単位（ホトレジ
スト塗布からレジスト剥離）で工程順に示す断面図であ
る。
【００３２】液晶表示装置のＴＦＴ部において、図２の
断面に示すように、ガラスのような透明絶縁基板ＳＵＢ
１上に、例えばＭｏ（モリブデン）、Ｃｒ（クロム）、
あるいはＡｌ（アルミニウム）上にＭｏを積層した金属
膜ｇ１からなるゲート配線ＧＬが形成されている。ま
た、このゲート配線ＧＬ上にはSｉＮ膜またはＳｉＯ２
膜とＳｉＮ膜の積層膜からなるゲート絶縁膜ＧＩを介し
て、ｉ型ａ−Ｓｉを用いたａ−Ｓｉチャネル膜ＡＳが形
成されている。さらに、このａ−Ｓｉチャネル膜ASはそ
の両側にはｎ＋型ａ−Ｓｉ膜を用いたａ−Ｓｉコンタク
ト膜ｄ０を介してＭｏあるいはＣｒ、あるいはＭｏ、Ａ
ｌ、Ｍｏを積層した金属膜ｄ１からなるドレイン電極Ｓ
Ｄ１、ソース電極ＳＤ２が相対して形成されている。こ
の、ドレイン電極ＳＤ１はドレイン配線ＤＬの一部を構
成している。ソース、ドレイン電極間のａ−Ｓｉコンタ
クト膜ｄ０及びａ−Ｓｉチャネル膜ＡＳはＴＦＴ動作の
オフ抵抗を大きくするため上部よりエッチング除去さ
れ、この領域でのａ−Ｓｉチャネル膜ＡＳの厚さはソー
ス、ドレイン電極ＳＤ１、ＳＤ２下部のａ−Ｓｉコンタ
クト膜を除いたａ−Ｓｉチャネル膜ＡＳより薄く設定さ
れる。さらに、ＴＦＴを被覆しているＳｉＮ膜からなる
保護膜ＰＳＶに開口されたコンタクトホールＣＮを介し
て、ソース電極ＳＤ２に接続されたＩＴＯの透明導電膜
ＩＴＯ１が画素電極ＰＸを構成する。
【００３３】上記ＴＦＴ部の構成において、製造歩留ま
り上の１つの課題は画素電極ＰＸの材料であるＩＴＯ
１、例えばＩＴＯ、が下部段差へのつきまわりが悪く、
そのためＩＴＯ１のエッチング加工時に断線しやすい状
況にある。特に、図２の断面構造においてはコンタクト
ホールＣＮ付近のソース電極ＳＤ２はａ−Ｓｉ膜である
ＡＳ、ｄ０及び金属電極ｄ１が積層されるので段差が大
きい。本実施例１ではソース電極ＳＤ１の金属材料ｄ１
より、ａ−Ｓｉコンタクト膜ｄ０がはみ出し、さらにそ
の下部でａ−Ｓｉチャネル膜ＡＳがはみ出し、その段差
は、金属膜ｄ１、ａ−Ｓｉコンタクト膜ｄ０を含む半導
体膜、さらにエッチング除去されて薄くなったａ−Ｓｉ
チャネル膜ＡＳの階段状構造になっており、その上部に
被覆された保護膜ＰＳＶの形状がなだらかになってお
り、透明導電膜ＩＴＯ１が断線することはない。
【００３４】保持容量Ｃｓｔｇ部は、図１及び図２に示
すように、透明導電膜ITO1の画素電極ＰＸが隣接のゲー
ト配線ＧＬ上へ延び重なっている。したがって、保持容
量Ｃｓｔｇは上部電極は画素電極ＰＸを構成するＩＴＯ
１、下部電極はゲート配線ＧＬを構成する電極ｇ１で誘
電体膜として、ゲート絶縁膜ＧＩと保護膜ＰＳＶの積層
構造である。
【００３５】図１及び図３に示すように、信号配線ＤＬ
は主として映像信号電圧を伝送する機能を有し、Ｍｏ−
Ｃｒの合金又はＭｏ、Ａｌ、Ｍｏをこの順に積層してな
る金属膜ｄ１及びａ−Ｓｉ膜であるｄ０，ＡＳで構成さ
れている。その断面構造はソース電極ＳＤ２同様に階段
状であり、金属膜ｄ１よりａ−Ｓｉチャネル膜ＡＳがは
み出している。信号配線ＤＬの下部両側にはゲート配線
ＧＬと同一工程、材料である金属膜ｇ１で構成した遮光
電極ＳＫＤが配置されている。この遮光電極ＳＫＤは画
素電極ＰＸから信号配線ＤＬの間の隙間をふさぐ効果が
あり、配向膜ＯＲＩで挟まれた液晶ＬＣに対してＴＦＴ
基板ＳＵＢ１に対向する基板であるカラー・フィルタ基
板ＳＵＢ２に形成された金属や透過率の低い樹脂で形成
されたブラックマトリクスＢＭの幅を狭くすることがで
き、開口率を大きくでき、明るい液晶表示装置実現でき
る。同図のＦＩＬはカラー・フィルタ、ＣＸはＩＴＯの
ような透明導電膜で構成されたＩＴＯ２電極を用いた対
向（コモン）電極である。また、ＴＦＴ基板の両側外部
には偏光フイルムＰＯＬが装着されている。
【００３６】信号配線ＤＬの構造物が単純に金属膜ｄ１
だけでなく、階段状の段差となり、金属膜からはみ出し
たａ−Ｓｉコンタクト膜ｄ０、ａ−Ｓｉチャネル膜ＡＳ
で構成されているのは以下の効果がある。金属膜ｄ１と
してはＣｒも使用可能であるが、比抵抗の低い材料とし
ては、ＡｌやＭｏが好ましい。しかし、Ａｌは、図３の
断面構造上の上部にある画素電極ＰＸのＩＴＯ１膜のエ
ッチング時に、その薬品であるＨＢｒやＨＩ水溶液によ
り、保護膜ＰＳＶのピンホールを通じて容易に溶解し、
断線する。そのため、Ｃｒで比抵抗が不足する場合、前
記薬品に強いＭｏ単膜やＡｌをＭｏで上下にサンドイッ
チした配線金属構成になる。一方，Ｍｏは絶縁膜との接
着性が悪い。Ｍｏはａ−Ｓｉ膜とはシリサイドを形成し
て密着性が高いので、金属膜ｄ１の下部には半導体であ
るａ−Ｓｉ膜コンタクト膜ｄ０が形成される。 一方、
半導体膜であるｄ０、ＡＳが金属膜ｄ１と異なる装置で
成膜され、これがいわゆるホト工程を用いて加工した際
に、半導体膜ｄ０、ＡＳと金属膜ｄ１が別々のホト工程
を用いた場合、ホト間の合わせずれにより、信号配線Ｄ
Ｌの構造物の幅が広くなり、結果的に開口率が下がり、
暗い液晶表示装置になる。さらに図３において配向膜Ｏ
ＲＩ上部をラビングする際に段差のゆるやかな構造が要
求される。結果的に構造物としては、金属膜ｄ１、ａ−
Ｓｉコンタクト膜ｄ０、ａ−Ｓｉチャネル膜ＡＳの段差
が階段状構造になること、製造方法的には詳細は後述す
るが、ａ−Ｓｉチャネル膜ＡＳ、ａ−Ｓｉコンタクト膜
ｄ０、ソース、ドレイン金属膜ｄ１が連続的に成膜さ
れ、上部より１回のホトレジスト工程で加工することが
良く、本実施例ではこれを用いている。
【００３７】製造歩留まり上の他の課題は、図１に示す
複数のゲート配線ＧＬと直交するドレイン配線ＤＬの断
線である。図２の断面図を用いて示す。ドレイン配線Ｄ
Ｌ（ドレイン電極ＳＤ１）の金属膜はＣｒ、Ｍｏのよう
な材料を用いる。これらの材料には成膜条件により引っ
張り応力が生じる。これは、ドレイン配線ＤＬがその長
手方向（ゲート配線ＧＬの延伸方向に直交する方向，図
１参照）に引っ張られるので、下部ゲート段差で断線す
る。一方、ｉ型ａ−Ｓｉ膜ＡＳは圧縮応力を持つので、
このドレイン配線ＤＬの金属膜ｄ１の下部に必ずａ−Ｓ
ｉ膜ＡＳが形成されれば、応力が緩和される。さらに、
金属膜ｄ１の応力がａ−Ｓｉ膜ＡＳ応力と同じオーダで
あるので、その幅は金属膜ｄ１と同一かやや大きい方が
良い。
【００３８】ゲート配線ＧＬの端子部ＧＴＭは、図１及
び図４に示すように、ゲート端子下部電極がＴＦＴ基板
ＳＵＢ１上に形成されたゲート配線ＧＬと共通の膜をな
す金属膜ｇ１、その上部にゲート絶縁膜ＧＩ及び保護膜
ＰＳＶ、この積層膜に開口されたスルーホールを介して
画素電極ＰＸと同一材料の透明導電膜ＩＴＯ１からなる
端子上部電極が積層された構造である。
【００３９】ドレイン配線ＤＬの端子部ＤＴＭは、図１
及び図５に示すように、ドレイン配線ＤＬと同様な階段
状のドレイン金属膜ｄ１、ａ−Ｓｉコンタクト膜ｄ０、
ａ−Ｓｉチャネル膜、その上部にＴＦＴの保護膜ＰＳ
Ｖ、保護膜ＰＳＶに開口されたスルーホールを介してそ
の上部に形成された画素電極ＰＸと同一材料で構成され
た透明導電膜ＩＴＯ１被覆された構造となる。ここで、
半導体膜であるｄ０、ＡＳは例えばＭｏを使用するドレ
イン金属膜ｄ１とゲート絶縁膜ＧＩとの密着性を向上さ
せる働きをする。ゲート端子ＧＴＭ及びドレイン端子Ｄ
ＴＭは表示領域側にはそれぞれゲート配線ＧＬ、ドレイ
ン配線ＤＬに至り表示に必要な電圧を伝播され、外部に
対しては制御回路に接続される。
【００４０】図２に示す逆スタガ型ＴＦＴ表示装置のＴ
ＦＴ基板に係わる製造方法を図６から図９の工程断面図
を用いて説明する。各々の図はおおよそ１回のホト工程
に対応し、基本的にはホトパターン加工となる薄膜の成
膜から、ホトレジスト塗布、露光、現像、及び薄膜のパ
ターン加工までを１回のホト工程として説明する、ホト
レジスト自身の剥離工程は図面上は省略してある。 各
ホト工程での詳細な手順は各図の、（ａ）、（ｂ）、
（ｃ）…の断面図で表わしてある。
【００４１】まず、第１ホト工程を図６に示す。ガラス
基板など透明絶縁基板ＳＵＢ１上に、スパッタ法を用い
て、厚さ２００ｎｍの、例えば、Ｃｒ、Ｍｏの単膜ある
いは下部よりＡｌ、Ｍｏの積層膜、あるいはＭｏＷなど
の合金の金属膜ｇ１を成膜する。そして、この金属膜上
に所定のレジストパターンＰＲＥＳ１を形成した後、そ
れをマスクとして金属膜ｇ１をエッチングする。このパ
ターン化された金属膜ｇ１は、図１の画素領域における
ゲート配線ＧＬ、遮光電極ＳＫＤ、ゲート端子部ＧＴＭ
の下部電極を構成する。
【００４２】次に、第2ホト工程を図７に示す。全面に
プラズマＣＶＤ法を用いて、ＳｉＮ膜またはＳｉＮ膜と
ＳｉＯ２膜の２層膜からなる厚さ３５０ｎｍの絶縁膜、
厚さ２５０ｎｍのノンドープのｉ型ａ−Ｓｉ膜、厚さ５
０ｎｍのｎ＋型ａ−Ｓｉ膜を成膜する。上記のＳｉＮ、
ｉ型のａ−Ｓｉ、ｎ＋型のａ−Ｓｉ膜は，それぞれ、Ｔ
ＦＴ構成上、ゲート絶縁膜ＧＩ、ａ−Ｓｉチャネル膜Ａ
Ｓ、ａ−Ｓｉコンタクト膜ｄ０と呼ぶ。但し、上記ゲー
ト絶縁膜ＧＩはＣＶＤ法で形成するが、ＣＶＤ法の前に
スパッタ法を用いて例えばＴａ２Ｏ５（酸化タンタル）
のような金属酸化物を成膜し、ゲート絶縁膜を多層構造
としても良い。引き続き、スパッタ法を用いて、厚さ２
００ｎｍの例えばＭｏ、Ｃｒの単膜あるいはＭｏ、Ａ
ｌ、Ｍｏの積層膜、あるいはＭｏＷのような合金膜ｄ１
を成膜する。上記ＣＶＤ法の成膜、スパッタ法の成膜は
真空をやぶらず連続的に行っても良い。この場合、ａ−
Ｓｉコンタクト膜ｄ０とソース、ドレイン電極を構成す
るＭｏ金属膜ｄ１の接続抵抗が低減され、ＴＦＴの能力
が向上し、同一平面サイズのＴＦＴを用いても、より大
型、高精細の液晶表示装置が駆動できるとともに、１画
素の平面領域に占める不透過ＴＦＴ領域が低減できるの
で、開口率が向上し、より明るい表示装置が提供でき
る。
【００４３】次いで、この金属膜ｄ１上に所定のレジス
トパターンを形成する。図７（ａ）のレジストパターン
ＰＲＥＳ１、ＰＲＥＳ２は1回の露光、現像で厚さの異
なるレジストパターン領域を形成する。この厚さの異な
るレジストパターンを1回の露光、現像で形成すること
が、ＴＦＴ基板の製造工程を削減し、歩留まりの向上を
実現する。レジストパターンを異ならせる方法を同図
（ａ）ホトマスク基板ＭＡＳＵＢで説明する。 ホト工
程でのホトマスクはレジストが全面に塗布されたＴＦＴ
基板ＳＵＢ１上に、一定の隙間を置いて配置される。ホ
トマスクには、Ｃｒを所定の厚さにした不透明領域ＭＡ
Ｋ１、一定の光り透過が可能なＭｏＳｉを薄く成膜した
領域ＭＡＫ２、その他の透明領域を有する構造とする。
レジストとしてポジレジストを用いた場合、露光、現像
後のレジスト厚さは、不透明のＭＡＫ１領域では成膜後
の膜厚に略近い厚さ、半透過のＭＡＫ２領域では成膜中
の膜厚より１０から９０％低減された厚さ、その他の透
明領域では、レジストは洗浄され残らない。 従って、
ホトマスク基板ＭＡＳＵＢのパターンを不透明、半透
過、透明の３領域にすることで、ＴＦＴ基板ＳＵＢ１上
のレジストパターンを厚さの異なるＰＲＥＳ１、ＰＲＥ
Ｓ２を1回の露光、現像工程で実現できる。ＰＲＥＳ１
の領域は次工程以降で、ＴＦＴの信号配線ＤＬ、ソー
ス、ドレイン電極ＳＤ１、ＳＤ２、ＰＲＥＳ２領域はＴ
ＦＴのチャネル長Ｌ領域を形成する。
【００４４】ＴＦＴ基板ＳＵＢ１上に1回の露光、現像
で厚さの異なるレジストパターンを形成するホトマスク
製造方法は、上記の半透過の金属ＭＡＫ２を形成する以
外に、特開平９−１８６２３３号公報に示されているよ
うに、ＭＡＫ２領域を厚さはＭＡＫ１領域と同じ金属膜
をメッシュ状にして、レジストへの露光量を低減させる
ハーフトーンマスクを用いることもできるが、この方式
は本方式に比べて露光量低減の調整裕度は低い。
【００４５】次いで、本工程の断面図（図７（ｂ））
で、この金属膜ｄ１上の所定のレジストパターンをマス
クとして、金属膜ｄ１、ａ−Ｓｉコンタクト膜ｄ０、お
よびａ−Ｓｉチャネル膜ＡＳをエッチングする。エッチ
ングは真空装置内でのドライエッチングで行い、金属膜
ｄ１がＭｏの場合、ＳＦ６、あるいはＣＦ４ガスにＯ２
を添加したガス、あるいはこれらのガスにＣｌ２を添加
したガスで行い、半導体膜ｄ０、ＡＳは少なくともＳＦ
６あるいはＣＦ４を含むガスにＨＣｌあるいはＣｌ２を
添加し、ゲート絶縁膜ＧＩの材料であるＳｉＮとのエッ
チング選択比を高めてある。上記のように、ソース、ド
レイン金属膜ｄ１及び半導体膜ｄ０、ＡＳをドライエッ
チングすることで、これを加工してできる信号配線ＤＬ
のパターン精度は極めて高くなる。
【００４６】次いで、図７（ｃ）に示すように、Ｏ２ガ
スを用いたドライアッシングを用いて、ＴＦＴのチャネ
ル長Ｌ領域にある薄いレジストパターンを除去する、こ
の際に厚いレジストパターンＰＲＥＳ１の厚さも減少す
るが、ホトレジストパターンとしては残るようにアッシ
ング条件を調整する。
【００４７】次いで、ソース、ドレイン電極ＳＤ１、Ｓ
Ｄ２に対応して分離されたレジストパターンＰＲＥＳ１
をマスクとして、金属膜ｄ１、ｉ型のａ−Ｓｉチャネル
膜ＡＳを一定膜厚残してハーフエッチングする。上記工
程で、金属膜ｄ０はウエットエッチングで除去し、ａ−
Ｓｉコンタクト膜ｄ０はＳＦ６あるいはＣＦ４にＣｌ２
やＨＣｌを添加したガスを用いたドライエッチングで行
う。Ｃｌ２やＨＣｌ流量を調整することでＳｉＮとのエ
ッチング選択比を上げる。
【００４８】上記のように、半透過マスクを用いること
により、従来、ａ−Ｓｉ膜加工、ソース、ドレイン金属
加工を別々の２回のホト工程で行っていた工程に比べ、
これを１回の工程にでき、製造工程の短縮とこれによる
歩留まり向上が実現できる。また、ａ−Ｓｉ膜とソー
ス、ドレイン金属膜のホト合わせがないので、精度が向
上し、開口率が向上する。
【００４９】一方、従来の方式に比べ、ソース、ドレイ
ン電極ＳＤ１、ＳＤ２、ドレイン配線ＤＬの金属膜は２
回のエッチングになり、金属膜ｄ１に対してウエットエ
ッチングした場合、サイドエッチングの後退量が大き
く、パターン精度が悪くなってしまう。一方、ドライエ
ッチング加工はパターン精度が良いが、前記図７（ｄ）
の２回目のエッチング（チャネル長Ｌ部分）が、配線金
属がＭｏを含む場合、下部のａ−Ｓｉチャネル膜ＡＳと
同種のエッチングガスを用い、さらにａ−Ｓｉチャネル
膜ＡＳを膜の半分を残す加工をするので、これを一括エ
ッチする場合マージンがとることができず、チャネル長
Ｌ領域をゲート絶縁膜ＧＩ面まで除去してしまう。本実
施例の場合、金属膜ｄ１がＭｏに対して、リン酸、硝
酸、酢酸、水の混合液を用いて、チャネル長部分をａ−
Ｓｉ膜ｄ０上で選択的にウエットエッチングして、その
後ａ−Ｓｉ膜ｄ０をドライエッチングすることで制御良
くａ−Ｓｉチャネル膜ＡＳを残すことができた。結果的
にソース、ドレイン金属ｄ１を同一ホト工程内で、１回
目をドライエッチング、２回目をウエットエッチングす
ることが、パターン精度良く加工する方式であることが
判明した。
【００５０】次いで、ＴＦＴ基板の第３ホト工程以降を
図８、図９で示す。前記工程を経たＴＦＴ基板ＳＵＢ１
の全面に、ＣＶＤ法を用いてＳｉＮ膜からなる厚さ４０
０ｎｍの保護膜ＰＳＶを成膜する。次いで、レジストを
塗布した後、ホト法を用いてソース電極ＳＤ２上に開口
部を持つレジストパターンＰＲＥＳ１を形成する。そし
て、そのレジストパターンＰＲＥＳ１をマスクとして保
護膜ＰＳＶを開口し、コンタクトホールＣＮを開口す
る。この工程は図１で示した、ゲート端子ＧＴＭ、ドレ
イン端子ＤＴＭも加工し、ゲート端子では図４に示すよ
うに本工程で保護膜ＰＳＶ、ゲート絶縁膜ＧＩの積層膜
を開口する工程である。この開口はＳＦ６、あるいはＣ
Ｆ４を含むドライエッチングあるいは弗酸緩衝液のウエ
ットエッチングを用いる。
【００５１】次いで、図９に示すように、全面に、スパ
ッタ法を用いて、厚さ１４０ｎｍのＩＴＯあるいはＩＺ
Ｏからなる透明導電膜ＩＴＯ１を成膜する。次いで、ホ
トレジストパターンＰＲＥＳ１を形成し、これをマスク
としてこの透明導電膜ＩＴＯ１を加工し、画素電極ＰＸ
を形成する。また、この工程で、図１、図４、図５の端
子部分の上膜膜ＩＴＯ１を形成する。
【００５２】このような製造工程を、従来の製造工程と
比較すると、露光、現像を含むホト工程回数を５回から
４回に低減でき、製造工程が簡略化され、工程中にさら
されるゴミなどを起因する不良を低減でき、歩留まりが
向上することが可能となる。また、ＴＦＴ構造的には、
ａ−Ｓｉ膜と信号配線が連続的に成膜後、１回のホト工
程で加工されるので、従来ａ−Ｓｉ膜と信号配線やソー
ス、ドレイン電極が別々にホトのアライメントで加工さ
れていたパターンに比べて、パターン精度が向上する。
したがって、開口率が高く、明るい液晶表示装置が実現
できる。
【００５３】≪実施例２≫本発明の第２の実施例による
逆スタガ型ＴＦＴ液晶表示装置を、図１０から図１３を
用いて説明する。図１０は第２の実施例における１画素
を表わす平面図、図１１は図１０の１１−１１切断線に
おける断面図、図１２、図１３は図１１の断面構造を４
回のホト工程で形成する場合の第２、第３回目のホト工
程に対応する製造工程を表わす断面図である。本実施例
のＴＦＴ液晶表示装置は、前記図１、図２の第１の実施
例の装置とは、そのゲート端子、ドレイン端子、ＴＦＴ
部、信号配線部では同様の構成をしているが、保持容量
Ｃｓｔｇ部の構成において異なっている。図１１の断面
構造で示すように、ＴＦＴの透明絶縁基板ＳＵＢ１上に
ゲート配線ＧＬ、ゲート絶縁膜ＧＩが形成されている点
は同じであるが、この上部にａ−Ｓｉチャネル膜ＡＳが
部分的に形成され、その上部の保護膜ＰＳＶに開口され
たスルーホールＣＮＳを介して画素電極ＰＸと同一工
程、材料で構成された透明導電膜ＩＴＯ１が接している
構造となっている。従って、保持容量Ｃｓｔｇは上部電
極を透明導電膜ＩＴＯ１、下部電極をゲート配線ＧＬと
して、誘電体膜はゲート絶縁膜ＧＩとｉ型ａ−Ｓｉチャ
ネル膜ＡＳとの積層膜構造となる。また、この保持容量
Ｃｓｔｇの平面パターンは、後述する製造方法の制約も
あり、図１０に示すコンタクトホールＣＮＳはｉ型ａ−
Ｓｉチャネル膜ＡＳより内側のパターンとなる。
【００５４】次に、図１２、図１３で図１１の断面構造
に係わる製造方法を示す。但し、４ホトを用いて形成す
る製造工程の内、ゲート配線ＧＬをパターン化する第１
ホト工程、透明導電膜ＩＴＯ１を用いて画素電極ＰＸを
パターン化する第４ホト工程は、概ね実施例１の図６、
図９と同様であるため、これを省略する。
【００５５】本実施例２の第２ホト工程の製造工程の断
面図を図１２に示す。ＴＦＴガラス基板ＳＵＢ１上に、
ゲート配線ＧＬが形成され、その上部にＣＶＤ法でゲー
ト絶縁膜ＧＩとなるＳｉＮ膜、ａ−Ｓｉチャネル膜ＡＳ
となるｉ型ａ−Ｓｉ膜、ａ−Ｓｉコンタクト膜ｄ０とな
るｎ＋型ａ−Ｓｉ膜を連続的に成膜し、ホト工程を経る
ことなく、スパッタ法でソース、ドレイン電極ＳＤ１、
ＳＤ２、ドレイン配線ＤＬの金属膜ｄ１成膜する（図１
２（ａ））。
【００５６】次に、ホトレジストを塗布し、実施例１の
図７（ａ）で示した、不透過領域、半透過領域、透過領
域を有するホトマスクを用いて、露光、現像する。これ
により、不透過膜マスク領域に対応する部分の厚いレジ
ストＰＲＥＳ１、半透過膜マスク領域に対応する部分の
薄いレジストＰＲＥＳ２が形成される。この際、本実施
例２では、半透過マスクに対応した薄いレジストＰＲＥ
Ｓ２が次工程以降で保持容量Ｃｓｔｇを形成する部分に
形成される点が実施例１と異なる（図１２（ｂ））。
【００５７】次に、実施例１の図７同様、ソース、ドレ
イン電極ＳＤ１、ＳＤ２の金属膜ｄ１の加工、ａ−Ｓｉ
コンタクト膜ｄ０、ａ−Ｓｉチャネル膜ＡＳの加工、ド
ライアッシングによる薄いレジストＰＲＥＳ２の除去、
チャネル長Ｌ部分の金属膜ｄ１のウエットエッチング、
ａ−Ｓｉコンタクト膜ｄ０のドライエッチング、ａ−Ｓ
ｉチャネル膜ＡＳのハーフエッチングを行う。これによ
り、保持容量Ｃｓｔｇ部に形成された薄いレジストＰＲ
ＥＳ２領域には、ａ−Ｓｉ膜コンタクト膜ｄ０を含まな
い、ハーフエッチングされたａ−Ｓｉチャネル膜ＡＳの
領域が形成される（図１２（ｃ））。
【００５８】次に、ＣＶＤ法を用いて、ＳｉＮからなる
保護膜ＰＳＶを成膜した後、所定のホトレジストＰＲＥ
Ｓ１をソース電極ＳＤ２の開口部、保持容量Ｃｓｔｇの
開口部に対応させてパターン化する（図１３（ａ））。
次に、弗酸緩衝液を用いて、保護膜ＰＳＶを開口し、
ソース電極ＳＤ２上にスルーホールＣＮ、保持容量ＣＳ
ｔｇ部にスルーホールＣＮＳを形成する。本実施例２で
は、上記スルーホール加工に、ＳＦ６やＣＦ４を用いた
ドライエッチングは使用できない。これは、上記ガスの
エッチング速度はａ−Ｓｉ膜ＡＳも保護膜ＰＳＶのＳｉ
Ｎ同様速く、このためゲート配線ＧＬ上のゲート絶縁膜
ＧＩも削ってしまうためである。弗酸緩衝液ではほぼ１
００％のａ−ＳｉとＳｉＮの選択エッチングが可能であ
る。この弗酸緩衝液でゲート端子のゲート絶縁膜ＧＩ、
保護膜ＰＳＶの積層膜をエッチング開口される。
【００５９】以降の工程は実施例１の図９と同様に透明
導電膜ＩＴＯ１を成膜し、画素電極ＰＸをパターン化す
る。
【００６０】本実施例２の保持容量Ｃｓｔｇは実施例１
が上部電極を画素電極ＰＸと同一工程、同一材料で形成
した透明電極ＩＴＯ１、下部電極がゲート配線ＧＬとし
て、誘電体としてはＳｉＮのゲート絶縁膜ＧＩとハーフ
エッチングされたａ−Ｓｉチャネル膜ＡＳの積層構造で
ある。本構造は実施例１の誘電体としてＳｉＮのゲート
絶縁膜ＧＩとＳｉＮの保護膜ＳｉＮの積層構造に比べ
て、膜が薄く、さらにａ−Ｓｉ膜はその比誘電率が１２
とＳｉＮ膜の７より大きいので実施例１に比べて小さい
面積でより大きな保持容量Cｓｔｇが形成できるので、
図１の実施例１に比べて、図１０の本実施例のゲート配
線ＧＬ幅を狭くできるので、開口率が大きくでき、明る
い液晶表示装置が実現できる。
【００６１】ａ−Ｓｉ膜を保持容量部に使用する構造
は、特開平６−２０２１５３号公報に、下部配線上に、
ゲート絶縁膜、その上部にｉ型ａ−Ｓｉ膜、ｎ＋型ａ−
Ｓｉ膜、その上部にソース、ドレイン電極金属、前記電
極金属上に保護膜を開口し、これを透明導電膜に接続し
た構造が開示されている。この構造を、発明者が作成し
た結果、ＴＦＴの充電時はｉ型ａ−Ｓｉ膜には透明導電
膜からソース、ドレイン電極と同一工程で形成した金属
電極、ｎ＋型ａ−Ｓｉ膜を介して電子が供給され、ｉ型
ａ−Ｓｉ膜が導体化するので保持容量値が大きく、ＴＦ
Ｔがオフした保持期間では、逆にｉ型ａ−Ｓｉ膜が誘電
体として働き電子が放出され、結果として、保持期間に
画素電位が低下し、これが表示の残像不良を発生させ
た。 この残像効果は、ｉ型ａ−Ｓｉ膜が厚いほど大き
くなった。
【００６２】本実施例は、上記従来技術に比べて、以下
の効果で上記残像が低減され、良好な表示装置が実現で
きた。１つは、図１１の保持容量Ｃｓｔｇ部のａ−Ｓｉ
チャネル膜ＡＳは成膜後、ハーフエッチングで薄くなっ
ている点、２点目は本構造の場合、ａ−Ｓｉコンタクト
膜ｄ０が除去されており、画素電極ＰＸの透明導電膜Ｉ
ＴＯ１からａ−Ｓｉ膜ＡＳへの電子の注入効率は極めて
低い（コンタクト抵抗が大きい）ので、本実施例構造で
はａ−Ｓｉチャネル膜ＡＳは純粋に誘電体として働き、
残像の発生しない良好な液晶表示装置が実現できる。
【００６３】≪実施例３≫本発明の第３の実施例による
逆スタガ型ＴＦＴ液晶表示装置を、図１４から図１５を
用いて説明する。図１４は第３の実施例における１画素
に対応するＴＦＴから透明電極ＩＴＯ１を経て保持容量
Ｃｓｔｇへ至る断面図を、図１５は図１４の断面構造を
４回のホト工程で形成する場合の第３回目のホト工程に
対応する製造工程を表わす断面図である。本実施例のＴ
ＦＴ液晶表示装置は、前記図１０、図１１の第２の実施
例の装置とは、そのゲート端子、ドレイン端子、ＴＦＴ
部、信号配線部では同様の構成をしているが、保持容量
Ｃｓｔｇ部の構成において異なっている。ただし、１画
素の平面パターンは、概ね、第２の実施例の図１０と同
様であるためこれを省略した。
【００６４】図１４の断面構造で示すように、保持容量
Ｃｓｔｇ部において、ＴＦＴの透明絶縁基板ＳＵＢ１上
にゲート配線ＧＬ、ゲート絶縁膜ＧＩ、この上部にａ−
Ｓｉチャネル膜ＡＳ部分的にが形成されている点は、実
施例２の図１１と同じであるが、透明導電膜ＩＴＯ１で
構成された画素電極ＰＸは、保護膜ＰＳＶに開口された
スルーホールＣＮＳを介してゲート絶縁膜ＧＩと直接接
続される構造となっている。ａ−Ｓｉチャンネル膜ＡＳ
はその画素電極ＰＸの側面に接するような構造となって
いる。平面構造は省略したが、これは、ａ−Ｓｉチャネ
ル膜ＡＳの島状のパターンの内側の保持容量のコンタク
トホールＣＮＳの部分のみのａ−Ｓｉチャネル膜が除去
されたパターンである。
【００６５】次に、本実施例３の第３ホト工程の製造工
程の断面図を図１５に示す。ＴＦＴガラス基板ＳＵＢ１
上に、ゲート配線ＧＬが形成され、その上部にＣＶＤ法
でゲート絶縁膜ＧＩとなるＳｉＮ膜、ａ−Ｓｉチャネル
膜ＡＳとなるｉ型ａ−Ｓｉ膜、ａ−Ｓｉコンタクト膜ｄ
０となるｎ＋型ａ−Ｓｉ膜を連続的に成膜し、ホト工程
を経ることなく、スパッタ法でソース、ドレイン電極Ｓ
Ｄ１、ＳＤ２、ドレイン配線ＤＬの金属膜ｄ１成膜さ
れ、ソース、ドレイン電極ＳＤ１，ＳＤ２がハーフトー
ン露光、現像方法で加工、保持容量Ｃｓｔｇ部には、ハ
ーフエッチングされた島状のａ−Ｓｉチャネル膜ＡＳが
加工され、さらにＣＶＤ法でＳｉＮの保護絶縁膜 ＰＳ
Ｖが被覆されたガラス基板まで、２回のホト工程を経
て、加工が済んでいる。上記基板に、ＴＦＴ部のソース
電極ＳＤ２の開口部ＣＮ、保持容量Ｃｓｔｇ部の開口部
ＣＮＳに対応するホトレジストを塗布しレジストパター
ンＰＲＥＳ１を形成する。
【００６６】次に、弗酸緩衝液を用いて、保護膜ＰＳＶ
を開口し、ソース電極ＳＤ２上にスルーホールＣＮ、保
持容量ＣＳｔｇ部にスルーホールＣＮＳを形成する。本
実施例３では、まず、この工程では、上記スルーホール
加工に、ＳＦ６やＣＦ４を用いたドライエッチングは使
用できない。これは、上記ガスのエッチング速度はａ−
Ｓｉ膜ＡＳも保護膜ＰＳＶのＳｉＮ同様速く、このため
ゲート配線ＧＬ上のゲート絶縁膜ＧＩも削ってしまうた
めである。弗酸緩衝液ではほぼ１００％のａ−ＳｉとＳ
ｉＮの選択エッチングが可能である。また、ソース電極
ＳＤ２の金属電極ｄ１の保護絶縁膜ＰＳＶに接する面
が、Ｍｏ、Ｃｒ又はこれらの合金であれば、上記弗酸緩
衝液がエッチングすることはない（図１５（ｂ））。
【００６７】次に、上記ホトレジストＰＲＥＳ１が残っ
た状態で、保持容量ＣＳｔｇ上のａ−Ｓｉチャネル膜Ａ
Ｓを開口部ＣＮＳでＳｉＮで形成したゲート絶縁膜ＧＩ
上で選択エッチングする。エッチングはＳＦ６又はＣＦ
４にＣｌ２又はＨＣｌのいわゆる塩素系ガスを添加する
ドライエッチングで行う。同ガスのエッチングでは、ソ
ース電極ＳＤ２の金属膜ｄ１の最表面がＣｒあるいはＣ
ｒを含む金属であれば、このドライエッチングで、エッ
チング除去されることはない。ＭｏあるいはＭｏを主成
分とする金属の場合、上記スルーホール加工におけるド
ライエッチングの速度が保持容量Ｃｓｔｇ部のａ−Ｓｉ
チャネル膜ＡＳより遅いので、ａ−Ｓｉ膜ＡＳをエッチ
ング完了しても、ソース電極ＳＤ２の金属膜ｄ１を完全
に除去されることはなく、透明導電膜ＩＴＯ１と良好な
コンタクト特性が達成される。上記、エッチングの良好
さは、同図１５（ａ）の保持容量Ｃｓｔｇのａ−Ｓｉチ
ャネル部ＡＳの厚さがハーフエッチングされて、ＴＦＴ
部の厚さ、すなわち、成膜時の厚さから薄くエッチング
されていることも有効に作用している。すなわち、実施
例１の製造方法を詳細に示したが、ＣＶＤ法でのｉ型ａ
−Ｓｉ膜は概ね２５０ｎｍ成膜、ソース電極ＳＤ２の金
属膜ｄ１は概ね２００ｎｍであるが、実際に図１５
（ｃ）で保持容量Ｃｓｔｇの開口部ＣＮＳを通してエッ
チング対象となるａ−Ｓｉチャネル膜ＡＳはすでにハー
フエッチングされており、その厚さは２５０ｎｍから１
００から１５０ｎｍ以下に薄くなっており、この膜を選
択エッチングしてもＳＤ電極の金属膜ｄ１を、Ｍｏある
いはＭｏを含む合金で用いても、エッチング除去される
ことはない。
【００６８】一方、保持容量Ｃｓｔｇのコンタクトホー
ルＣＮＳの輪郭周辺で保護膜ＰＳＶ下部のａ−Ｓｉチャ
ネル膜ＡＳがエッチングされ、そのａ−Ｓｉ厚さが厚い
と保護膜ＰＳＶにａ−Ｓｉ膜がサイドエッチングされ、
後の工程で成膜される透明電極ＩＴＯ１が断線される恐
れがある。本実施例３の構造、製法ではａ−Ｓｉチャネ
ル膜がハーフエッチングされて、薄くなっている点と、
ＣＶＤ法のＳｉＮの成膜温度に関して、保護膜ＰＳＶを
ゲート絶縁膜より低く設定してあるので、同じドライエ
ッチングでのエッチング速度が保護膜ＰＳＶを大きく設
定してあるので、画素電極ＰＸの保持容量Ｃｓｔｇのス
ルーホールＣＮＳで保護膜ＰＳＶ、ａ−Ｓｉ膜チャネル
膜ＡＳでのエッチング端面は良好で、画素電極ＰＸの透
明導電膜ＩＴＯ１は断線することはなかった。
【００６９】本実施例３は、以下の効果で上記残像が低
減され、開口率が大きく明るい、表示装置が実現でき
た。保持容量Ｃｓｔｇは、上部電極は透明電極ＩＴＯ
１、下部電極をゲート配線ＧＬとして、その誘電体とし
ては、ゲート絶縁膜ＧＩとして用いるコンタクトホール
ＣＮＳ領域の部分とその周辺で、誘電体として、ゲート
絶縁膜ＧＩ、ａ−Ｓｉチャネル膜ＡＳ，保護膜ＰＳＶの
３膜からなる領域の並列容量からなる。 特に、 コンタ
クトホールＣＮＳ部分は、ゲート絶縁膜ＧＩのみで構成
されているので、実施例１、実施例２に比べて、単位面
積あたりの容量を大きくできるので、結果として下部の
ゲート配線ＧＬの幅を狭くでき、開口率が向上し、明る
い液晶表示装置が実現できる。また、ａ−Ｓｉチャネル
膜ＡＳへの画素電極ＰＸからの電子注入も実施例２に比
べても小さく、残像に対する性能も向上している。ま
た、保護膜ＰＳＶ、ゲート絶縁膜ＧＩが仮に同一のＳｉ
Ｎ膜のような、材料であっても、 ゲート絶縁膜ＧＩの
みを選択的に上部の保護膜ＰＳＶを除去しても選択的に
残す製造方法も提供できた。
【００７０】≪実施例４≫本発明の第４の実施例による
ＴＦＴ液晶表示装置を、図１６から図１８を用いて説明
する。図１６は第３の実施例における１画素に対応する
平面図、図１７は図１６の１７−１７切断線に対する断
面図、図１８は図１７の断面構造を４回のホト工程で形
成する場合の第３回目のホト工程に対応する製造工程を
表わす断面図である。本実施例４のＴＦＴ液晶表示装置
は、その構造において、以下の点で前記他の実施例とは
異なっている。
【００７１】図１６の１画素の平面構造は、実施例１の
図１、実施例２の図１０と以下の２つの点で異なってい
る。 第１は保持容量Ｃｓｔｇがゲート配線ＧＬとは独
立で、ゲート配線ＧＬと同一工程、材料の金属膜ｇ１で
形成された保持容量配線CL上に形成されている点、第２
は透明導電膜ＩＴＯ１で構成された画素電極ＰＸが信号
配線ＤＬと重畳され、信号配線ＤＬを遮光電極として使
用し、開口率を向上させている点である。
【００７２】前述した高開口率を実現するための本発明
特有の構造を図１７の断面図でしめす。図１７はＴＦＴ
部から画素電極ＰＸを経て保持容量Ｃｓｔｇを形成する
保持容量配線ＣＬに至る断面図を示す。最大の特徴は透
明導電膜ＩＴＯ１の画素電極ＰＸの下部の保護膜が実施
例１で示したＳｉＮ膜で構成した第１の保護膜ＰＳＶ１
に加えて、有機系膜で構成された第２の保護膜ＰＳＶ２
の積層構造である点と、保持容量Ｃｓｔｇの上部電極の
透明導電膜ＩＴＯ１で構成された画素電極ＰＸが第２の
保護膜ＰＳＶ２、第１の保護膜ＰＳＶ１のスルーホール
ＣＮＳを通じて、ゲート絶縁膜ＧＩと接触する構造とな
り、単位面積あたりの保持容量Ｃｓｔｇ値を向上させて
いる点である。
【００７３】上記、保持容量Ｃｓｔｇ構造とここで導入
された有機系の第２の保護膜ＰＳＶ２が、開口率が高
く、明るい液晶表示装置実現する関係を説明する。 図
１７の第２の保護絶縁膜ＰＳＶ２は例えば厚さ２μｍの
アクリル樹脂を使用する。これは、実施例１あるい２の
第１のＳｉＮの保護膜厚さ２００から４００ｎｍに対し
て１０倍近く厚く設定される。また、その比誘電率はお
およそ３程度でＳｉＮの７の半分である。このため、図
１６の画素の平面構造にあるように信号配線ＤＬ上で第
１、第２の保護膜ＰＳＶ１、ＰＳＶ２を介して、画素電
極ＰＸを重畳させても、信号配線ＤＬと画素電極ＰＸ間
の寄生容量が小さく、その寄生容量起因の電圧変動ノイ
ズが少なく、これが起因のクロストークは発生しない。
上記のような低容量を実現する保護膜を使用する場合、
実施例１の保持容量Ｃｓｔｇ構造とした場合、保持容量
Ｃｓｔｇを構成する誘電体はゲート絶縁膜ＧＩ、第１の
保護膜ＰＳＶ１、第２の保護膜ＰＳＶ２の３膜構造によ
り、その単位面積当たりの容量値が極めて小さくなり、
液晶の保持率を確保するために保持容量線ＣＬの幅を広
くする必要があり、金属膜ｇ１で構成された不透明領域
幅が広がり逆に開口率が低下する。 本実施例３では、
保持容量Ｃｓｔｇの誘電体膜はおおむねゲート絶縁膜Ｇ
Ｉで構成されており、単位面積あたりの容量値が大きく
でき、保持容量線の幅が狭く、開口率が高く、明るい液
晶表示装置が実現できる。
【００７４】一方、保護膜として、有機系膜を使用し、
ＴＦＴの画素に保持容量線を配置、ゲート絶縁膜を保持
容量の誘電体として使用する従来技術として、特開平９
−９０４０４号公報がある。これは保持容量配線上にＴ
ＦＴのソース電極を延在させ、これと有機系保護膜の開
口部を通して画素電極を接続させている。この方法も単
位面積あたりの容量値は向上させるが、前記ソース電極
とａ−Ｓｉ半導体膜は別ホトで加工しているので、ＴＦ
Ｔ基板で加工に少なくとも５回のホト工程以上が必要に
なり、本発明の他の目的であるホト回数を４回以下にし
て、歩留まりを上げコストを低減する目的は達成されな
い。
【００７５】次に、本実施例４の製造方法を図１８で示
す。 本断面図は４回のホト工程で形成する中の、第３
ホト目に対応する。第１、第２及び第４ホト目の工程
は、おおむね実施例２と同様であり、これを省略する。
まず、第２ホト工程まで経たＴＦＴ基板ＳＵＢ１を前提
とする。ここで、保持容量配線ＣＬのゲート絶縁膜ＧＩ
上にハーフエッチングされたａ−Ｓｉチャネル膜ＡＳが
島状にパターンニングされ、その上部にＳｉＮ膜を用い
た第１の保護絶縁膜ＰＳＶ１が成膜されている。
【００７６】次に、第２の保護膜ＰＳＶ２として例えば
アクリルの感光性樹脂をスピン塗布法により形成する。
さらに、この樹脂に対してＴＦＴのソース電極ＳＤ２及
び保持容量Ｃｓｔｇの開口部とするパターンで露光、現
像する（図１８（ａ））。したがって、この感光性樹脂
はパターニングのホトレジストと第２の保護膜ＰＳＶ２
の役割を果たす。上記、第２の保護案膜ＰＳＶ２をマス
クとして、実施例３同様、弗酸緩衝液を用いて、ＳｉＮ
の第１の保護膜ＰＳＶ１（ゲート端子部ではゲート絶縁
膜ＧＩも含む）を保持容量Ｃｓｔｇのａ−Ｓｉチャネル
膜ＡＳで、選択エッチングし、引き続き、ａ−Ｓｉチャ
ネル膜ＡＳをＣＦ４又はＳＦ６にＨＣｌやＣｌ２の塩素
系を混入したガスで下部のＳｉＮのゲート絶縁膜ＧＩ上
で選択エッチングする（図１８（ｃ））。
【００７７】次に、上記ＴＦＴ基板ＳＵＢ１を２００℃
で加熱する。これにより、断面構造における角部が丸く
なり、さらに開口部ＣＮ及びＣＮＳの内側に延びる（図
１８（ｃ））。この、熱工程、いわゆるリフロー処理に
より、２〜３μｍと厚い保護膜ＰＳＶ２の段差形状がな
だらかになり、続く第４ホト工程での透明導電膜ＩＴＯ
１の開口部での断線が防止できる。
【００７８】以上のように、本実施例４の保持容量Ｃｓ
ｔｇ構造は、保持容量の主要部分を上部電極を有機系保
護膜ＰＳＶ２上から、ＳｉＮ膜の第１の保護膜ＰＳＶ
１、前記有機系の第２保護膜ＰＳＶ２の開口部ＣＮＳに
延在した、 透明導電膜ＩＴＯ１の画素電極ＰＸ，下部
電極はゲート配線ＧＬと同一工程、材料で構成された保
持容量線ＣＬの金属電極ｇ１、誘電体としてゲート絶縁
膜ＧＩ、他の誘電体膜として、ゲート絶縁膜ＧＩ、ａ−
Ｓｉチャネル膜ＡＳ、第１の保護膜ＰＳＶ１、第２の保
護膜ＰＳＶ２の積層膜の構成であり、これを４回のホト
工程を経て、歩留まり良く製造される。
【００７９】上記の保持容量Ｃｓｔｇ部のａ−Ｓｉチャ
ネル膜の保護膜ＰＳＶ１，ＰＳＶ２の開口部ＣＮＳをマ
スクして、エッチングする場合、上記有機材料の熱処理
工程後に行っても良い。
【００８０】≪実施例５≫次に、本発明の実施例５を図
１９から図２１で示す。図１９は１画素の平面パターン
を、図２０及び図２１は図１９の２０−２０切断線及び
２１−２１切断線に沿った断面図である。 本発明の実
施例５は、広い視野角特性を実現するインプレーンスイ
ッチング（ＩＰＳ）表示モードの画素構造に関するもの
である。
【００８１】１画素のレイアウトは、図１９に示すよう
に、画素電極ＰＸと対向（コモン）電極ＣＸが櫛歯状に
配列される。 従って、その表示の制御は、図２０の断
面構成で示すように、画素電極ＰＸからコモン電極ＣＴ
へ液晶ＬＣ中にかかる横方向電界で行う。櫛歯状電極の
間隔部分の透過光がこの電界で制御される。
【００８２】１画素の平面構成は、実施例１から４まで
のカラー・フィルタ基板ＳＵＢ２にコモン電極を有する
表示モード同様、直行するゲート配線ＧＬ、ドレイン配
線ＤＬの設置されたＴＦＴ、画素電極ＰＸはＴＦＴのソ
ース電極ＳＤ２に保護膜にあけられたスルーホールを介
して接続され、透明導電膜ＩＴＯ１で形成されている。
コモン電極配線CＴは、実施例４の保持容量配線同様、
ゲート配線ＧＬとは独立に、ゲート配線ＧＬと同一工
程、材料の金属膜ｇ１で構成され、画素内では櫛歯状に
枝別れし、画素電極ＰＸに対向するコモン電極ＣＸに至
っている。対向電極配線ＣＴは、実施例４の保持容量配
線ＣＬ同様、保持容量を構成する配線としても働き、画
素電極PＸの透明導電膜膜を上部電極とする保持容量Ｃ
ｓｔｇを構成する。
【００８３】図２０に信号配線ＤＬと櫛歯状の画素電極
ＰＸおよびコモン電極ＣＸの断面図を示す。ドレイン配
線ＤＬはゲート絶縁膜ＧＩ上で、下部よりａ−Ｓｉチャ
ネル膜ＡＳ、ａ−Ｓｉコンタクト膜ｄ０、Ｍｏ、Ｃｒの
ような金属膜ｄ１が階段状の断面形状である。特に、ｉ
型ａ−Ｓｉ膜で形成されたａ−Ｓｉチャネル膜ＡＳはド
レイン配線の金属膜ｄ１より幅広であり、 誘電体とし
てコモン電極ＣＸとの配線負荷容量を低減させる効果が
あり、大型、高精細のＴＦＴ液晶を実現できる。 さら
に、階段状の断面を持つａ−Ｓｉチャネル膜ＡＳ、ａ−
Ｓｉコンタクト膜ｄ０、金属膜ｄ１は、実施例１の製造
方法と同様に、ＣＶＤ法、スパッタ法で連続的に成膜さ
れ、１回のホト工程で加工されるので、従来の製造方法
で見られるように、ａ−Ｓｉ膜ＡＳ及びｄ０と金属電極
ｄ１を２回のホト工程に分けて加工した場合に比べ、ａ
−Ｓｉ膜と金属電極のホトの合わせずれの影響がなく、
負荷容量が減った状態で、微細加工が可能になり、結果
的に開口率が高く、明るい液晶表示装置が実現できる。
【００８４】図２１はＴＦＴから画素電極ＰＸを経由し
てコモン電極配線ＣTの保持容量Ｃｓｔｇ部に至る断面
を示す。 基本的構造は、実施例２の図１１の断面構造
と同様であり、図１１の表示装置が隣りあうゲート配線
ＧＬ上に画素電極ＰＸと保持容量Ｃｓｔｇ構成するのに
対し、本実施例５のＩＰＳ型液晶表示装置では、画素電
極ＰＸと対向電極配線ＣＴの間で構成している。保持容
量Ｃｓｔｇの誘電体はＳｉＮで構成されたゲート絶縁膜
ＧＩとハーフエッチングされたａ−Ｓｉチャネル膜ＡＳ
の積層構造を有する。これにより単位面積当たりの保持
容量値を大きくできる。 これにより、ＩＰＳ表示装置
においても金属配線で構成されたコモン電極配線ＣTの
幅を細くでき、開口率が高く、明るいＩＰＳ型液晶表示
装置が実現できる。
【００８５】なお、本実施例５においては、保持容量Ｃ
ｓｔｇの誘電体膜としてゲート絶縁膜ＧＩとハーフエッ
チングされたＡＳの積層配線を用いたが、これは本実施
例１、本実施例３の液晶表示装置同様に、保持容量Ｃｓ
ｔｇを構成する誘電体膜として、ゲート絶縁膜ＧＩと保
護絶縁膜ＰＳＶの積層膜、 保護絶縁膜ＰＳＶの開口部
の周辺にハーフエッチングされたａ−Ｓｉチャネル膜Ａ
Ｓを配置したゲート絶縁膜ＧＩをそれぞれ誘電体として
用いた構造に適用できることは言うまでもない。
【００８６】≪実施例６≫次に、本発明の実施例６を図
２２から図２４で示す。図２２は１画素の平面パターン
を、図２３及び図２４は図２２の２３−２３切断線及び
２４−２４切断線に沿った断面図である。 本発明の実
施例６は、実施例５同様ＩＰＳ表示モードの画素構造に
関するものである。
【００８７】１画素のレイアウトは、図２２に示すよう
に、画素電極ＰＸとコモン電極ＣＸがくし歯電極形状を
なす。 従って、その表示の制御は、図２０の断面構成
で示すように、画素電極ＰＸからコモン電極ＣＸへ液晶
ＬＣ中にかかる横方向電界で行う。画素電極ＰＸはＴＦ
Ｔのソース電極ＳＤ２自身が画素領域に延在し櫛歯電極
を構成する。コモン電極配線CＴは、実施例５同様、ゲ
ート配線ＧＬとは独立に、ゲート配線ＧＬと同一工程、
材料の金属膜ｇ１で構成され、画素内では櫛歯状に枝別
れし、画素電極ＰＸに対向するコモン電極ＣＸに至って
いる。
【００８８】保持容量Ｃｓｔｇは実施例５と異なり、一
方の電極を画素電極ＰＸ、他方の電極をコモン電極配線
ＣＸにスルーホールＣＮＣを介して接続された透明導電
膜ＩＴＯ１として構成される。 実施例４の保持容量配
線ＣＬ同様、保持容量を構成する配線としても働き、画
素電極PＸの透明導電膜膜を上部電極とする構造であ
る。
【００８９】図２３に信号配線DLと櫛歯状の画素電極Ｐ
Ｘおよびコモン電極ＣＸの断面図を示す。ドレイン配線
ＤＬ、画素電極ＰＸは共にはゲート絶縁膜ＧＩ上で、下
部よりａ−Ｓｉチャネル膜ＡＳ、ａ−Ｓｉコンタクト膜
ｄ０、Ｍｏ、Ｃｒのような金属膜ｄ１が階段状の断面形
状である。特に、ｉ型ａ−Ｓｉ膜で形成されたａ−Ｓｉ
チャネル膜ＡＳは画素電極ＰＸの金属膜ｄ１より幅広で
あり、 誘電体として画素電極ＣＸとゲート配線ＧＬ間
の寄生容量を低減させる効果があり、 大型、高精細の
ＴＦＴ液晶で表示誤動作を少なくできる。 さらに、階
段状の断面を持つａ−Ｓｉチャネル膜ＡＳ、ａ−Ｓｉコ
ンタクト膜ｄ０、金属膜ｄ１は、従来の製造方法で見ら
れるように、ａ−Ｓｉ膜ＡＳ及びｄ０と金属電極ｄ１を
２回のホト工程に分けて加工した場合に比べ、ａ−Ｓｉ
膜と金属電極のホトの合わせずれの影響がなく加工さ
れ、負荷容量、画素容量が減った状態で、微細加工が可
能になり、結果的に開口率が高く、明るい液晶表示装置
が実現できる。
【００９０】図２４はＴＦＴから画素電極ＰＸを経由し
てコモン電極配線ＣＴの保持容量Ｃｓｔｇ部に至る断面
を示す。 画素電極ＰＸは信号配線ＤＬと同一工程、材
料で構成された、ａ−Ｓｉチャネル膜ＡＳ、ａ−Ｓｉコ
ンタクト膜ｄ０、金属膜ｄ１の積層構造で、コモン電極
配線ＣＴ方向へ延び、コモン電極配線ＣＴとは重畳され
ない。
【００９１】保持容量Ｃｓｔｇは 下部電極は前記ソー
ス電極ＳＤ２から延在された金属膜ｄ１を下部電極と
し、上部電極は、コモン電極配線ＣＴとゲート絶縁膜Ｇ
Ｉ、ＳｉＮ膜で構成された保護膜ＰＳＶの積層膜に開口
されたスルホールＣＮＣを介して接続された透明導電膜
ＩＴＯ１の構成である。 保持容量Ｃｓｔｇの誘電体は
厚さ２００から６００ｎｍのＳｉＮ膜からなる保護膜Ｐ
ＳＶである。
【００９２】本実施例６のＩＰＳ表示装置では、画素電
極ＰＸがａ−Ｓｉチャネル膜ＡＳを積層した構成となっ
ているが、コモン電極配線ＣＴとは交差していないの
で、保持状態におけるａ−Ｓｉ膜容量変化による残像現
象は発生しない。 さらに、実施例５では図２０に示す
ように、保護膜ＰＳＶ上で櫛歯状の画素電極ＰＸが加
工、配置されているのに対し、本実施例では図２３では
画素電極ＰＸ全面にＣＶＤ法で成膜したＳｉＮ膜の保護
膜ＰＳＶが形成されているので、その段差がゆるやかで
あり、液晶ＬＣ分子の初期配向形成のラビング処理での
影が発生しにくく、コントラストの高いＩＰＳ型の液晶
表示装置が実現できる。
【００９３】
【発明の効果】以上のように本発明によれば、逆スタガ
構造でチャネルエッチ型のＴＦＴを構成するａ−Ｓｉ
膜、ソース電極、ドレイン配線をの金属膜を１回のホト
工程で処理することができる。 具体的には、従来技術
では５回のホト工程が必要であったが、４回のホト工程
でＴＦＴ基板を製造することができ、歩留まりを向上
し、コストを低減できる。
【００９４】さらに、上記ホト工程が４回の製造方法を
用いて、ＴＦＴ液晶表示装置のドレイン配線をゲート絶
縁膜上でｉ型ａ−Ｓｉ、ｎ＋型ａ−Ｓｉ、金属膜の３膜
構造となり、下部より階段上の段差構造、ＩＰＳ型液晶
表示装置では画素電極を上記構造とするこで、微細加工
が可能になり、開口率が高く、明るい液晶表示装置が提
供できる。寄生容量も低減できる。
【００９５】また、保持容量の誘電体をゲート絶縁膜、
ゲート絶縁膜とｉ型ａ−Ｓｉ膜の積層構造、あるいは保
護絶縁膜とできるので単位面積あたりの容量値を上げる
ことができ、ゲート配線、保持容量配線、あるいはコモ
ン電極配線の幅を狭くできるので、開口率が高く、明る
い液晶表示装置が提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による液晶表示装置のＴ
ＦＴ基板の平面図である。
【図２】図１の２−２線断面図である。
【図３】本発明の第１の実施例によるドレイン配線周辺
のＴＦＴ液晶表示装置の断面図である。
【図４】図１の４−４線断面図である。
【図５】図１の５−５線断面図である。
【図６】本発明の第１の実施例によるＴＦＴ基板の製造
方法の第１ホト工程を示す断面図である。
【図７】本発明の第１の実施例によるＴＦＴ基板の製造
方法の第２ホト工程を示す断面図である。
【図８】本発明の第１の実施例によるＴＦＴ基板の製造
方法の第３ホト工程を示す断面図である。
【図９】本発明の第１の実施例によるＴＦＴ基板の製造
方法の第４ホト工程を示す断面図である。
【図１０】本発明の第２の実施例による液晶表示装置の
ＴＦＴ基板の平面図である。
【図１１】図１０の１１−１１線断面図である。
【図１２】本発明の第２の実施例によるＴＦＴ基板の製
造方法の第２ホト工程を示す断面図である。
【図１３】本発明の第２の実施例によるＴＦＴ基板の製
造方法の第３ホト工程を示す断面図である。
【図１４】本発明の第３の実施例によるＴＦＴ基板の１
画素のＴＦＴ部、画素電極部、保持容量部を示す断面図
である。
【図１５】本発明の第３の実施例によるＴＦＴ基板の製
造方法の第３ホト工程を示す断面図である。
【図１６】本発明の第４の実施例によるＴＦＴ基板の平
面図である。
【図１７】図１６の１７−１７切断線の断面図である。
【図１８】本発明の第４の実施例によるＴＦＴ基板の製
造方法の第３ホト工程を示す断面図である。
【図１９】本発明の第５の実施例によるＩＰＳ型液晶表
示装置におけるＴＦＴ基板の平面図である。
【図２０】本発明の第５の実施例による液晶表示装置の
ドレイン配線間に挟まれた画素領域を示す、図１９の２
０-２０線に沿った断面図である。
【図２１】図１９の２１−２１線に沿った断面図であ
る。
【図２２】本発明の第６の実施例によるＩＰＳ型液晶表
示装置におけるＴＦＴ基板の平面図である。
【図２３】本発明の第６の実施例による液晶表示装置の
ドレイン配線間に挟まれた画素領域を示す、図２２の２
３-２３線に沿った断面図である。
【図２４】図２２の２４−２４線に沿った断面図であ
る。
【符号の説明】
ＳＵＢ１…ＴＦＴ透明絶縁基板，ＳＵＢ２…カラーフィ
ルタ透明絶縁基板ＭＡＳＵＢ…ホトマスク基板，ＧＬ…
ゲート配線，ＤＬ…ドレイン配線，ＣＬ…保持容量配
線，ＣＴ…コモン電極配線，ＴＦＴ…薄膜トランジス
タ，ＳＤ１…ドレイン電極，ＳＤ２…ソース電極，ＰＸ
…画素電極，Ｃｓｔｇ…保持容量，ＧＴＭ…ゲート端
子，ＤＴＭ…ドレイン端子，ｇ１…ゲート配線、保持容
量配線を構成する金属膜，ｄ１…ドレイン配線、ソース
電極を構成する金属膜，ＩＴＯ１…透明導電膜，ＧＩ…
ゲート絶縁膜，ＡＳ…ａ−Ｓｉチャネル膜（ｉ型ａ−Ｓ
ｉ膜），ｄ０…ａ−Ｓｉコンタクト膜（ｎ＋型ａ−Ｓｉ
膜），ＰＳＶ…保護膜，ＰＲＥＳ…ホトレジスト。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１９Ａ ６２７Ｂ (72)発明者 桶 隆太郎 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 金子 寿輝 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 Ｆターム(参考） 2H092 GA14 JA26 JA29 JA38 JA42 JB13 JB23 JB32 JB38 JB51 JB57 JB63 JB69 KA05 KA07 KA16 KA18 KB14 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA22 MA27 MA35 MA37 MA41 NA07 NA25 NA27 NA29 PA06 QA07 QA18 5C094 AA05 AA10 AA13 AA43 AA44 AA53 BA03 BA43 CA19 CA24 DA13 DB01 DB04 EA04 EA05 EA10 EB02 ED02 FA01 FA02 FB12 FB14 FB15 GB10 5F004 AA05 AA12 DA01 DA04 DA18 DA26 DA29 DB01 DB03 DB08 DB30 EA03 EA10 EA33 EB01 EB02 5F110 AA16 AA26 BB01 CC07 DD02 EE03 EE04 EE06 EE14 EE44 FF01 FF02 FF03 FF09 FF28 FF29 FF30 GG02 GG13 GG15 GG24 GG35 GG44 GG45 HK03 HK04 HK05 HK06 HK09 HK16 HK21 HK25 HK33 HK34 HK35 HK39 HL07 HL23 NN02 NN04 NN24 NN27 NN35 NN36 NN41 NN72 NN73 QQ01 QQ03 QQ09

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】夫々の主面が互いに対向するように配置さ
    れた第１並びに第２の絶縁性基板、該第１の絶縁性基板
    と該第２の絶縁性基板との間に挟まれた液晶層、該第１
    の絶縁基板上に形成され且つ走査信号を伝達するゲート
    配線並びに映像信号を伝達するドレイン配線、該ゲート
    配線上にゲート絶縁膜を介して形成された半導体チャネ
    ル層、該半導体チャネル層上に形成され且つ半導体コン
    タクト層を介して該ドレイン配線の１部を構成するドレ
    イン電極、該半導体チャネル層上にて該ドレイン電極と
    相対するソース電極、及び該ドレイン配線並びに該ソー
    ス電極又は該ドレイン電極を蓋う保護膜を有する薄膜ト
    ランジスタ部と、前記薄膜トランジスタの前記ソース電
    極に接続された画素電極とを有する画素部を備えたアク
    ティブマトリクス型液晶表示装置において、前記ドレイ
    ン配線、前記ソース電極、前記ドレイン電極が、前記第
    １の絶縁基板上の前記ゲート絶縁膜上に形成され、前記
    ドレイン配線、前記ソース電極、前記ドレイン電極の金
    属膜の平面パターンより前記半導体コンタクト層パター
    ンが幅広であり、前記半導体コンタクト層パターンより
    前記半導体チャネル層が幅広いパターンを有することを
    特徴とする液晶表示装置。
  2. 【請求項２】第１の絶縁性基板、これに対向して設けら
    れた第２の絶縁基板、該第１の絶縁性基板と該第２の絶
    縁基板との間に挟まれた液晶層、該第１の絶縁基板上に
    形成された走査信号を伝達するゲート配線、映像信号を
    伝達するドレイン配線、該ゲート配線上にゲート絶縁膜
    を介して形成された半導体チャネル層、該半導体チャネ
    ル層上に形成され且つ半導体コンタクト層を介して該ド
    レイン配線の１部を構成するドレイン電極、該半導体チ
    ャネル層上にて該ドレイン電極と相対するソース電極、
    及び該ドレイン配線並びに該ソース電極又は該ドレイン
    電極を蓋う保護膜を有する薄膜トランジスタ部と、前記
    薄膜トランジスタの前記ソース電極に接続された画素電
    極と、前記画素電極に接続された上部電極並びに前記ゲ
    ート配線又はこれを構成する材料からなる下部電極を有
    する保持容量部とを備えたアクティブマトリクス型液晶
    表示装置において、前記保持容量の前記下部電極と前記
    上部電極に挟まれた誘電体膜が、前記ゲート絶縁膜と、
    前記半導体チャネル層の積層膜と構造をなすとともに、
    前記画素電極が、前記保護膜に開口されたコンタクトホ
    ールを介して、前記半導体チャネル膜と接触しているこ
    とを特徴とする液晶表示装置。
  3. 【請求項３】前記保持容量の前記下部電極と前記上部電
    極に挟まれた誘電体膜が、前記ゲート絶縁膜であり、前
    記画素電極が、前記保護膜に開口されたコンタクトホー
    ルを介して、前記ゲート絶縁膜と接触していることを特
    徴とする請求項２に記載の液晶表示装置。
  4. 【請求項４】前記コンタクトホール周辺の前記ゲート絶
    縁膜上に、前記半導体チャネル層が形成されたことを特
    徴とする請求項３に記載の液晶表示装置。
  5. 【請求項５】前記薄膜トランジスタの前記保護膜が無機
    膜と有機系材料の膜の積層膜であることを特徴とする請
    求項２乃至４のいずれかに記載の液晶表示装置。
  6. 【請求項６】第１の絶縁基板とこれに対向して設けられ
    た第２の絶縁基板との間に液晶層が挟まれ、前記第１の
    絶縁基板上には前記第１の絶縁基板上に形成された走査
    信号を伝達するゲート配線と、映像信号を伝達するドレ
    イン配線と、前記ゲート配線上にゲート絶縁膜を介して
    形成された半導体チャネル層と、前記半導体チャネル層
    上に半導体コンタクト層を介してドレイン配線の１部を
    構成するドレイン電極と、前記半導体チャネル層に対し
    てドレイン電極と相対するソース電極と、前記ドレイン
    配線及びソース電極あるいはドレイン電極を蓋う保護膜
    とを有する薄膜トランジスタ部と、前記薄膜トランジス
    タの前記ソース電極に接続された画素電極と、前記画素
    電極に対向して設けられたコモン電極とが、配置されて
    画素が構成され、前記画素電極と前記コモン電極との間
    に電圧を印加することにより発生する前記液晶層にほぼ
    平行な電界により表示が制御される液晶表示装置におい
    て、前記画素電極が前記第１の絶縁基板上の、前記ゲー
    ト絶縁膜上で、前記半導体チャネル層と前記半導体コン
    タクト層及び前記ドレイン配線、前記ソース電極の金属
    層の３層構造であることを特徴とする液晶表示装置。
  7. 【請求項７】前記画素電極の金属膜の平面パターンより
    前記半導体コンタクト層パターンが幅広であり、前記半
    導体コンタクト層パターンより前記半導体チャネル層が
    幅広いパターンを有することを特徴とする請求項６に記
    載の液晶表示装置。
  8. 【請求項８】前記ゲート配線と同一工程、材料で形成し
    たコモン電極配線と、前記コモン電極上と、前記ゲート
    絶縁膜、前記保護膜の積層膜に開口されたコンタクトホ
    ールを介して接続された透明導電層を上部電極とし、下
    部電極を前記画素電極の金属層とし、誘電体膜を前記保
    護膜とする保持容量構造を備えたことを特徴とする請求
    項６に記載の液晶表示装置。
  9. 【請求項９】前記半導体チャネル層はノンドープのアモ
    ルファスシリコン、前記半導体コンタクト層はリン、ア
    ンチモン、ボロンをドープしたアモルファスシリコンか
    らなる請求項１乃至８のいずれかに記載の液晶表示装
    置。
  10. 【請求項１０】前記ドレイン配線、前記ソース電極、前
    記ドレイン電極の金属膜はモリブデン、クロム、タング
    ステン、タンタル、チタン、アルミニュームの１つ単層
    膜、あるいは複数の合金膜、あるいは積層膜からなる請
    求項１乃至８のいずれかに記載の液晶表示装置。
  11. 【請求項１１】前記画素電極は、透明導電膜からなるこ
    とを特徴とする請求項１乃至８のいずれかに記載の液晶
    表示装置。
  12. 【請求項１２】薄膜トランジスタ及びゲート端子を有す
    る液晶表示装置の製造方法において、絶縁基板上に、第
    １の金属膜を成膜した後、第１のホトレジストパターン
    を形成して、これをマスクとしてゲート配線、ゲート端
    子を形成する第１の段階と、前記第１の段階を経た前記
    絶縁基板上に、絶縁膜、アモルファスシリコン膜、ドー
    ピングされたアモルファスシリコン膜、さらに第２の金
    属膜を成膜した後、第２のホトレジストパターンを形成
    して、これをマスクとして前記第２の金属膜、前記ドー
    ピングされたアモルファスシリコン膜、前記アモルファ
    スシリコン膜をエッチングし、前記第２のホトレジスト
    パターンの厚さの薄いパターン領域を酸素プラズマで除
    去し、前記酸素プラズマ処理後に残されたホトレジスト
    パターンをマスクとして、前記第２の金属膜をエッチン
    グし、その後前記ドレーピングされたアモルファスシリ
    コン膜をエッチングして、前記薄膜トランジスタのドレ
    イン配線、ソース電極、ドレイン電極を形成する第２の
    段階と、前記第２の段階を経た前記絶縁基板上に、保護
    膜を形成した後、第３のホトレジストパターンを形成し
    て、これをマスクとして前記保護膜及び前記絶縁膜をエ
    ッチングし、前記ソース電極の第２の金属膜、ゲート端
    子の第１の金属膜を露出させる第３段階と、前記第３の
    段階を経た前記絶縁基板上に、透明導電膜を形成した
    後、第４のホトレジストパターンを形成して、これをマ
    スクとして前記透明導電膜をエッチングする第４の段階
    とを含むことを特徴とする液晶表示装置の製造方法。
  13. 【請求項１３】前記第２の段階の前記第２のホトレジス
    トパターンは露光、現像処理後に少なくとも厚さの異な
    る２つのレジストパターン領域に分類され、前記２つの
    レジストパターン領域は、不透過及び半透過の領域を持
    つホトマスクを用いて、パターン化することを特徴とす
    る請求項１２に記載の液晶表示装置の製造方法。
  14. 【請求項１４】前記ホトマスクの半透過領域は、金属あ
    るいは金属酸化物の薄膜を用いて、ホトレジストに対し
    てハーフ露光としていることを特徴とする請求項１２に
    記載の液晶表示装置の製造方法。
  15. 【請求項１５】前記ホトマスクの半透過領域は、開口部
    が前記不透過膜をメッシュ状にしたパターンを用いて、
    ホトレジストに対してハーフ露光としていることを特徴
    とする請求項１２に記載の液晶表示装置の製造方法。
  16. 【請求項１６】前記第２の段階で、前記第２のホトレジ
    ストパターンを用いて第２の金属膜を２回エッチングす
    る方式として、１回目は乾式エッチング、２回目は湿式
    エッチングであることを特徴とする請求項１３に記載の
    液晶表示装置の製造方法。
  17. 【請求項１７】薄膜トランジスタ及び保持容量を有する
    液晶表示装置の製造方法において、絶縁基板上に、第１
    の金属膜を成膜した後、第１のホトレジストパターンを
    形成して、これをマスクとしてゲート配線、あるいは保
    持容量配線、あるいはインプレーンスイッチング液晶モ
    ードのコモン電極配線を形成する第１の段階と、前記第
    １の段階を経た前記絶縁基板上に、絶縁膜、アモルファ
    スシリコン膜、ドーピングされたアモルファスシリコン
    膜、さらに第２の金属膜を成膜した後、第２のホトレジ
    ストパターンを形成して、これをマスクとして前記第２
    の金属膜、前記ドーピングされたアモルファスシリコン
    膜、前記アモルファスシリコン膜をエッチングし、前記
    第２のホトレジストパターンの厚さの薄いパターン領域
    を酸素プラズマで除去し、前記酸素プラズマ処理後に残
    されたホトレジストパターンをマスクとして、前記第２
    の金属膜をエッチングし、その後前記ドーピングされた
    アモルファスシリコン膜をエッチングして、前記ゲート
    配線、あるいは前記保持容量配線あるいは前記コモン電
    極配線上にアモルファスシリコン膜を形成する第２の段
    階と、前記第２の段階を経た前記絶縁基板上に、保護膜
    を形成した後、第３のホトレジストパターンを形成し
    て、これをマスクとして前記保護膜をエッチングし、前
    記ゲート配線あるいは前記保持容量配線あるいは前記コ
    モン電極配線上のアモルファスシリコン膜を露出させる
    第３段階と、前記第３の段階を経た前記絶縁基板上に、
    透明導電膜を形成した後、第４のホトレジストパターン
    を形成して、これをマスクとして前記透明導電膜をエッ
    チングし、前記透明導電層と前記ゲート配線あるいは前
    記保持容量配線あるいは前記コモン電極配線上のアモル
    ファスシリコン膜に接続させる、第４の段階とを含むこ
    とを特徴とする液晶表示装置の製造方法。
  18. 【請求項１８】薄膜トランジスタ及び保持容量を有する
    液晶表示装置の製造方法において、絶縁基板上に、第１
    の金属膜を成膜した後、第１のホトレジストパターンを
    形成して、これをマスクとしてゲート配線、あるいは保
    持容量配線、あるいはインプレーンスイッチング液晶モ
    ードのコモン電極配線を形成する第１の段階と、前記第
    １の段階を経た前記絶縁基板上に、絶縁膜、アモルファ
    スシリコン膜、ドーピングされたアモルファスシリコン
    膜、さらに第２の金属膜を成膜した後、第２のホトレジ
    ストパターンを形成して、これをマスクとして前記第２
    の金属膜、前記ドーピングされたアモルファスシリコン
    膜、前記アモルファスシリコン膜をエッチングし、前記
    第２のホトレジストパターンの厚さの薄いパターン領域
    を酸素プラズマで除去し、前記酸素プラズマ処理後に残
    されたホトレジストパターンをマスクとして、前記第２
    の金属膜をエッチングし、その後前記ドーピングされた
    アモルファスシリコン膜をエッチングして、前記ゲート
    配線、あるいは前記保持容量配線あるいは前記コモン電
    極配線上にアモルファスシリコン膜を形成する第２の段
    階と、前記第２の段階を経た前記絶縁基板上に、保護膜
    を形成した後、第３のホトレジストパターンを形成し
    て、これをマスクとして前記保護膜をエッチングし、そ
    の後前記ゲート配線あるいは前記保持容量配線あるいは
    前記コモン電極配線上のアモルファスシリコン膜をエッ
    チング除去し、前記絶縁膜を露出させる第３段階と、前
    記第３の段階を経た前記絶縁基板上に、透明導電膜を形
    成した後、第４のホトレジストパターンを形成して、こ
    れをマスクとして前記透明導電膜をエッチングし、前記
    透明導電層と前記ゲート配線あるいは前記保持容量配線
    あるいは前記コモン電極配線上の絶縁膜に接続させる、
    第４の段階とを含むことを特徴とする液晶表示装置の製
    造方法。
  19. 【請求項１９】前記第３段階の保護膜のエッチングを弗
    酸、あるいは弗化アンモニュウムを含む水溶液の湿式エ
    ッチングで行うことを特徴とする請求項１７又は請求項
    １８に記載の液晶表示装置の製造方法。
  20. 【請求項２０】前記第３段階の保護膜を無機膜の第１保
    護膜と感光性有機系の第２の保護膜の積層膜として成膜
    し、前記第３段階のホトレジストを前記感光性有機の第
    ２の保護膜で代用することを特徴とする請求項１７又は
    請求項１８に記載の液晶表示装置の製造方法。
  21. 【請求項２１】前記第３段階の感光性有機系の第２の保
    護膜を露光、現像処理後１２０℃から３００℃温度で加
    熱すること特徴とする請求項２０に記載の液晶表示装置
    の製造方法。
JP2000144586A 2000-05-12 2000-05-12 液晶表示装置およびその製造方法 Abandoned JP2001324725A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2000144586A JP2001324725A (ja) 2000-05-12 2000-05-12 液晶表示装置およびその製造方法
TW090110435A TWI286257B (en) 2000-05-12 2001-05-01 Liquid crystal display device
US09/851,942 US6762802B2 (en) 2000-05-12 2001-05-10 Liquid crystal display device and fabrication method thereof
KR10-2001-0025886A KR100467993B1 (ko) 2000-05-12 2001-05-11 액정 표시 장치
CNB011231068A CN1268968C (zh) 2000-05-12 2001-05-12 液晶显示装置及其制造方法
CNB2006100025019A CN100435012C (zh) 2000-05-12 2001-05-12 液晶显示装置及其制造方法
CNA2006101011916A CN1920630A (zh) 2000-05-12 2001-05-12 液晶显示装置及其制造方法
US10/879,635 US20050007507A1 (en) 2000-05-12 2004-06-30 Liquid crystal display device and fabrication method thereof
US10/879,587 US20040232421A1 (en) 2000-05-12 2004-06-30 Liquid crystal display device and fabrication method thereof
US11/522,466 US20070159568A1 (en) 2000-05-12 2006-09-18 Liquid crystal display device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000144586A JP2001324725A (ja) 2000-05-12 2000-05-12 液晶表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001324725A true JP2001324725A (ja) 2001-11-22
JP2001324725A5 JP2001324725A5 (ja) 2007-04-26

Family

ID=18651224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000144586A Abandoned JP2001324725A (ja) 2000-05-12 2000-05-12 液晶表示装置およびその製造方法

Country Status (5)

Country Link
US (4) US6762802B2 (ja)
JP (1) JP2001324725A (ja)
KR (1) KR100467993B1 (ja)
CN (3) CN100435012C (ja)
TW (1) TWI286257B (ja)

Cited By (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297850A (ja) * 2002-04-02 2003-10-17 Advanced Display Inc 薄膜トランジスタアレイ及びその製造方法並びにこれを用いた液晶表示装置
JP2003347555A (ja) * 2002-05-28 2003-12-05 Chi Mei Electronics Corp 薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法
JP2004038041A (ja) * 2002-07-05 2004-02-05 Chi Mei Electronics Corp 画像表示素子及び画像表示装置
JP2004070355A (ja) * 2002-07-31 2004-03-04 Lg Phillips Lcd Co Ltd 反射透過型液晶表示装置及びその製造方法
KR20040045598A (ko) * 2002-11-25 2004-06-02 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
JP2004157543A (ja) * 2002-11-07 2004-06-03 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法
JP2004178839A (ja) * 2002-11-25 2004-06-24 Rohm Co Ltd 補助電極の形成方法
JP2005072135A (ja) * 2003-08-21 2005-03-17 Nec Lcd Technologies Ltd 液晶表示装置及び薄膜トランジスタの製造方法
JP2005086090A (ja) * 2003-09-10 2005-03-31 Advanced Display Inc Ｔｆｔアレイ基板の製造方法及び液晶表示装置
KR100494705B1 (ko) * 2002-01-18 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 박막트랜지스터 제조방법
JP2005173612A (ja) * 2003-12-10 2005-06-30 Samsung Electronics Co Ltd 薄膜トランジスタ表示板
JP2005173613A (ja) * 2003-12-10 2005-06-30 Samsung Electronics Co Ltd 薄膜トランジスタ表示板
JP2005201982A (ja) * 2004-01-13 2005-07-28 Nec Lcd Technologies Ltd 液晶表示装置及びその製造方法
JP2005257883A (ja) * 2004-03-10 2005-09-22 Nec Lcd Technologies Ltd 液晶表示装置
US6972434B2 (en) 2003-03-10 2005-12-06 Sharp Kabushiki Kaisha Substrate for display, method of manufacturing the same and display having the same
JP2006080487A (ja) * 2004-09-09 2006-03-23 Lg Phillips Lcd Co Ltd 薄膜トランジスタアレイ基板及びその製造方法
JP2006189768A (ja) * 2004-12-31 2006-07-20 Lg Phillips Lcd Co Ltd 液晶表示装置およびその製造方法
JP2006330201A (ja) * 2005-05-24 2006-12-07 Sharp Corp 液晶表示装置及びその製造方法
JP2006350327A (ja) * 2005-06-03 2006-12-28 Samsung Electronics Co Ltd 表示装置、その製造方法、及びその製造方法で使用されるマスク
US7161212B2 (en) 2004-02-10 2007-01-09 Nec Lcd Technologies, Ltd. Thin film transistor, liquid crystal display using thin film transistor, and method of manufacturing thin film transistor
JP2007156442A (ja) * 2005-12-05 2007-06-21 Toppoly Optoelectronics Corp 低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造
WO2007091405A1 (ja) * 2006-02-09 2007-08-16 Idemitsu Kosan Co., Ltd. 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP2007328066A (ja) * 2006-06-07 2007-12-20 Canon Inc 表示装置
JP2008003118A (ja) * 2006-06-20 2008-01-10 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
JP2008310367A (ja) * 2003-06-30 2008-12-25 Hoya Corp グレートーンマスク及びその製造方法
US7476898B2 (en) 2004-04-14 2009-01-13 Nec Lcd Technologies, Ltd. Thin film and manufacturing method of the same
KR100891070B1 (ko) * 2002-12-03 2009-03-31 엘지디스플레이 주식회사 액정표시장치 제조방법
KR100897720B1 (ko) * 2002-11-27 2009-05-15 엘지디스플레이 주식회사 액정표시장치의 제조방법
JP2009124122A (ja) * 2007-10-23 2009-06-04 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010028103A (ja) * 2008-06-17 2010-02-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
JP2011028285A (ja) * 2010-09-17 2011-02-10 Sharp Corp 液晶表示装置及びその製造方法
JP2012119659A (ja) * 2010-11-29 2012-06-21 Samsung Electronics Co Ltd 薄膜トランジスタ表示板の製造方法
KR101308454B1 (ko) 2007-02-21 2013-09-16 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101319334B1 (ko) 2007-03-20 2013-10-16 엘지디스플레이 주식회사 액정표시패널 및 그의 제조방법
JP2013238718A (ja) * 2012-05-15 2013-11-28 Panasonic Corp 半導体装置及び半導体装置の製造方法
WO2014038501A1 (ja) * 2012-09-07 2014-03-13 シャープ株式会社 アクティブマトリクス基板、及び製造方法
JP2014068024A (ja) * 2007-12-21 2014-04-17 Semiconductor Energy Lab Co Ltd 表示装置
US8785934B2 (en) 2005-12-28 2014-07-22 Samsung Display Co., Ltd. Thin film transistor substrate for display panel
WO2014136612A1 (ja) * 2013-03-07 2014-09-12 シャープ株式会社 半導体装置およびその製造方法
US8835928B2 (en) 2010-09-21 2014-09-16 Sharp Kabushiki Kaisha Semiconductor device and process for production thereof
US8866142B2 (en) 2011-02-09 2014-10-21 Samsung Display Co., Ltd. Display device and manufacturing method thereof
JP2015029109A (ja) * 2009-02-25 2015-02-12 株式会社半導体エネルギー研究所 半導体装置
JP2015108836A (ja) * 2008-01-30 2015-06-11 オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツングＯＳＲＡＭ ＯＬＥＤ ＧｍｂＨ カプセル封入ユニットを有する装置
CN104952878A (zh) * 2014-03-28 2015-09-30 群创光电股份有限公司 显示面板
JP2016192563A (ja) * 2007-07-27 2016-11-10 株式会社半導体エネルギー研究所 表示装置
JP2017022389A (ja) * 2010-12-01 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
JP2017168706A (ja) * 2016-03-17 2017-09-21 三菱電機株式会社 表示装置及びその製造方法
JP2018022907A (ja) * 2008-07-31 2018-02-08 株式会社半導体エネルギー研究所 半導体装置
KR20190038952A (ko) * 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2019071461A (ja) * 2008-09-01 2019-05-09 株式会社半導体エネルギー研究所 半導体装置
JP2019208078A (ja) * 2012-01-26 2019-12-05 株式会社半導体エネルギー研究所 発光装置
JP2020061573A (ja) * 2007-07-06 2020-04-16 株式会社半導体エネルギー研究所 半導体装置
JP2020077887A (ja) * 2013-10-31 2020-05-21 株式会社半導体エネルギー研究所 半導体装置
JP2020188276A (ja) * 2008-10-24 2020-11-19 株式会社半導体エネルギー研究所 半導体装置
JP2021005093A (ja) * 2008-10-24 2021-01-14 株式会社半導体エネルギー研究所 表示装置
JP2021015983A (ja) * 2009-07-10 2021-02-12 株式会社半導体エネルギー研究所 半導体装置、発光表示装置
JP2021039373A (ja) * 2012-07-12 2021-03-11 株式会社半導体エネルギー研究所 表示装置
JP2021100132A (ja) * 2008-07-31 2021-07-01 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632216B1 (ko) * 1999-12-16 2006-10-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100469341B1 (ko) * 2000-08-30 2005-01-31 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
KR100704510B1 (ko) * 2001-02-12 2007-04-09 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
KR100685947B1 (ko) * 2001-09-08 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2003177417A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 液晶表示装置
US6862052B2 (en) * 2001-12-14 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof
KR100869112B1 (ko) * 2002-01-14 2008-11-17 삼성전자주식회사 반사형 액정표시장치 및 그 제조 방법
KR100417917B1 (ko) * 2002-04-03 2004-02-11 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법
KR100476366B1 (ko) 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4565799B2 (ja) * 2002-07-01 2010-10-20 大林精工株式会社 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置
JP4066731B2 (ja) * 2002-07-09 2008-03-26 セイコーエプソン株式会社 カラーフィルタ基板及びその製造方法、電気光学装置並びに電子機器
TWI256732B (en) * 2002-08-30 2006-06-11 Sharp Kk Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus
KR100886241B1 (ko) * 2002-09-10 2009-02-27 엘지디스플레이 주식회사 액정표시소자의 제조방법
CN1324388C (zh) * 2003-03-14 2007-07-04 友达光电股份有限公司 低温多晶矽薄膜电晶体液晶显示器的制造方法
KR100652214B1 (ko) * 2003-04-03 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
CN1322372C (zh) * 2003-04-08 2007-06-20 鸿富锦精密工业（深圳）有限公司 光罩工艺及薄膜晶体管的制造方法
JP2004341465A (ja) * 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
JP2005108912A (ja) * 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005215275A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
KR100699988B1 (ko) * 2004-03-19 2007-03-26 삼성에스디아이 주식회사 평판표시장치
GB0411968D0 (en) * 2004-05-28 2004-06-30 Koninkl Philips Electronics Nv Transflective liquid crystal display device
KR100626009B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치
TWI379113B (en) * 2004-07-07 2012-12-11 Samsung Display Co Ltd Array substrate, manufacturing method thereof and display device having the same
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101050300B1 (ko) * 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101058458B1 (ko) 2004-09-22 2011-08-24 엘지디스플레이 주식회사 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법
TWI300149B (en) * 2004-11-05 2008-08-21 Au Optronics Corp Pixel structure and manufracturing method thereof
CN100368910C (zh) * 2004-12-28 2008-02-13 中华映管股份有限公司 像素结构的制造方法
KR100955382B1 (ko) * 2004-12-31 2010-04-29 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4576558B2 (ja) 2005-03-15 2010-11-10 カシオ計算機株式会社 回路基板への半導体装置の実装方法及び液晶表示装置の製造方法
US20080297711A1 (en) * 2005-03-28 2008-12-04 Au Optronics Corporation Liquid crystal display device and its manufacturing method
KR101127218B1 (ko) 2005-05-19 2012-03-30 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP5111742B2 (ja) * 2005-07-11 2013-01-09 株式会社ジャパンディスプレイイースト レジストおよびこれを用いた表示装置の製造方法
KR101298940B1 (ko) * 2005-08-23 2013-08-22 주식회사 동진쎄미켐 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터기판의 제조방법
TWI339442B (en) * 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
KR20070070718A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판의 제조방법
KR101192750B1 (ko) * 2005-12-30 2012-10-18 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
JP2007220807A (ja) * 2006-02-15 2007-08-30 Toshiba Corp 半導体装置及びその製造方法
KR101035737B1 (ko) * 2006-03-15 2011-05-20 샤프 가부시키가이샤 액티브 매트릭스 기판, 표시 장치 및 텔레비전 수상기
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
NZ546970A (en) 2006-05-04 2009-01-31 Armorflex Ltd Improvements in and relating to cable-barriers
US20070273803A1 (en) * 2006-05-25 2007-11-29 Meng-Chi Liou Active component array substrate and fabricating method thereof
KR20080021994A (ko) * 2006-09-05 2008-03-10 삼성전자주식회사 표시 패널 및 이의 제조 방법
KR101306860B1 (ko) * 2006-11-07 2013-09-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI317538B (en) * 2006-11-16 2009-11-21 Au Optronics Corp Etching process of metal layer of display panel
TWI325638B (en) * 2007-01-22 2010-06-01 Au Optronics Corp Method for manufacturing pixel structure
NZ555598A (en) * 2007-06-01 2010-02-26 Armorflex Ltd Improved Barrier Section Connection System
NZ556782A (en) * 2007-07-27 2010-03-26 Armorflex Ltd Method of producing a frangible post
TWI605509B (zh) * 2007-09-03 2017-11-11 半導體能源研究所股份有限公司 薄膜電晶體和顯示裝置的製造方法
JP5371341B2 (ja) * 2007-09-21 2013-12-18 株式会社半導体エネルギー研究所 電気泳動方式の表示装置
TW200924107A (en) * 2007-10-02 2009-06-01 Polymer Vision Ltd An electronic circuit element with profiled photopatternable dielectric layer
CN101435990B (zh) * 2007-11-15 2012-12-26 北京京东方光电科技有限公司 掩模板及其制造方法
CN101504500B (zh) * 2008-02-04 2011-08-31 北京京东方光电科技有限公司 薄膜晶体管液晶显示器阵列基板的像素结构
US8424849B2 (en) * 2008-06-04 2013-04-23 Axip Limited Guardrail
TWI476921B (zh) 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101652693B1 (ko) 2008-10-03 2016-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI528527B (zh) * 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
JP5663231B2 (ja) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8475872B2 (en) * 2009-08-19 2013-07-02 Apple Inc. Patterning of thin film layers
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027702A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
AU2011205073B2 (en) 2010-08-12 2015-02-12 Valmont Highway Technology Limited Improvements in and Relating to Barriers
US9230994B2 (en) * 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5372900B2 (ja) 2010-12-15 2013-12-18 株式会社ジャパンディスプレイ 液晶表示装置
KR101820365B1 (ko) * 2011-01-07 2018-01-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2012248743A (ja) * 2011-05-30 2012-12-13 Japan Display West Co Ltd 半導体装置およびその製造方法、表示装置ならびに電子機器
TW201314389A (zh) * 2011-09-29 2013-04-01 Wistron Corp 感光性間隙物及液晶顯示器的製作方法與陣列基板
KR101992884B1 (ko) * 2011-12-21 2019-06-26 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR102022523B1 (ko) * 2012-05-21 2019-09-18 엘지디스플레이 주식회사 금속 산화물 반도체를 구비하는 박막 트랜지스터 기판 및 그 제조 방법
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US8689149B1 (en) * 2013-01-11 2014-04-01 Synopsys, Inc. Multi-patterning for sharp corner printing
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9293480B2 (en) * 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN103474396B (zh) * 2013-09-24 2015-09-02 深圳市华星光电技术有限公司 Tft-lcd阵列基板的制造方法
US9366932B2 (en) * 2013-09-24 2016-06-14 Shenzhen China Star Optoelectronics Technology Co., Ltd TFT-LCD array substrate manufacturing method and LCD panel/device produced by the same
KR102124025B1 (ko) * 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
US10269791B2 (en) 2015-03-16 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Field-effect transistors having transition metal dichalcogenide channels and methods of manufacture
JP6558990B2 (ja) * 2015-07-17 2019-08-14 三菱電機株式会社 電子装置およびその製造方法とリペア方法
CN105448938B (zh) * 2016-01-28 2019-06-25 深圳市华星光电技术有限公司 薄膜晶体管基板及其制造方法
CN105589276A (zh) * 2016-03-14 2016-05-18 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN106206319A (zh) * 2016-08-12 2016-12-07 京东方科技集团股份有限公司 薄膜晶体管和显示基板及其制作方法、显示装置
CN106125435A (zh) * 2016-08-31 2016-11-16 深圳市华星光电技术有限公司 液晶面板及液晶显示器
WO2018112952A1 (zh) * 2016-12-24 2018-06-28 深圳市柔宇科技有限公司 阵列基板制造方法
US9934977B1 (en) * 2017-01-27 2018-04-03 International Business Machines Corporation Salicide bottom contacts
JP7083695B2 (ja) * 2018-05-11 2022-06-13 株式会社荏原製作所 バンプ高さ検査装置、基板処理装置、バンプ高さ検査方法、記憶媒体
CN110729197A (zh) * 2018-06-29 2020-01-24 中华映管股份有限公司 一种半导体薄膜晶体管的制造方法及显示面板
CN112083610A (zh) * 2019-06-13 2020-12-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0156178B1 (ko) * 1995-10-20 1998-11-16 구자홍 액정표시 소자의 제조방법
JPH06337436A (ja) * 1993-05-27 1994-12-06 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JPH0888368A (ja) 1994-09-20 1996-04-02 Hitachi Ltd 薄膜トランジスタ及びこれを用いた液晶表示装置
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
US5760856A (en) * 1995-09-08 1998-06-02 Hitachi, Ltd. In-plane field type liquid crystal display device with light shielding pattern suitable for high aperture ratio
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US6001539A (en) * 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP3410617B2 (ja) 1996-11-29 2003-05-26 シャープ株式会社 薄膜のパターニング方法
JP3993263B2 (ja) 1997-01-23 2007-10-17 エルジー フィリップス エルシーディー カンパニー リミテッド 液晶表示装置
KR100255592B1 (ko) * 1997-03-19 2000-05-01 구본준 액정 표시 장치 구조 및 그 제조 방법
KR100262953B1 (ko) * 1997-06-11 2000-08-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100271037B1 (ko) * 1997-09-05 2000-11-01 구본준, 론 위라하디락사 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
TW387997B (en) * 1997-12-29 2000-04-21 Hyundai Electronics Ind Liquid crystal display and fabrication method
JP3230664B2 (ja) * 1998-04-23 2001-11-19 日本電気株式会社 液晶表示装置とその製造方法
KR100333274B1 (ko) * 1998-11-24 2002-04-24 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
KR100590753B1 (ko) * 1999-02-27 2006-06-15 삼성전자주식회사 액정표시장치용박막트랜지스터기판및그제조방법
KR100623982B1 (ko) * 1999-07-16 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Cited By (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494705B1 (ko) * 2002-01-18 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 박막트랜지스터 제조방법
JP2003297850A (ja) * 2002-04-02 2003-10-17 Advanced Display Inc 薄膜トランジスタアレイ及びその製造方法並びにこれを用いた液晶表示装置
JP2003347555A (ja) * 2002-05-28 2003-12-05 Chi Mei Electronics Corp 薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法
JP4612279B2 (ja) * 2002-05-28 2011-01-12 奇美電子股▲ふん▼有限公司 薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法
JP2004038041A (ja) * 2002-07-05 2004-02-05 Chi Mei Electronics Corp 画像表示素子及び画像表示装置
JP2004070355A (ja) * 2002-07-31 2004-03-04 Lg Phillips Lcd Co Ltd 反射透過型液晶表示装置及びその製造方法
KR100498543B1 (ko) * 2002-11-07 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP2004157543A (ja) * 2002-11-07 2004-06-03 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法
KR20040045598A (ko) * 2002-11-25 2004-06-02 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
JP2004178839A (ja) * 2002-11-25 2004-06-24 Rohm Co Ltd 補助電極の形成方法
KR100897720B1 (ko) * 2002-11-27 2009-05-15 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR100891070B1 (ko) * 2002-12-03 2009-03-31 엘지디스플레이 주식회사 액정표시장치 제조방법
US7253439B2 (en) 2003-03-10 2007-08-07 Sharp Kabushiki Kaisha Substrate for display, method of manufacturing the same and display having the same
US6972434B2 (en) 2003-03-10 2005-12-06 Sharp Kabushiki Kaisha Substrate for display, method of manufacturing the same and display having the same
JP2008310367A (ja) * 2003-06-30 2008-12-25 Hoya Corp グレートーンマスク及びその製造方法
JP2005072135A (ja) * 2003-08-21 2005-03-17 Nec Lcd Technologies Ltd 液晶表示装置及び薄膜トランジスタの製造方法
US7460190B2 (en) 2003-08-21 2008-12-02 Nec Lcd Technologies, Ltd. LCD device including a TFT for reducing leakage current
JP2005086090A (ja) * 2003-09-10 2005-03-31 Advanced Display Inc Ｔｆｔアレイ基板の製造方法及び液晶表示装置
JP2005173613A (ja) * 2003-12-10 2005-06-30 Samsung Electronics Co Ltd 薄膜トランジスタ表示板
US8294151B2 (en) 2003-12-10 2012-10-23 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
JP2005173612A (ja) * 2003-12-10 2005-06-30 Samsung Electronics Co Ltd 薄膜トランジスタ表示板
JP2005201982A (ja) * 2004-01-13 2005-07-28 Nec Lcd Technologies Ltd 液晶表示装置及びその製造方法
US7410818B2 (en) 2004-02-10 2008-08-12 Nec Lcd Technologies, Ltd. Thin film transistor, liquid crystal display using thin film transistor, and method of manufacturing thin film transistor
US7161212B2 (en) 2004-02-10 2007-01-09 Nec Lcd Technologies, Ltd. Thin film transistor, liquid crystal display using thin film transistor, and method of manufacturing thin film transistor
US7561234B2 (en) 2004-03-10 2009-07-14 Nec Lcd Technologies, Ltd. Liquid crystal display device
JP2005257883A (ja) * 2004-03-10 2005-09-22 Nec Lcd Technologies Ltd 液晶表示装置
US7476898B2 (en) 2004-04-14 2009-01-13 Nec Lcd Technologies, Ltd. Thin film and manufacturing method of the same
JP2006080487A (ja) * 2004-09-09 2006-03-23 Lg Phillips Lcd Co Ltd 薄膜トランジスタアレイ基板及びその製造方法
JP2006189768A (ja) * 2004-12-31 2006-07-20 Lg Phillips Lcd Co Ltd 液晶表示装置およびその製造方法
JP2006330201A (ja) * 2005-05-24 2006-12-07 Sharp Corp 液晶表示装置及びその製造方法
JP4716782B2 (ja) * 2005-05-24 2011-07-06 シャープ株式会社 液晶表示装置及びその製造方法
US7978272B2 (en) 2005-05-24 2011-07-12 Sharp Kabushiki Kaisha Liquid crystal display device comprising a surface of the pixel electrode on an insulating film in the area where the auxiliary capacitance is formed is uneven
JP2012194564A (ja) * 2005-06-03 2012-10-11 Samsung Electronics Co Ltd 表示装置及びマスク
JP2006350327A (ja) * 2005-06-03 2006-12-28 Samsung Electronics Co Ltd 表示装置、その製造方法、及びその製造方法で使用されるマスク
US8284338B2 (en) 2005-06-03 2012-10-09 Samsung Electronics Co., Ltd. Display device, method of manufacturing the same and mask for manufacturing the same
JP2007156442A (ja) * 2005-12-05 2007-06-21 Toppoly Optoelectronics Corp 低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造
JP4682278B2 (ja) * 2005-12-05 2011-05-11 奇美電子股▲ふん▼有限公司 低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造
US8785934B2 (en) 2005-12-28 2014-07-22 Samsung Display Co., Ltd. Thin film transistor substrate for display panel
WO2007091405A1 (ja) * 2006-02-09 2007-08-16 Idemitsu Kosan Co., Ltd. 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP2007328066A (ja) * 2006-06-07 2007-12-20 Canon Inc 表示装置
JP2008003118A (ja) * 2006-06-20 2008-01-10 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
KR101308454B1 (ko) 2007-02-21 2013-09-16 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101319334B1 (ko) 2007-03-20 2013-10-16 엘지디스플레이 주식회사 액정표시패널 및 그의 제조방법
JP2020061573A (ja) * 2007-07-06 2020-04-16 株式会社半導体エネルギー研究所 半導体装置
JP2016192563A (ja) * 2007-07-27 2016-11-10 株式会社半導体エネルギー研究所 表示装置
JP2018082216A (ja) * 2007-07-27 2018-05-24 株式会社半導体エネルギー研究所 表示装置
JP2009124122A (ja) * 2007-10-23 2009-06-04 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014068024A (ja) * 2007-12-21 2014-04-17 Semiconductor Energy Lab Co Ltd 表示装置
JP7246533B2 (ja) 2007-12-21 2023-03-27 株式会社半導体エネルギー研究所 半導体装置
JP2022064966A (ja) * 2007-12-21 2022-04-26 株式会社半導体エネルギー研究所 半導体装置
JP2020074359A (ja) * 2007-12-21 2020-05-14 株式会社半導体エネルギー研究所 表示装置
JP2015079968A (ja) * 2007-12-21 2015-04-23 株式会社半導体エネルギー研究所 表示装置
US9647186B2 (en) 2008-01-30 2017-05-09 Osram Oled Gmbh Method for producing an electronic component and electronic component
US10297469B2 (en) 2008-01-30 2019-05-21 Osram Oled Gmbh Method for producing an electronic component and electronic component
JP2015108836A (ja) * 2008-01-30 2015-06-11 オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツングＯＳＲＡＭ ＯＬＥＤ ＧｍｂＨ カプセル封入ユニットを有する装置
US10026625B2 (en) 2008-01-30 2018-07-17 Osram Oled Gmbh Device comprising an encapsulation unit
JP2010028103A (ja) * 2008-06-17 2010-02-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
JP2019216251A (ja) * 2008-07-31 2019-12-19 株式会社半導体エネルギー研究所 半導体装置
JP2020057806A (ja) * 2008-07-31 2020-04-09 株式会社半導体エネルギー研究所 半導体装置
JP2021100132A (ja) * 2008-07-31 2021-07-01 株式会社半導体エネルギー研究所 半導体装置
JP2019071436A (ja) * 2008-07-31 2019-05-09 株式会社半導体エネルギー研究所 半導体装置
US11296121B2 (en) 2008-07-31 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2022048178A (ja) * 2008-07-31 2022-03-25 株式会社半導体エネルギー研究所 液晶表示装置
JP2018022907A (ja) * 2008-07-31 2018-02-08 株式会社半導体エネルギー研究所 半導体装置
JP7122421B2 (ja) 2008-07-31 2022-08-19 株式会社半導体エネルギー研究所 半導体装置
JP2019071461A (ja) * 2008-09-01 2019-05-09 株式会社半導体エネルギー研究所 半導体装置
JP2022003691A (ja) * 2008-09-01 2022-01-11 株式会社半導体エネルギー研究所 半導体装置
JP7084969B2 (ja) 2008-10-24 2022-06-15 株式会社半導体エネルギー研究所 表示装置
JP2021005093A (ja) * 2008-10-24 2021-01-14 株式会社半導体エネルギー研究所 表示装置
JP2020188276A (ja) * 2008-10-24 2020-11-19 株式会社半導体エネルギー研究所 半導体装置
JP2015029109A (ja) * 2009-02-25 2015-02-12 株式会社半導体エネルギー研究所 半導体装置
JP2021015983A (ja) * 2009-07-10 2021-02-12 株式会社半導体エネルギー研究所 半導体装置、発光表示装置
US11374029B2 (en) 2009-07-10 2022-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20190038952A (ko) * 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102153841B1 (ko) * 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011028285A (ja) * 2010-09-17 2011-02-10 Sharp Corp 液晶表示装置及びその製造方法
US8835928B2 (en) 2010-09-21 2014-09-16 Sharp Kabushiki Kaisha Semiconductor device and process for production thereof
JP2012119659A (ja) * 2010-11-29 2012-06-21 Samsung Electronics Co Ltd 薄膜トランジスタ表示板の製造方法
JP2017022389A (ja) * 2010-12-01 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
US8866142B2 (en) 2011-02-09 2014-10-21 Samsung Display Co., Ltd. Display device and manufacturing method thereof
JP2019208078A (ja) * 2012-01-26 2019-12-05 株式会社半導体エネルギー研究所 発光装置
US11081502B2 (en) 2012-01-26 2021-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11682677B2 (en) 2012-01-26 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013238718A (ja) * 2012-05-15 2013-11-28 Panasonic Corp 半導体装置及び半導体装置の製造方法
JP2021039373A (ja) * 2012-07-12 2021-03-11 株式会社半導体エネルギー研究所 表示装置
JP2022126636A (ja) * 2012-07-12 2022-08-30 株式会社半導体エネルギー研究所 表示装置
JP7076520B2 (ja) 2012-07-12 2022-05-27 株式会社半導体エネルギー研究所 表示装置
JP7309015B2 (ja) 2012-07-12 2023-07-14 株式会社半導体エネルギー研究所 表示装置
WO2014038501A1 (ja) * 2012-09-07 2014-03-13 シャープ株式会社 アクティブマトリクス基板、及び製造方法
US9812581B2 (en) 2013-03-07 2017-11-07 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
WO2014136612A1 (ja) * 2013-03-07 2014-09-12 シャープ株式会社 半導体装置およびその製造方法
JP2020077887A (ja) * 2013-10-31 2020-05-21 株式会社半導体エネルギー研究所 半導体装置
JP7015855B2 (ja) 2013-10-31 2022-02-03 株式会社半導体エネルギー研究所 半導体装置
US10211234B2 (en) 2014-03-28 2019-02-19 Innolux Corporation Display panel
CN104952878A (zh) * 2014-03-28 2015-09-30 群创光电股份有限公司 显示面板
US9620528B2 (en) 2014-03-28 2017-04-11 Innolux Corporation Display panel
JP2017168706A (ja) * 2016-03-17 2017-09-21 三菱電機株式会社 表示装置及びその製造方法

Also Published As

Publication number Publication date
TWI286257B (en) 2007-09-01
CN1333475A (zh) 2002-01-30
CN1804709A (zh) 2006-07-19
US20070159568A1 (en) 2007-07-12
US20040232421A1 (en) 2004-11-25
KR20010104667A (ko) 2001-11-26
US20010040648A1 (en) 2001-11-15
US6762802B2 (en) 2004-07-13
CN100435012C (zh) 2008-11-19
CN1920630A (zh) 2007-02-28
KR100467993B1 (ko) 2005-01-24
CN1268968C (zh) 2006-08-09
US20050007507A1 (en) 2005-01-13

Similar Documents

Publication Publication Date Title
JP2001324725A (ja) 液晶表示装置およびその製造方法
US6562645B2 (en) Method of fabricating fringe field switching mode liquid crystal display
US8017462B2 (en) Method of making a liquid crystal display device capable of increasing capacitance of storage capacitor
US7872721B2 (en) Horizontal electric field switching liquid crystal display device and fabricating method thereof
US6897927B2 (en) Color liquid crystal display device and manufacturing method of the same
US6838696B2 (en) Liquid crystal display
US7306979B2 (en) Method of fabricating thin film transistor substrate for display device
US20080042134A1 (en) Array substrate for liquid crystal display device and method of fabricating the same
US20010040649A1 (en) Manufacturing method of a liquid crystal display
JP2000089255A (ja) 高開口率及び高透過率を持つ液晶表示装置並びにその製造方法
JP2004199049A (ja) 液晶表示装置用アレイ基板とその製造方法
KR100322968B1 (ko) 프린지 필드 구동 액정 표시 장치의 제조방법
KR100322970B1 (ko) 프린지 필드 구동 액정표시 장치의 제조방법
JP2001196589A (ja) トップゲート型ｔｆｔ構造及びその製造方法
JP2003021844A (ja) 液晶表示装置用アレー基板製造方法
US7737446B2 (en) Thin films transistor array substrate and fabricating method thereof
JP4381691B2 (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
JP2002258324A (ja) 液晶表示装置
JP6112886B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
JP2000321601A (ja) 液晶表示装置の製造方法
US20230367166A1 (en) Method of manufacturing active matrix substrate and liquid crystal display device
KR0139345B1 (ko) 액정용 박막트랜지스터 및 그 제조방법
WO2011074175A1 (ja) 表示装置及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20091224