KR100223153B1 - 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치 - Google Patents

액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치 Download PDF

Info

Publication number
KR100223153B1
KR100223153B1 KR1019960017813A KR19960017813A KR100223153B1 KR 100223153 B1 KR100223153 B1 KR 100223153B1 KR 1019960017813 A KR1019960017813 A KR 1019960017813A KR 19960017813 A KR19960017813 A KR 19960017813A KR 100223153 B1 KR100223153 B1 KR 100223153B1
Authority
KR
South Korea
Prior art keywords
electrode
etching
bus wiring
film
gate
Prior art date
Application number
KR1019960017813A
Other languages
English (en)
Other versions
KR970076040A (ko
Inventor
임경남
한창욱
안병철
류기현
김정현
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960017813A priority Critical patent/KR100223153B1/ko
Priority to US08/861,315 priority patent/US5926235A/en
Priority to FR9706186A priority patent/FR2749963B1/fr
Priority to DE19721451A priority patent/DE19721451C2/de
Priority to GB9710603A priority patent/GB2313466B/en
Priority to GB0020848A priority patent/GB2350467B/en
Priority to JP15049497A priority patent/JP4275201B2/ja
Publication of KR970076040A publication Critical patent/KR970076040A/ko
Application granted granted Critical
Publication of KR100223153B1 publication Critical patent/KR100223153B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers

Abstract

본 발명은 투명글래스기판에 제1금속막을 증착하는 공정과 상기 제1금속막을 소정의 패턴이 되도록 에칭하여 게이트버스배선 및 게이트전극으로 형성하는 공정과 게이트절연막과 반도체층과 오믹접촉층과 제2금속막을 연속 증착하는 공정과 상기 제2금속막을 소정의 패턴이 되도록 에칭하여 소스버스배선과 소스전극과 드레인전극 및 보조용량전극으로 형성하는 공정과 상기 소스버스배선과 소스전극과 드레인전극과 보조용량전극을 에칭마스크로 하고 오믹접촉층을 에칭하여 형성하는 공정과 보호막을 증착하는 공정과 소정의 패턴이 되도록 상기 보호막, 반도체층 및 게이트절연막을 동시에 드라이에칭하는 공정을 포함하도록 하여 마스크공정 수를 줄이도록 하였다(선택도: 제7B도).

Description

액티브 매트릭스 액정표시장치의 제조방법 및 액태브 매트릭스 액정표시장치.
제1도는 일반적인 액티브 매트릭스 액정표시장치의 일부를 나타내는 기본구조 사시도.
제2도는 종래의 액티브 매트릭스 액정표시장치의 일부 평면도.
제3도는 종래의 액티브 매트릭스 액정표시장치의 제조공정 단면도.
제4도는 본 발명의 액티브 매트릭스 액정표시장치의 일부 평면도.
제5도는 본 발명에 따른 액티브 매트릭스 액정표시장치의 실시예 1의 제조공정 단면도.
제6도는 본 발명에 따른 액티브 매트릭스 액정표시장치의 실시예 2의 제조공정 단면도.
제7도는 본 발명에 따른 액티브 매트릭스 액정표시장치의 실시예 3의 제조공정 단면도.
*도면의 주요부분에 대한 부호의 설명
(1)편광판 (11)반도체층
(2)제2기판 (12)오믹접촉층
(3)제1기판 (13)보호막
(4)화소전극 (40)제2금속막
(5)소스전극 (30)보조용량전극
(15)소스버스배선 (6)드레인전극
(7)게이트전극 (17)게이트버스배선
(10)투명글래스기판 (9)게이트절연막
(13a)제1보호막 (13b)제2보호막
본 발명은 박막 트랜지스터(이하 TFT라 칭한다)를 포함하는 액티브 매트릭스 액정표시장치의 제조방법 및 그 제조방법에 의하여 제조되는 액티브 매트릭스 액정표시장치의 구조에 관한 것이다.
일반적으로 액티브 매트릭스 방식의 액정표시장치는 매트릭스상으로 복수의 화소가 배치된 기판(이하 제1기판이라 칭한다)을 갖고 있다.
제1기판의 액정표시부의 각 화소전극은 인접하는 2개의 게이트버스배선과 인접하는 2개의 소스버스배선이 교차하여 만드는 부분에 배치된다.
상기 게이트버스배선은 수평 방향으로 형성되고 상기 게이트버스배선에서 분기한 게이트전극이 종 방향으로 복수개 형성된다.
한편 상기 소스버스배선은 종 방향으로 연장되어 형성되고 상기 소스버스배선에서 분기한 소스전극이 수평 방향으로 복수개 형성된다.
상기 소스전극와 게이트전극이 교차하는 부분에 TFT가 형성되고 상기 TFT는 화소전극과 전기적으로 접촉되도록 형성되어 있다.
제1기판의 TFT와 화소전극 위에는 액정의 방향을 설정하여 주는 배향막이 형성되어 있다.
한편 액티브 매트릭스 액정표시장치는 칼라필터층과 공통전극과 배향막이 형성된 기판(이하 제2기판이라 칭한다)이 있다.
상기 제1기판과 제2기판은 대향하게 배치되며 두 기판의 각 배향막 사이에는 액정이 채워진다.
제1기판과 제2기판에는 각각 편광판이 형성되어 있다.
상기와 같은 여러 구성요소가 결합되어 액티브 매트릭스 액정표시장치가 완성된다.
상기와 같은 여러 구성요소 중 본 발명의 목적과 관련이 있는 제1기판의 제조방법을 도면을 참고하여 상세히 설명한다.
제1도는 일반적인 액티브 매트릭스 액정표시장치의 일부를 나타낸 기본구조 사시도이다.
제2도는 종래의 액티브 매트릭스 액정표시장치의 일부 평면도이다.
제3도는 종래의 액티브 매트릭스 액정표시장치의 제조공정을 나타내는 단면도이다.
제3도의 왼쪽에 나타낸 도면은 제2도의 III(a)- III(a)단면도이고 오른쪽에 나타낸 도면은 III(b)-III(b)단면도를 나타낸다.
제3도에 의하여 알 수 있듯이 투명글래스기판(10)위에 Cr금속막을 도포하고, 상기 Cr금속막 위에 포토레지스트를 도포하고, 미리 제작된 마스크를 사용하여 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 Cr금속막을 에칭하여 게이트버스배선(17)과 게이트버스배선(17)에서 분기하는 게이트전극(7)을 형성한다(제3A도).
상기 공정에 이어서 게이트절연막(9)이 되는 SiNx층과 반도체층(11)이 되는 비정질 실리콘(이하 a-Si라 칭한다)층과 오믹접촉층(12)이 되는 n+형 a-Si층을 연속하여 증착한다(제3B도).
상기 공정에 이어서 n+형 a-Si층 위에 포토레지스트를 도포하고, 마스크를 사용하여 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 n+형 a-Si층과 a-Si층을 동시에 에칭하여 오믹접촉층(12)과 반도체층(11)을 형성한다(제3C도).
이어서 Cr금속막을 기판의 전체면에 스퍼터링법으로 증착하고, 상기 Cr금속막 위에 포토레지스트를 도포하고, 마스크를 사용하여 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 Cr금속막을 에칭하여 신호선으로 기능하는 소스버스배선(15)과 상기 소스버스배선(15)에서 분기한 소스전극(5) 및 출력단자로 기능하는 드레인전극(6)을 형성한 후, 상기 에칭에 의하여 형성된 소스전극 및 드레인전극이 에칭마스크가 되도록 하여 오믹접촉층(12)이 양쪽으로 분리 되도록 오믹접촉층(12)의 중앙부분을 에칭한다(제3D도).
이어서 보호막(13)을 전체면에 도포하고, 상기 보호막(13) 위에 포토레지스트를 도포하고, 마스크를 사용하여 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 보호막(13)을 에칭하여 드레인전극부의 보호막(13)에 콘택트홀(16)을 형성한다(제3E도).
이어서 상기 콘택홀이 형성된 보호막(13) 위에 ITO(Indium Tin Oxide)막을 스퍼터링법으로 전체면에 증착하고, 상기 ITO막 위에 포토레지스트를 도포하고, 마스크를 사용하여 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 ITO막을 에칭하여 화소전극(4)을 형성한다(제3F도).
상기와 같은 종래 액티브 매트릭스 액정표시장치의 제조방법의 한 예에서는 화소전극(4)을 형성하는 공정까지 여러번의 마스크를 사용하는 공정이 필요하다.
상기 각각의 마스크공정의 프로세스를 좀더 구체적으로 기술하면 마스크패턴할 막을 증착한 후 증착표면을 세정하는 공정과 세정된 증착표면에 포토레지스트를 도포하는 공정과 포토레지스트 위에 패턴 형성부를 따라 마스크를 맞추고 노광하는 공정과 상기 패턴을 현상하는 공정과 상기 현상된 패턴에 따라 증착막을 에칭하는 공정과 증착막의 패턴 위의 포토레지스트를 제거하는 공정 등으로 나눌 수 있다.
상기와 같이 마스크공정의 프로세스는 매우 복잡할 뿐만 아니라 시간도 많이 걸리며 다른 공정에 비교하여 많은 불량이 발생한다.
따라서 마스크공정이 많으면 많을수록 그 만큼 불량이 증가하기 때문에 되도록이면 마스크공정을 줄이는 것이 바람직하다.
본 발명의 액티브매트릭스 액정표시장치의 제1기판의 제조방법에서는 마스크공정 수를 줄이기 위하여 게이트버스배선과 게이트전극이 형성된 투명글래스기판(10) 위에 게이트절연막과 반도체층과 보호막을 연속증착하고, 보호막 위에 포토레지스트를 도포하고, 마스크를 사용하여 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 보호막, 반도체층 및 게이트절연막을 동시에 드라이에칭(dry에칭)하는 공정을 갖도록 하는 것을 특징으로 한다.
이하 실시예 1, 2, 3을 통하여 본 발명의 액티브 매트릭스 액정표시장치의 제조방법을 상세히 설명한다.
제4도는 본 발명의 액티브 매트릭스 액정표시장치의 일부 평면도이다.
제5도는 본 발명의 액티브 매트릭스 액정표시장치의 제조방법을 나타내는 실시예 1의 공정 단면도이다.
제6도는 본 발명의 액티브 매트릭스 액정표시장치의 제조방법을 나타내는 실시예 2의 공정 단면도이다.
제7도는 본 발명의 액티브 매트릭스 액정표시장치의 제조방법을 나타내는 실시예 3의 공정 단면도이다.
제5도의 왼쪽에 나타낸 도면은 제4도의 V(a)-V(a) 단면도이고 오른쪽에 나타낸 도면은 V(b)-V(b) 단면도이다.
제6도의 왼쪽에 나타낸 도면은 제4도의 VI(a)-VI(a) 단면도이고 오른쪽에 나타낸 도면은 VI(b)-VI(b) 단면도이다.
제7도의 왼쪽에 나타낸 도면은 제4도의 VII(a)-VII(a) 단면도이고 오른쪽에 나타낸 도면은 VII(b)-VII(b) 단면도이다.
[실시예 1]
제5도에 의하여 알 수 있듯이 투명글래스기판(10) 위에 제1금속막인 Cr금속막 등을 증착하고, 상기 제1금속막 위에 포토레지스트를 도포하고, 마스크를 사용하여 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 제1금속막을 웨트에칭(wet에칭) 등의 방법으로 에칭하여 게이트버스배선(17)과 게이트버스배선(17)에서 분기하는 게이트전극(7)을 형성한다(제5A도).
상기 공정 후에 게이트절연막(9)이 되는 SiNx층과 반도체층(11)이 되는 a-Si층과 오믹접촉층(12)이 되는 n+형 a-Si층과 소스버스배선(15), 상기 소스버스배선에서 분기한 소스전극(5), 출력단자로 기능하는 드레인전극(6) 및 보조용향전극(30)이 되는 제2금속막(40)인 Cr금속막을 연속하여 증착한다(제5B도).
이어서 상기 제2금속막(40) 위에 포토레지스트를 도포하고, 마스크를 사용하여 포토레지스트를 소정의 패턴이 되도록 현상하고, 현상된 패턴에 따라 상기 제2금속막(40)을 웨트에칭 등의 방법으로 에칭하여 신호선으로 기능하는 소스버스배선(15), 상기 소스버스배선(15)에서 분기한 소스전극(5), 출력단자로 기능하는 드레인전극(6) 및 보조용량전극(30)을 형성하는데 상기 보조용량전극(30)은 게이트버스배선과 일부 겹치도록 형성된다(제5C도).
이어서 소스버스배선(15)과 소스전극(5)과 드레인전극(6)과 보조용량전극(30)이 에칭마스크가 되도록 하고, 상기 에칭마스크의 패턴에 따라 n+형 a-Si층을 에칭하여 오믹접촉층(12)을 형성한다(제5D도).
이어서 무기절연막 등으로 된 보호막(13)을 전체면에 증착한다(제5E도).
이어서 상기의 증착된 보호막(13) 위에 포토레지스트를 도포하고, 보조용량전극(30)의 일부와 드레인전극(6)의 일부와 a-Si층의 일부와 소스버스배선(15)과 소스전극(5)이 덮이도록 마스크를 사용하여 포토레지스트를 현상하고, 상기 현상된 패턴에 따라 보호막(13)과 a-Si층과 SiNx층을 드라이에칭 등의 방법으로 동시에 에칭하여 반도체층(11)과 게이트절연막(9) 등을 형성한다(제5F도).
그런데 상기 제5F도와 같이 Cr금속으로 된 드레인전극(6) 및 보조용량전극(30)의 일부가 노출되는 모양으로 보호막 위의 포토레지스트를 현상하고, 상기 포토레지스트의 현상된 패턴에 따라 보호막, 반도체층, 게이트절연막을 동시에 드라이에칭 하더라고 에칭 선택비가 비슷한 보호막, 반도체층(a-Si층), 게이트절연막(SiNx막)은 에칭이 되지만 상기 Cr금속으로 된 드레인전극(6) 및 보조용량전극(30)은 상기의 보호막, 반도체층, 게이트절연막과 에칭 선택비 차이가 커서 드라이에칭으로는 에칭이 되지 않는다.
결국 보호막(13) 위에 현상된 포토레지스트의 패턴에 따라 상기 보호막(13)은 드레인전극(6) 및 보조용량전극(30)의 일부가 노출 되도록 에칭되고, 상기 노출된 드레인전극(6) 및 보조용량전극(30)의 일부가 에칭마스크 역할을 하게되어 제5F도와 같이 반도체층(11)과 게이트절연막(9)이 에칭된다.
이어서 투명전도막인 ITO막을 스퍼터링법으로 전체면에 증착하고, 상기 ITO막 위에 포토레지스트를 도포하고, 마스크를 사용하여 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 ITO막을 에칭하여 보조용량전극 일부와 드레인전극 일부를 포함하는 면적을 갖는 화소전극(4)을 형성한다(제5G도).
[실시예 2]
실시예 2에 따른 제조공정은 실시예 1의 제5D도의 제조공정 진행까지 동일함으로 이에 대한 반복 설명을 생략한다.
상기 제5D도의 공정에 이어서 무기절연막 등으로 된 제1보호막(13a)을 기판의 전체면에 증착한다(제6A도).
이어서 상기 제1보호막보(13a)이 증착된 투명글래스기판 위에 포토레지스트를 도포하고, 보조용량전극(30)과 드레인전극(6)과 a-Si층의 일부와 소스버스배선과 소스전극이 덮이도록 마스크를 사용하여 포토레지스트를 현상하고, 상기 현상된 패턴에 따라 제1보호막(13a)과 a-Si층과 SiNx막을 동시에 드라이에칭 등의 방법으로 에칭하여 반도체층(11)과 게이트절연막(9) 등을 형성한다(제6B도).
이어서 유기절연막 등으로 된 제2보호막(13b)을 전체면에 증착한다(제6C도).
상기와 같이 유기절연막으로 된 보호막(13b)을 형성하면 유기절연막이 소스버스 배선 등의 단차를 타고넘는 레벨링 특성이 좋기 때문에 상기 유기절연막 위에 형성되는 화소전극을 평탄화하는데 유리하며 소스버스배선 등의 단차 부분에서 러빙불량의 발생이 줄어든다.
따라서 화소전극을 소스버스배선 등에 중첩하여 구성하더라도 소스버스배선의 단차 부분에서 러빙불량이 발생하지 않기 때문에 액정표시장치의 개구율을 항상 시킬 수 있다.
이어서 상기 제2보호막(13b)위에 포토레지스트를 도포하고, 마스크를 사용하여 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 제2보호막(13b)과 제1보호막(13a)을 에칭하여 드레인전극부에 콘택홀(16)과 게이트버스배선에 보조용량전극 일부가 중첩되도록 보조용량전극(30)을 형성한다(제6D도).
이어서 투명도전막인 ITO막을 스퍼터링법으로 전체면에 증착하고, 상기 ITO막에 포토레지스트를 도포하고, 마스크를 사용하여 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 ITO막을 에칭하여 보조용량전극 일부와 드레인전극 일부를 포함하는 면적을 갖는 화소전극(4)을 형성한다(제6E도).
[실시예 3]
실시예 3에 따른 제조공정은 실시예 2의 제조공정 진행까지 동일함으로 이에 대한 반복설명을 생략한다.
상기 제6B도의 공정 상태에서 상기 제1보호막(13a) 위에 포토레지스트를 도포하고, 마스크를 사용하여 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 제1보호막(13a)을 에칭하여 드레인전극부에 콘택홀(16)과 게이트 버스배선에 보조용량전극 일부가 중첩되도록 보조용량전극(30)을 형성한다(제7A도).
이어서 투명도전막인 ITO막을 스퍼터링법으로 전체면에 증착하고, 상기 ITO막 위에 포토레지스트를 도포하고, 마스크를 사용하여 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 ITO막을 에칭하여 보조용량전극 일부와 드레인전극 일부를 포함하는 면적을 갖는 화소전극(4)을 형성한다(제7B도).
본 발명의 실시예 1, 2, 3은 제1금속층을 증착하고, 상기 제1금속층을 소정의 패턴이 되도록 에칭하여 게이트버스배선 및 게이트전극으로 형성하는 공정과 게이트절연막과 반도체층과 오믹접촉층과 제2금속층을 연속 증착하는 공정과 상기 제2금속층을 소정의 패턴이 되도록 에칭하여 소스버스배선, 소스전극, 드레인전극 및 보조용량전극으로 형성하는 공정과 상기 소스버스배선, 소스전극, 드레인전극 및 보종용량전극을 에칭마스크로 하여 오믹접촉층을 에칭하는 공정과 보호막을 증착하고, 소정의 패턴이 되도록 상기 보호막, 반도체층 및 게이트절연막을 동시에 에칭하는 공정과 ITO막을 증착하고, 소정의 패턴이 되도록 상기 ITO막을 에칭하여 화소전극을 형성하는 공정을 포함함으로써 마스크공정을 단축할 수 있기 때문에 마스크공정에서 발생하는 불량을 줄일 수 있고 또한 수율을 향상할 수 있다.

Claims (7)

  1. 기판에 제1금속막을 증착하는 단계와; 상기 제1금속막을 에칭하여 게이트버스배선 및 게이트전극으로 형성하는 단계와; 게이트절연막, 반도체층, 오믹접촉층 및 제2금속막을 연속 증착하는 단계와; 상기 제2금속막을 에칭하여 소스버스배선, 소스전극 및 드레인전극으로 형성하는 단계와; 상기 소스버스배선, 소스전극 및 드레인전극을 에칭마스크로 하여 상기 오믹접촉층을 에칭하는 단계와; 보호막을 증착하는 단계와; 상기 보호막, 반도체층 및 게이트절연막을 동시에 에칭하는 단계와; 투명도전막을 증착하는 단계와; 상기 투명도전막을 에칭하여 상기 드레인전극과 접촉되는 화소전극을 형성하는 단계를 포함하는 액티브 매트릭스 액정표시장치의 제조방법에 있어서,
    상기 제2금속막의 에칭에 의하여 보조용량전극이 추가로 형성되고,
    상기 보조용량전극, 소스버스배선, 소스전극 및 드레인전극을 에칭마스크로 하여 상기 오믹접촉층이 에칭되고,
    상기 보호막, 반도체층 및 게이트절연막을 동시에 에칭하는 단계에서, 상기 보호막에 콘택홀을 형성하여 드레인전극의 일부가 노출되도록 함과 아울러 적어도 보조용량전극의 일부가 노출되도록 하고,
    상기 화소전극을 형성하는 단계에서, 상기 화소전극은 상기 콘택홀을 통하여 상기 노출된 드레인전극과 접촉되고, 또한 상기 노출된 보조용량전극과 접촉되도록 형성되는 것을 특징으로 하는 액티브 매트릭스 액정표시장치의 제조방법.
  2. 액티브 매트릭스 액정표시장치의 제조방법에 있어서:
    기판에 제1금속막을 증착하는 단계와;
    상기 제1금속막을 에칭하여 게이트버스배선 및 게이트전극으로 형성하는 단계와;
    게이트절연막, 반도체층, 오믹접촉층 및 제2금속막을 연속 증착하는 단계와;
    상기 제2금속막을 에칭하여 소스버스배선, 소스전극 및 드레인전극으로 형성하는 단계와;
    상기 소스버스배선, 소스전극 및 드레인전극을 에칭마스크로 하여 상기 오믹접촉층을 에칭하는 단계와;
    제1보호막을 증착하는 단계와;
    상기 제1보호막, 반도체층 및 게이트절연막을 동시에 에칭하는 단계와;
    제2보호막을 증착하는 단계와;
    상기 제1보호막과 제2보호막이 통하는 콘택홀을 형성하는 단계와;
    투명도전막을 증착하는 단계와;
    상기 투명도전막을 에칭하여 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액티브 매트릭스 액정표시장치의 제조방법.
  3. 제2항에 있어서;
    상기 제2금속막이 소스버스배선, 소스전극, 드레인전극 및 보조용량전극이 되도록 패턴하는 단계와;
    상기 소스버스배선, 소스전극, 드레인전극 및 보조용량전극을 에칭마스크로 하여 상기 오믹접촉층을 에칭하는 단계를 포함하는 것을 특징으로 하는 액티브 매트릭스 액정표시장치의 제조방법.
  4. 제2항 또는 제3항에 있어서;
    상기 제1보호막은 무기절연막이고 제2보호막은 유기절연막인 것을 특징으로 하는 액티브 매트릭스 액정표시장치의 제조방법.
  5. 기판과; 상기 기판 위에 형성된 게이트버스배선 및 게이트전극과; 상기 게이트버스배선 및 게이트전극이 형성된 기판 위에 형성된 게이트절연막과; 상기 게이트절연막 위에 상기 게이트절연막과 같은 패턴으로 동시에 형성된 반도체층과; 상기 반도체층 위에 형성된 오믹접촉층과; 상기 오믹접촉층 위에 형성된 소스버스배선, 소스전극, 드레인전극 및 보조용량전극과; 상기 보조용량전극 일부, 드레인전극 일부, 반도체층 일부, 소스버스배선 및 소스전극을 덮도록 형성된 보호막과; 상기 보조용량전극 일부와 드레인전극 일부에 접촉되어 형성된 화소전극을 포함하는 액티브 매트릭스 액정표시장치에 있어서,
    상기 보호막에 형성된 콘택홀을 통하여 상기 화소전극과 상기 드레인전극의 일부가 접촉되도록 구성되는 것을 특징으로하는 액티브 매트릭스 액정표시장치.
  6. 액티브 매트릭스 액정표시장치에 있어서;
    기판과;
    상기 기판 위에 형성된 게이트버스배선 및 게이트전극과;
    상기 게이트버스배선 및 게이트전극이 형성된 기판 위에 형성된 게이트절연막과;
    상기 게이트절연막 위에 상기 게이트절연막과 같은 패턴으로 동시에 형성된 반도체층과;
    상기 반도체층 위에 형성된 오믹접촉층과;
    상기 오믹접촉층 위에 형성된 소스버스배선, 소스전극, 드레인전극 및 보조용량전극과;
    상기 보조용량전극 일부, 드레인전극 일부, 반도체층 일부, 소스버스배선 및 소스전극을 덮도록 형성된 제1보호막과;
    상기 제1보호막이 형성된 기판에 보조용량전극 일부와 드레인전극 일부를 제외하고 전체면에 증착된 제2보호막과;
    상기 제1보호막과 제2보호막을 통하여 형성된 드레인전극부의 콘택홀 및 보조용량전극부와;
    상기 제2보호막 위에 보조용량전극부의 콘택홀 및 드레인전극부와 접촉되어 형성된 화소전극을 포함하는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
  7. 제6항에 있어서;
    상기 제1보호막은 무기절연막이고 제2보호막은 유기절연막인 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
KR1019960017813A 1996-05-23 1996-05-23 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치 KR100223153B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019960017813A KR100223153B1 (ko) 1996-05-23 1996-05-23 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
US08/861,315 US5926235A (en) 1996-05-23 1997-05-21 Active matrix liquid crystal display and method of making
FR9706186A FR2749963B1 (fr) 1996-05-23 1997-05-21 Dispositif d'affichage a cristal liquide a matrice active et procede de fabrication d'un tel dispositif
DE19721451A DE19721451C2 (de) 1996-05-23 1997-05-22 Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
GB9710603A GB2313466B (en) 1996-05-23 1997-05-22 Active matrix liquid crystal display and method of making the same
GB0020848A GB2350467B (en) 1996-05-23 1997-05-22 Active matrix liquid crystal display and method of making same
JP15049497A JP4275201B2 (ja) 1996-05-23 1997-05-23 アクティブマトリクス液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017813A KR100223153B1 (ko) 1996-05-23 1996-05-23 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치

Publications (2)

Publication Number Publication Date
KR970076040A KR970076040A (ko) 1997-12-10
KR100223153B1 true KR100223153B1 (ko) 1999-10-15

Family

ID=19459722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017813A KR100223153B1 (ko) 1996-05-23 1996-05-23 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치

Country Status (6)

Country Link
US (1) US5926235A (ko)
JP (1) JP4275201B2 (ko)
KR (1) KR100223153B1 (ko)
DE (1) DE19721451C2 (ko)
FR (1) FR2749963B1 (ko)
GB (1) GB2313466B (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100225098B1 (ko) 1996-07-02 1999-10-15 구자홍 박막트랜지스터의 제조방법
US5894136A (en) * 1996-01-15 1999-04-13 Lg Electronics Inc. Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same
KR100255930B1 (ko) * 1996-07-04 2000-05-01 구본준 박막트랜지스터 및 그 제조방법
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
TW477907B (en) * 1997-03-07 2002-03-01 Toshiba Corp Array substrate, liquid crystal display device and their manufacturing method
KR100255592B1 (ko) * 1997-03-19 2000-05-01 구본준 액정 표시 장치 구조 및 그 제조 방법
TW375689B (en) * 1997-03-27 1999-12-01 Toshiba Corp Liquid crystal display device and method for manufacturing the same
JP3656076B2 (ja) * 1997-04-18 2005-06-02 シャープ株式会社 表示装置
KR100262953B1 (ko) 1997-06-11 2000-08-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100271037B1 (ko) * 1997-09-05 2000-11-01 구본준, 론 위라하디락사 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
JP3019047B2 (ja) * 1997-11-07 2000-03-13 日本電気株式会社 アクティブマトリクス型ｔｆｔ素子アレイ
EP0919850B1 (en) * 1997-11-25 2008-08-27 NEC LCD Technologies, Ltd. Active matrix liquid-crystal display device and method for making the same
KR100354904B1 (ko) * 1998-05-19 2002-12-26 삼성전자 주식회사 광시야각액정표시장치
KR20000003758A (ko) * 1998-06-29 2000-01-25 김영환 박막 트랜지스터 액정표시소자
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100299683B1 (ko) * 1998-09-03 2001-10-27 윤종용 액정표시장치
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US6335781B2 (en) * 1998-12-17 2002-01-01 Lg Electronics, Inc. Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer
KR100312259B1 (ko) * 1999-02-05 2001-11-03 구본준, 론 위라하디락사 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
NL1015202C2 (nl) * 1999-05-20 2002-03-26 Nec Corp Actieve matrixvormige vloeiend-kristal displayinrichting.
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100498630B1 (ko) 1999-09-01 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP3391343B2 (ja) * 1999-10-26 2003-03-31 日本電気株式会社 アクティブマトリクス基板及びその製造方法
TW578028B (en) 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
KR100632216B1 (ko) * 1999-12-16 2006-10-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100695299B1 (ko) * 2000-05-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
KR100623989B1 (ko) * 2000-05-23 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법
JP2002122887A (ja) 2000-06-12 2002-04-26 Nec Corp 液晶表示装置及びその製造方法
US6734924B2 (en) 2000-09-08 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2002182243A (ja) * 2000-12-15 2002-06-26 Nec Corp 液晶表示装置用トランジスタ基板及びその製造方法
KR100773239B1 (ko) * 2000-12-29 2007-11-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100650401B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100721304B1 (ko) * 2000-12-29 2007-05-25 엘지.필립스 엘시디 주식회사 액정표시장치용 액정패널 및 그의 제조방법
KR100792466B1 (ko) * 2001-05-21 2008-01-08 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
TW543145B (en) * 2001-10-11 2003-07-21 Samsung Electronics Co Ltd A thin film transistor array panel and a method of the same
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100491821B1 (ko) * 2002-05-23 2005-05-27 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
CN1267780C (zh) 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
KR100971955B1 (ko) * 2002-11-11 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100905017B1 (ko) * 2002-12-27 2009-06-30 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7023016B2 (en) * 2003-07-02 2006-04-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
JP2007086197A (ja) * 2005-09-20 2007-04-05 Sharp Corp アクティブマトリクス基板の製造方法、その製造方法により製造されたアクティブマトリクス基板を備えた表示装置
KR20070039274A (ko) * 2005-10-07 2007-04-11 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR101201972B1 (ko) 2006-06-30 2012-11-15 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN100461433C (zh) 2007-01-04 2009-02-11 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP2011118422A (ja) * 2011-03-01 2011-06-16 Nec Lcd Technologies Ltd 液晶表示装置、液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法
JP6033071B2 (ja) * 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
JP2013015866A (ja) * 2012-10-09 2013-01-24 Sony Corp 表示装置
JP6127168B2 (ja) * 2016-02-05 2017-05-10 株式会社半導体エネルギー研究所 液晶表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JPH01217423A (ja) * 1988-02-26 1989-08-31 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
DE69332142T2 (de) * 1992-12-25 2003-03-06 Sony Corp Substrat mit aktiver Matrix
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JPH06250210A (ja) * 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示装置およびその製造方法
DE4339721C1 (de) * 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
US5621556A (en) * 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks
US5682211A (en) * 1994-04-28 1997-10-28 Xerox Corporation Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines
JP3240858B2 (ja) * 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
KR100202231B1 (ko) * 1996-04-08 1999-06-15 구자홍 액정표시장치의 제조방법 및 액정표시장치의 구조

Also Published As

Publication number Publication date
FR2749963A1 (fr) 1997-12-19
KR970076040A (ko) 1997-12-10
FR2749963B1 (fr) 2002-05-24
DE19721451C2 (de) 2002-03-14
GB2313466B (en) 2001-01-17
JPH1068971A (ja) 1998-03-10
GB2313466A (en) 1997-11-26
GB9710603D0 (en) 1997-07-16
US5926235A (en) 1999-07-20
DE19721451A1 (de) 1997-11-27
JP4275201B2 (ja) 2009-06-10

Similar Documents

Publication Publication Date Title
KR100223153B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR100303134B1 (ko) 액정표시소자및그제조방법.
US7022557B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR100338480B1 (ko) 액정표시장치및그제조방법
US7215399B2 (en) Method of manufacturing array substrate for liquid crystal display device
US7576809B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
KR101473675B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100886241B1 (ko) 액정표시소자의 제조방법
KR20030080373A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20050036048A (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
US20050130353A1 (en) Method of fabricating liquid crystal display panel
US7023501B2 (en) Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole
US6862051B2 (en) Liquid crystal display device and method of manufacturing the same
KR101342500B1 (ko) 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널
US5466620A (en) Method for fabricating a liquid crystal display device
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100259611B1 (ko) 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법
KR100268105B1 (ko) 박막트랜지스터기판및그제조방법
US5916737A (en) Method for fabricating liquid crystal display device
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR0139345B1 (ko) 액정용 박막트랜지스터 및 그 제조방법
KR100611043B1 (ko) 액정 표시장치 제조방법
KR20000061175A (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
N231 Notification of change of applicant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 17

EXPY Expiration of term