KR100262953B1 - 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 - Google Patents

액정 표시 장치 및 그 액정 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR100262953B1
KR100262953B1 KR1019970024063A KR19970024063A KR100262953B1 KR 100262953 B1 KR100262953 B1 KR 100262953B1 KR 1019970024063 A KR1019970024063 A KR 1019970024063A KR 19970024063 A KR19970024063 A KR 19970024063A KR 100262953 B1 KR100262953 B1 KR 100262953B1
Authority
KR
South Korea
Prior art keywords
gate
source
pad
electrode
gate pad
Prior art date
Application number
KR1019970024063A
Other languages
English (en)
Other versions
KR19990000915A (ko
Inventor
김점재
Original Assignee
구본준
엘지.필립스엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970024063A priority Critical patent/KR100262953B1/ko
Priority to US09/093,974 priority patent/US6038003A/en
Publication of KR19990000915A publication Critical patent/KR19990000915A/ko
Priority to US09/477,423 priority patent/US6567150B1/en
Application granted granted Critical
Publication of KR100262953B1 publication Critical patent/KR100262953B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Abstract

본 발명은 고 개구율을 구현하기 위해 BCB와 같은 유기 절연 물질을 보호막으로 사용하는 액정 표시 장치에 있어서, 게이트 패드 부분에 발생하는 단선 불량을 줄이는 제조 방법 및 그 구조에 관련된 것이다. 게이트 패드를 덮는 유기 보호막에 게이트 패드 콘택 홀을 형성하고 게이트 패드 연결 단자에 사용할 도전 물질을 형성하는 경우에 콘택 홀의 깊이가 깊어 콘택 홀의 측벽에서 증착 불량으로 단선이 발생할 수 있다. 이를 방지하기 위해 게이트 패드를 덮는 유기 보호막을 제거하여 게이트 패드가 전부 개방되도록 한다. 이 경우에는 게이트 패드 연결 단자를 형성할 때, 식각액이 게이트 패드 연결 단자의 측면으로 침투하여 게이트 패드를 침식하는 문제가 발생한다. 본 발명에서는 이를 방지하기 위해, 게이트 절연막과 반도체 층을 형성하는 단계에서 게이트 패드 외주부에 게이트 절연막과 반도체 층에 사용한 절연 물질과 반도체 물질을 남겨 놓았다. 그리고, 유기 보호막을 식각하여 게이트 패드 부분을 전부 노출 시킨 후 게이트 패드 연결 단자를 형성하였다. 그럼으로써, 게이트 패드의 침식을 방지하고, 게이트 패드 연결 단자의 단선 불량을 감소하는 효과를 얻을 수 있있다.

Description

액정 표시 장치 및 그 액정 표시 장치의 제조 방법.
본 발명은 기판 위에 행렬 배열 방식으로 배열된 박막 트랜지스터(혹은 Thin Film Transistor(TFT)와 박막 트랜지스터에 연결된 화소 전극을 갖는 액티브 패널을 포함하는 액정 표시 장치(또는 Active Matrix Liquid Crystal Display(AMLCD), 이하 "액정 표시 장치"로 표기함)을 제조하는 방법 및 그 방법에 의한 액정 표시 장치의 구조에 관련된 것이다. 특히, 본 발명은 액정 표시 장치의 성능을 향상하기 위해 유기 절연 물질을 절연 보호막으로 사용하는 경우 내부 배선의 단말 부분인 패드 부분에서 발생하는 여러 가지 불량을 방지하는 제조 방법 및 그 제조 방법에 의한 액정 표시 장치의 구조에 관련된 것이다.
화상 정보를 화면에 나타내는 화면 표시 장치들 중에서 지금까지 많이 사용되던 브라운관 표시 장치(혹은 Cathode Ray Tube(CRT))는 얇고 가볍기 때문에 어는 장소에서든지 쉽게 사용할 수 있는 박막형 평판 표시 장치로 대체되고 있다. 특히, 액정 표시 장치는 표시 해상도가 다른 평판 장치보다 뛰어나고, 동화상을 구형할때 그 품질이 브라운관의 것에 비할 만큼 반응 속도가 빠르기 때문에 가장활발한 개발 연구가 이루어지고 있는 제품이다.
액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한 것이다. 구조가 가늘고 길기 때문에 분자 배열에 방향성과 분극성을 갖고 있는 액정 분자들에 인위적으로 전자기장을 인가하여 분자 배열 방향을 조절할 수 있다. 따라서, 배향 방향을 임으로 조절하면 액정의 광학적 이방성에 의하여 액정 분자의 배열 방향에 따라 빛을 투과 혹은 차단시킬 수 있게되어 화면 표시 장치로 응용하게된 것이다. 현재에는 박막 트랜지스터와 그것에 연결된 화소 전극이 행렬 방식으로 배열된 능동 매트릭스 액정 표시 장치가 뛰어나 화질과 자연 색상을 제고하기 때문에 가장 주목받고 있는 제품이다. 일반적인 액정 표시 장치의 구조를 자세히 살펴보면 다음과 같다.
액정 표시 장치는 여러 가지 소자들이 설치된 두 개의 패널이 대향하고 그 사이에 액정 층이 끼워진 형태를 갖고 있다. 액정 표시 장치의 한쪽 패널에는 색상을 구현하는 소자들이 구성되어 있다. 이를 흔히 "칼라 필터 패널"이라고 부른다. 칼라 필터 패널은 투명 기판 위에 행렬 배열 방식으로 설계된 화소의 위치를 따라 빨강(R), 초록(G), 파랑(B)의 칼라 필터가 순차적으로 배열되어 있다. 이들 칼라 필터 사이에는 아주 가는 그물 모양의 블랙 매트릭스가 형성되어 있다. 이것은 각 색상 사이에서 혼합 색이 나타나는 것을 방지한다. 그리고, 칼라 필터 전면에 공통 전극이 형성되어 있다. 공통 전극은 액정에 인가하는 전기장을 형성하는 한쪽 전극 역할을 한다.
액정 표시 장치의 다른 쪽 패널에는 액정을 구동하기 위한 전기장을 발생시키는 스위치 소자 및 배선들이 형성되어 있다. 이를 흔히 "액티브 패널"이라고 브른다. 액티브 패널은 투명 기판 위에 행렬 방식으로 설계된 화소의 위치를 따라 화소 전극이 형성되어 있다. 화소 전극은 칼라 필터 패널에 형성된 공통전극과 마주보며 액정에 인가되는 전기장을 형성하는 다른 쪽 전극 역할을 한다. 화소 전극들의 수평 배열 방향을 따라 신호 배선이 형성되어 있고, 수직 배열 방향을 따라서는 데이터 배선이 형성되어 있다. 그리고, 화소 전극의 한쪽 구석에는 화소 전극에 전기장 신호를 인가하는 박막 트랜지스터가 형성되어 있다. 박막 트랜지스터의 게이트 전극은 신호 배선에 연결되어 있고(따라서, 신호 배선을 "게이트 배선" 이라 부르기도 한다), 소스 전극은 데이터 배선에 연결되어 있다(따라서 데이터 배선을 "소스 배선"이라 부르기도 한다). 그리고, 박막 트랜지스터의 드레인 전극은 화소 전극에 연결되어 있다. 그리고, 게이트 배선과 소스 배선의 끝단에는 외부에서 인가되는 신호를 받아 들이는 종단 단자(혹은 Terminal)인 게이트 패드와 소스 패드가 각각 형성되어 있다.
게이트 패드에 인가되는 외부의 전기적 신호가 게이트 배선을 따라 게이트 전극에 인가되면 소스 패드에 인가되는 화상 정보가 소스 배선을 따라 소스 전극에 인가되어 드레인 전극에 도통된다. 만일 게이트 전극에 인가되는 전기 신호가 없다면, 그 게이트 전극과 중첩된 소스 전극에 인가된 전압 신호는 드레인 전극으로 전달되지 않는다. 그러므로, 게이트 전극의 신호를 조절함에 따라 드레인 전극에 데이터 신호의 인가 여부를 결정할 수 있다. 따라서, 드레인 전극에 연결된 화소 전극에 데이터 신호를 인위적으로 전달할 수 있게 된다. 즉, 박막 트랜지스터는 화소 전극을 구동하는 스위치 역할을 한다.
이렇게 만들어진 두 개의 패널이 일정 간격(이 간격을 "셀 갭(Cell Gap)"이라 부른다)을 두고 대향하여 부착되고, 그 사이에 액정 물질이 채워진다. 그리고, 합착된 패널의 양쪽 면에 편광판을 부착하여 액정 표시 장치의 한 부분인 액정 패널이 완성된다.
이러한 액정 표시 장치는 여러 가지 방법으로 제작될 수 있으며, 그 구조 또한 다양하다. 특히, 성능를 향상시키고 제조 단가를 절감하기 위해 많은 연구가 있었으며 그 결과 다양한 구조와 제조 방법들이 소개되었다. 지금까지 알려진 여러 가지 액정 표시 장치의 구조 및 제조 방법 중 본 발명에 관련된 것을 살펴 보면 다음과 같다. 제1도에서 종래의 액정 표시 장치의 구조를 보여주는 평면도를 나타내었고, 제1도의 절단선 a-a로 자른 단면을 나타내는 제2도에서 종래 방법으로 액정 표시 장치를 제조하는 공정을 나타내었다.
투명 유리 기판(1)위에 알루미늄을 포함하는 금속을 증착하고, 제1 마스크 공정으로 패턴 하여 저 저항 게이트 배선(13a), 저 저항 게이트 패드(15a)을 형성한다. 저 저항 게이트 배선(13a)은 나중에 형성되는 게이트 배선과 같은 모양으로 형성된다. 저 저항 게이트 패드(15a)는 상기 저 저항 게이트 배선(13a)의 끝 부분에 형성된다(제2a도).
상기 저 저항 게이트 배선(13a)과 상기 저 저항 게이트 배선(15a)가 형성된 기판 전면에 크롬, 몰리브덴, 탄탈 혹은, 안티몬 등을 포함하는 금속 물질을 증착하고, 제 2 마스크 공정으로 패턴하여 게이트 전극(11), 게이트 배선(13) 그리고, 게이트 패드(15)를 형성한다. 게이트 배선(13)은 상기 저 저항 게이트 배선(13a)를 덮도록 형성한다. 이 때, 상기 게이트 배선(13)은 상기 저 저항 게이트 배선(13a)을 완전히 덮는 형상을 가질 수도 있고, 표면 일부만 덮는 형상을 가질 수도 있다. 게이트 전극(11)은 상기 게이트 배선(13)에서 분기되며 행렬 배열 방식으로 나열된 화소의 한쪽 구석에 형성된다. 게이트 패드(15)는 상기 게이트 배선(13)과 마찬가지 방식으로 상기 저 저항 게이트 패드(15a)를 덮고 있다(제2b도).
상기 게이트 전극(11)등이 형성된 기판 전면에 질화 실리콘 혹은 산화 실리콘과 같은 무기 절연 물질(17a)과, 순수 아몰퍼스 실리콘과 같은 진성 반도체 물질(33a)과, 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물이 첨가된 반도체 물질(35a)그리고, 그 위에 크롬을 포함하는 금속(21a)을 연속으로 증착한다. 상기 크롬을 포함하는 금속(21a)을 제 3 마스크 공정으로 패턴하여 소스 전극(21), 드레인 전극(31), 소스 배선(23) 그리고, 소스 패드(25)를 형성한다. 소스 전극(21)은 상기 진성 반도체 물질(33a) 및 불순물 반도체 물질(35a)을 사이에 두고 상기 게이트 전극(11)의 한쪽 변과 중첩되어 있다. 드레인 전극(31)은 상기 소스 전극(21)과 대향하고 있으며, 상기 게이트 전극(11)의 다른쪽 변과 중첩되어 있다. 소스 배선(23)은 상기 소스 전극(21)들 중 열 배열 방향의 전극들을 연결하는 배선이다. 소스 패드(25)는 상기 소스 배선(23)의 끝 부분에 형성되며, 외부의 영상 신호 단자와 연결되는 부분이다(제2c도).
그리고, 상기 크롬 금속층으로 형성된 소스 전극(21), 소스 배선(23) 그리고, 드레인 전극(31)을 마스크로 하여 밑에 있는 불순물이 첨가된 반도체 물질(35a)로 이루어진 층을 건식 식각 법으로 패턴 하여 불순물 반도체 층(35)을 형성한다. 불순물 반도체 층(35)은 상기 소스 전극(21), 소스 배선(23) 그리고, 드레인 전극(31)과 오믹 접촉을 이루고 있다(제2d도).
제 4 마스크 공정으로, 상기 무기 절연 물질(17a)과 진성 반도체 물질(33a)을 패턴하여 게이트 전극(11)이 형성된 부분에는 채널 역할을 하는 반도체 층(33)을 형성한다. 그리고, 게이트 패드(15)는 완전히 오픈 시킨다. 소스 패드(25) 밑에는 더 미 박막 층인 불순물 반도체 물질(35a)과 진성 반도체 물질(33a)이 남게 된다(제2e도).
상기 소스 전극(21)등이 형성된 기판 전면에 BCB(Benzo Cyclo Btten)과 같은 유기 절연 물질을 도포하여 유기 보호막(37)을 형성한다. 그리고, 제5 마스크 공정으로 드레인 콘택 홀(71), 게이트 패드 콘택 홀(59) 그리고, 소스 패드 콘택 홀(69)을 형성한다. 드레인 콘택 홀(71)은 상기 드레인 전극(31)을 덮는 상기 유기 보호막(37)의 일부를 식각 하여 상기 드레인 전극(31)의 일부가 드러나도록 한다. 게이트 패드 콘택 홀(59)은 상기 게이트 패드(15)를 덮는 상기 유기 보호막(37)의 일부를 식각 하여 상기 게이트 패드(15)가 드러나도록 한다. 소스 패드 콘택 홀(69)은 상기 소스 패드(25)를 덮는 상기 유기 보호막(37)의 일부를 식각 하여 상기 소스 패드(25)가 드러 나도록 한다(제2f도).
상기 보호막(37) 위에 ITO(Induum Tin Oxide)를 증착하고, 제 6 마스크 공정으로 패턴 하여 화소 전극(41), 게이트 패드 연결 단자(57) 그리고, 소스 패드 연결 단자(67)를 형성한다. 화소 전극(41)은 상기 드레인 콘택 홀(71)을 통하여 상기 드레인 전극(31)과 연결된다. 게이트 패드 연결 단자(57)는 상기 게이트 패드 콘택 홀(59)을 통하여 상기 게이트 패드(15)와 연결된다. 소스 패드 연결 단자(67)는 상기 소스 패드 콘택 홀(69)을 통하여 상기 소스 패드(25)와 연결된다(제2g도).
상기 보호막(37)을 유기 물질로 사용하는 것은 유기 물질이 계단 형상을 갖는 표면 위에 도포되었을 때, 표면의 단차가 유기 물질의 표면에 반영되지 않고 편평한 표면을 갖기 때문에 유기 보호막 위에 형성되는 박막층인 화소 전극(41)이 단선과 같은 불량이 발생하지 않는다. 또한, 화소 전극(41)이 소스 배선(23)과 중첩되도록 형성되어도 유기 물질의 유전율이 낮기 때문에 화소 전극(41)과 소스 배선(23)사이에 기생 용량이 형성되지 않는다. 따라서, 유기 물질을 보호막(37)으로 사용하면, 화소 전극(41)을 크게 형성하여 개구율이 높은 액정 표시 장치를 설계할 수 있다.
이상에서 우리는 게이트 배선을 이중 구조로하여 액티브 패널 제작시 소요되는 마스크 공정을 여섯 단계 정도 사용하고, 고 개구율을 실현하기 위해 BCB와 같은 유기 물질을 보호막으로 사용하는 액정 표시 장치의 구조 및 그 제조 방법을 살펴 보았다. 그러나, 이 경우에는 다음과 같은 문제점이 게이트 패드 부분에서 발생 한다. 이해를 돕기 위해 제1도에서 게이트 패드 부분을 절단선 b-b로 자른 단면인 제3도를 참조로 설명한다. 보호막에 유기 절연 물질을 사용하는 경우, 유기 절연막이 약 1~2㎛ 정도 두께로 도포되기 때문에 게이트 패드 부분에서 형성되는 게이트 패드 콘택 홀의 깊이가 상당히 깊게 형성된다. 따라서, 게이트 콘택 홀을 통하여 게이트 패드와 연결되는 게이트 패드 연결 단자가 형성될 때 깊은 콘택 홀의 입구 부분에서 단선이 발생할 수 있다(제3a도).
이러한 단점을 보완하기 위해 유기 물질로 보호막을 도포하고, 제6 마스크 공정으로 보호막을 패턴하는 단계에서 게이트 패드를 완전히 개방되도록 형성하고, 게이트 패드를 완전히 덮는 형태를 갖는 게이트 패드 연결 단자를 형성하는 방법이 제시 되었다. 그러나, 이 방법 역시 게이트 패드 연결 단자의 측면 단차 부분으로 식각액이 침투하여 게이트 패드에 손상을 줄 수 있다(제3b도).
본 발명의 목적은 고 개구율을 실현하기 위해 유기 물질을 보호막으로 사용하는 경우 게이트 패드를 덮는 유기 보호막에 형성된 게이트 패드 콘택 홀에 형성 되는 게이트 패드 연결 단자가 콘택 홀의 단차로 인한 크랙이 발생하는 것을 방지 하는데 있다. 본 발명의 또 다른 목적은 게이트 패두부에 유기 보호막이 없고, 게이트 패드 연결 단자가 게이트 패드를 덮고 있는 구조에서 게이트 패드 연결 단자의 측면으로 식각액이 침투하여 게이트 패드가 손상되는 것을 방지하는데 있다.
제1도는 종래 기술에 의한 액정 표시 장치의 구조를 나타내는 평면 확대도이다.
제2도는 종래 기술로 액정 표시 장치를 제조하는 과정을 나타내는 공정 단면도이다.
제3도는 종래 기술로 제조된 액정 표시 장치에서 게이트 패드 부분의 구조를 자세히 나타내는 단면도이다.
제4도는 본 발명에 의한 액정 표시 장치의 구조를 나타내는 평면 확대도이다.
제5도는 본 발명의 한 예에 의한 액정 표시 장치를 제조하는 과정을 나타내는 공정 단면도이다.
제6도는 본 발명의 다른 예에 의해 액정 표시 장치를 제조하는 과정을 나타내는 공정 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
1, 101 : 기판 11, 111 : 게이트 전극
13, 113 : 게이트 배선 15, 115 : 게이트 패드
13a, 113a : 저 저항 게이트 배선 15a : 115a : 저 저항 게이트 패드
17 117 : 게이트 절연막 17a 117a : 무기 절연 물질
21 212 : 소스 전극 23, 123 : 소스 배선
25, 125 : 소스 패드 31, 131 : 드레인 전극
33, 133 : 반도체 층 35, 135 : 불순물 반도체 층
33a, 133a : 진성 반도체 물질 35a,135a : 불순물이 첨가된 반도체 물질
37, 137 : 보호막 37a, 137a : 유기 절연 물질
41, 141 : 화소 전극 153 : 게이트 패드 중간 전극
57, 157 : 게이트 패드 연결 단자 59 : 게이트 패드 콘택 홀
163 : 소스 패드 중간 전극 67, 167 : 소스 패드 연결 단자
69 : 소스 패드 콘택 홀 71, 171 : 드레인 콘택 홀
이와 같은 종래 기술의 문제점을 해결하기 위해서 본 발명에서는 게이트 패드를 덮는 유기 보호막에 콘택 홀을 형성하지 않고, 게이트 패드부에서 유기 보호막을 모두 식각해 제거한다. 그리고, 식각액이 게이트 패드를 침투하는 것을 방자히가 위하여 게이트 절연막과 반도체 층 형성시 게이트 패드 외주부를 둘러싸는 보호층을 형성한다. 이러한 구조를 갖는 액정 표시 장치를 제조할 때, 공정을 단순히 하기 위해 게이트 전극, 게이트 배선 그리고, 게이트 패드를 양극 산화하지 않고 다음과 같은 방법을 사용한다.
기판 위에 제 1 도전 물질로 저 저항 게이트 배선 및 저 저항 게이트 패드를 형성한다. 제 2 도전 물질로서 상기 저 저항 게이트 배선과 상기 저 저항 게이트 패드를 덮는 게이트 배선과 게이트 패드를 형성하고, 상기 게이트 배선에서 분기된 게이트 전극을 형성한다. 절연 물질과 반도체 물질로 게이트 절연막과 반도체 층을 형성 한다. 이때, 게이트 패드 외주부에 상기 절연 물질과 반도체 물질로 둘러싸는 보호층을 형성한다. 제 3 도전 물지로 소스 전극, 드레인 전극, 소스 배선 그리고, 소스 패드를 형성한다. 이 때, 상기 게이트 패드와 상기 게이프 패드 보호층을 덮는 게이트 패드 중간 전극을 더 형성할 수도 있다. 그리고, BCB와 같은 유기 물질로 보호막을 형성한다. 상기 보호막을 패턴하여 상기 드레인 전극의 일부를 노출하는 드레인 콘택 홀을 형성하고, 상기 게이트 패드는 완전히 개방 시킨다. 상기 보호막 위에 투명 도전 물질로 상기 드레인 전극에 연결된 화소 전극과 상기 게이트 패드에 연결된 게이트 패드 연결 단자를 형성한다. 이하 실시 예들을 통하여 본 발명에 대하여 자세히 살펴 보도록 한다.
[실시예 1]
본 실시예에서는 본 발명에 의한 액정 표시 장치의 액티브 패널의 평면 확대도를 나타내는 제4도와 제4도의 절단선 c-c로 자른 단면으로 제조 공정을 나타내는 제5도를 참조로 설명한다.
투명 유리 기판(101)위에 알루미늄을 포함하는 금속을 증착하여 알루미늄 금속층을 형성한다. 상기 알루미늄 금속층을 포토 리소그래피 (Photo-Lithography : 사진 식각)법으로 패턴하여 저 저항 게이트 배선(113a)과 저 저항 게이트 패드(115a)를 형성한다. 저 저항 게이트 배선(113a)는 나중에 형성될 게이트 배선(113)과 같은 위치에 형성된다. 저 저항 게이트 패드(115a)는 상기 저 저항 게이트 배선(113a)의 끝 부분에 형성된다(제5a도).
상기 저 저항 게이트 배선(113a)과 상기 저 저항 게이트 패드(115a)가 형성된 기판 위에 크롬, 몰리브덴, 탄탈 혹은, 안티몬등과 같은 금속을 증착하고, 제 2 마스크 공정으로 패턴하여 게이트 배선(113), 게이트 전극(111) 그리고, 게이트 패드(115)를 형성한다. 게이트 배선(113)은 상기 저 저항 게이트 배선(113a)을 덮고 있다(제5b도). 이때, 게이트 배선은 도와 같이 상기 저 저항 게이트 배선을 완전히 덮는 형상을 가질 수도 있고, 도면으로 나타내지는 않았지만 저 저항 게이트 배선의 표면 일부만 덮는 형상을 가질 수도 있다.
상기 게이트 배선(113)등이 형성된 기판 전면에 산화 실리콘 혹은 질화 실리콘과 같은 무기 절연 물질(117a)을 증착한다. 그리고, 순수 아몰퍼스 실리콘과 같은 진성 반도체 물질(113a)을 연속으로 증착한다. 그리고, 크롬을 포함하는 금속을 그 다음에 증착하여 크롬 금속층(121a)을 형성한다. 상기 크롬 금속층(121a)을 제 3 마스크 공정으로 패턴하여 소스 전극(121), 드레인 전극(131), 소스 배선(123) 그리고, 소스 패드(125)를 형성한다. 소스 전극(121)은 상기 진성 반도체 물질(133a) 및 불순물 반도체 물질(135a)을 사이에 두고 상기 게이트 전극(111)의 한쪽 변과 중첩되어 있다. 드레인 전극(131)은 상기 소스 전극(121)과 대향하고 있으며, 상기 게이트 전극(111)의 다른쪽 변과 중첩되어 있다. 소스 배선(123)은 상기 소스 전극(121)들 중 열배열 방향의 전극들을 연결하는 배선이다. 소스 패드(125)는 상기 소스 배선(123)의 끝 부분에 형성되며, 외부의 영상 신호 단자와 연결되는 부분이다.(제5c도).
그리고, 상기 크롬을 포함하는 금속으로 형성된 소스 전극(121), 소스 배선(123) 그리고, 드레인 전극(131)을 마스크로 하여 밑에 형성된 불순물 반도체 물질(135a)을 건식 식각법으로 패턴하여 불순물 반도체 층(135)을 형성한다. 불순물 반도체 층(135)은 상기 소스 전극(121), 소스 배선(123) 그리고, 드레인 전극(131)과 오믹 접촉을 이루고 있다(제5d도).
그리고, 제 4 마스크 공정으로 상기 진성 반도체 물질(133a)과 상기 무기 절연 물질(117a)을 패턴하여 반도체 층(133)과 게이트 절연막(117)을 형성한다. 이 때, 상기 게이트 패드(115)의 가장자리 부분은 상기 무기 절연 물질(117a)과 상기 진성 반도체 물질(133a)들이 덮고, 게이트 패드(115)의 가운데 부분은 노출된 형상이 되도록 형성한다(제5e도).
상기 소스(121)-드레인 전극(131)등이 형성된 기판 전면에 BCB(Benzo Cyclo Butene)와 같은 유기 절연 물질을 도포하여 보호막(137)을 형성한다. 그리고, 제 5 마스크 공정으로 패턴하여 드레인 콘택 홀(171)을 형성한다. 드레인 콘택 홀(171)은 상기 드레인 전극(131)을 덮는 보호막(137)의 일부를 제거하여 형성한다. 한편 상기 게이트 패드(151)와 상기 소스 패드(125)를 덮는 상기 보호막(137)을 제거하여 상기 게이트 패드(115)와 상기 소스 패드(125)가 완전히 개방하도록 한다(제5f도).
상기 보호막(137)위에 ITO(Indium Tin Oxide)와 같은 투명 도전 물질을 증착하고 제 6 마스크 공정으로 패턴하여 화소 전극(141), 게이트 패드 연결 단자(157) 그리고, 소스 패드 연결 단자(167)를 형성한다. 화소 전극(141)은 상기 드레인 콘택 홀(171)을 통하여 상기 드레인 전극(131)에 연결된다. 게이트 패드 연결 단자(157)는 완전히 드러난 상기 게이트 패드(115)를 덮고 있다. 소스 패드 연결 단자(167)는 완전히 드러난 상기 소스 패드(125)를 덮고 있다(제5g도).
본 실시예에서는 게이트 패드(115)를 덮는 보호막(137)이 완전히 제거되었기 때문에, 게이트 패드 연결 단자(157)가 콘택 홀을 통하지 않으므로 콘택 홀을 측벽 부분에서 불연속 부분이 발생하지 않는다. 또한, 게이트 패드(115)의 가장자리에 상기 게이트 절연막(117)을 형성할 때 사용한 물질인 무기 절연 물질(117a)과 반도체 층(133)을 형성할 때 사용한 물질인 진성 반도체 물질(133a)로 덮었다. 그럼으로써, 화소 전극(141)을 형성하기 위해 ITO를 식각액으로 패턴할 때 식각액이 게이트 패드 연결 단자(157)를 침투하더라도 게이트 패드(115)에는 전혀 영향을 주지 않는다.
[실시예 2]
본 실시예에서는 본 발명에 의한 액정 표시 장치의 액티브 패널의 평면 확대도를 나타내는 제4도와 제4도의 절단선 c-c로 자른 단면으로 제조 공정을 나타내는 제6도를 참조로 설명한다.
투명 유리 기판(101) 위에 알루미늄을 포함하는 금속을 증착하여 알루미늄 금속층을 형성한다. 상기 알루미늄 금속층을 포토 리소그래피(Photo-Lithography : 사진 식각)법으로 패턴하여 저 저항 게이트 배선(113a)과 저 저항 게이트 패드(115a)를 형성한다. 저 저항 게이트 배선(113a)는 나중에 형성될 게이트 배선(113)과 같은 위치에 형성된다. 저 저항 게이트 패드(115a)는 상기 저 저항 게이트 배선(113a)의 끝 부분에 형성된다(제6a도).
상기 저 저항 게이트 배선(113a)과 상기 저 저항 게이트 패드(115a)과 형성된 기판 위에 크롬, 몰리브덴, 탄탈 혹은, 안티몬등과 같은 금속을 증착하고, 제 2 마스크 공정으로 패턴하여 게이트 배선(113), 게이트 전극(111) 그리고, 게이트 패드(115)를 형성한다. 게이트 배선(113)은 상기 저 저항 게이트 배선(113a)을 덮고 있다(제6b도). 이때, 게이트 배선은 도와 같이 상기 저 저항 게이트 배선을 완전히 덮는 형상을 가질 수도 있고, 도면으로 나타내지는 않았지만 저 저항 게이트 배선의 표면 일부만 덮는 형상을 가질 수도 있다.
상기 게이트 배선(113)등이 형성된 기판 저면에 산화 실리콘 혹은 질화 실리콘과 같은 무기 절연 물질(117a)을 증착한다. 그리고, 순수 아몰퍼스 실리콘과 같은 진성 반도체 물질(133a)과, 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물이 첨가된 반도체 물질(135a)을 연속으로 증착한다. 제 3 마스크 공정으로 상기 불순물 반도체 물질(135a), 진성 반도체 물질(133a) 그리고, 무기 절연 물질(117a)을 한 번에 패턴하여 불순물 반도체 층(135), 반도체 층(133) 그리고, 게이트 절연막(117)을 형성한다. 이 때, 상기 게이트 패드(115)의 가장자리 부분은 상기 무기 절연 물질(117a)과 상기 진성 반도체 물질(133a)들이 덮고, 게이트 패드(115)의 가운데 부분은 노출된 형상이 되도록 형성한다(제6c도).
그리고, 크롬을 포함하는 금속을 증착하고 제 4 마스크 공정으로 패턴하여 소스 전극(121), 드레인 전극(131), 소스 배선(123), 소스 패드(125) 그리고, 게이트 패드 중간 전극(153)을 형성한다. 소스 전극(121)은 상기 반도체 층(133) 및 불순물 반도체 층(135)을 사이에 두고 상기 게이트 전극(111)의 한쪽 변과 중첩되어 있다. 드레인 전극(131)은 상기 소스 전극(121)과 대향하고 있으며, 상기 게이트 전극(111)의 다른쪽 변과 중첩되어 있다. 소스 배선(123)은 상기 소스 전극(121)들 중 열 배열 방향의 전극들을 연결하는 배선이다. 소스 패드(125)는 상기 소스 배선(123)의 끝 부분에 형성되며, 외부의 영상 신호 단자와 연결되는 부분이다. 게이트 패드 중간 전극(153)은 상기 게이트 패드(115)와 연결된다. 그리고, 소스 전극(121), 소스 배선(123), 드레인 전극(131) 그리고, 게이트 패드 중간 전극(153)을 마스크로 하여 밑에 형성된 불순물 반도체 층(135)을 건식 식각법으로 패턴하여 소스 전극(121), 소스 배선(123), 드레인 전극(131) 그리고, 게이트 패드 중간 전극(153)의 밑 부분에만 상기 불순물 반도체 층(125)이 남아있도록 한다. 상기 불순물 반도체 층(135)은 상기 소스 전극(121), 소스 배선(123) 그리고, 드레인 전극(131)과 오믹 접촉을 이루고 있다. 결국 상기 게이트 패드(115)는 그것을 덮는 무기 절연 물질(117a), 진성 반도체 물질(133a) 그리고, 게이트 패드 중간 전극(153)에 의해 외부의 식각액 침투로 부터 보호된다(제6d도).
상기 소스(121)-드레인 전극(131)등이 형성된 기판 전면에 BCB(Benzo Cyclo Butten)와 같은 유기 절연 물질을 도포하여 보호막(137)을 형성한다. 그리고, 제 5 마스크 공정으로 패턴하여 드레인 콘택 홀(171)을 형성한다. 드레인 콘택 홀(171)은 상기 드레인 전극(131)을 덮는 보호막(137)의 일부를 제거하여 형성한다. 한편 상기 게이트 패드 중간 전극(153)과 상기 소스 패드(125)를 덮는 상기 보호막(137)을 제거하여 상기 게이트 패드(115)를 덮는 게이트 패드 중간 전극(153)과 무기 절연 물질(117a)과, 진성 반도체 물질(133a) 그리고, 상기 소스 패드(125)가 완전히 개방되도록 한다(제6e도).
상기 보호막(137)위에 ITO(Indium Tin Oxide)와 같은 투명 도전 물질을 증착하고 제 6 마스크 공정으로 패턴하여 화소 전극(141), 게이트 패드 연결 단자(157) 그리고, 소스 패드 연결 단자(167)를 형성한다. 화소 전극(141)은 상기 드레인 콘택홀(171)을 통하여 상기 드레인 전극(131)에 연결된다. 게이트 패드 연결 단자(157)는 완전히 드러난 상기 게이트 패드(115)를 덮고 있다. 소스 패드 연결 단자(167)는 완전히 드러난 상기 소스 패드(125)를 덮고 있다(제6f도).
본 실시예에서는 게이트 패드(115)를 덮는 보호막(137)이 완전히 제거되었기 때문에, 게이트 패드 연결 단자(157)가 콘택 홀을 통하지 않으므로 콘택 홀 측벽 부분에서 불연속 부분이 발생하지 않는다. 또한, 게이트 패드(115)의 가장자리에 상기 게이트 절연막(117)을 형성할 때 사용한 물질인 무기 절연 물질(117a)과 반도체 층(133)을 형성할 때 사용한 물질의 진성 반도체 물질(133a)로 덮었다. 그리고, 소스 전극(121)을 형성할 때 사용한 크롬을 포함하는 금속으로 게이트 패드(115)의 표면을 덮었다. 그럼으로써, 화소 전극(141)을 형성하기 위해 ITO를 식각액으로 패턴할 때 식각액이 게이트 패드 연결 단자(157)를 침투하더라도 게이트 패드(115)에는 전혀 영향을 주지 않는다.
본 발명은 고 개구율을 실현하기 위해 BCB와 같은 유기 물질을 보호막으로 사용하여 액정 표시 장치를 제조함에 있어서, 게이트 패드 부분의 불량을 방지하기 위한 방법 및 그 방법에 의한 액정 표시 장치의 구조에 관련된 것이다. 본 발명에서는 게이트 패드를 덮고 있는 유기 보호막을 제거하여 게이트 패드를 전부 노출 시키고, ITO로 게이트 패드를 덮는 게이트 패드 연결 단자를 형성하였다. 그럼으로써, 종래에 콘택 홀을 형성하고, 게이프 패드 연결 단자를 형성할 때 발생하는 콘택 홀 측벽에서 증착 불량이나 스텝 커버리지(Step Coverage) 불량으로 인한 단선 문제를 해결하였다. 더욱이, 게이트 절연막과 반도체 층을 형성할 때, 절연 물질과 반도체 물질을 게이트 패드 외주부에 둘러 싸는 형태로 남겨 놓았다. 그럼으로써, 게이트 패드 연결 단자를 형성하기 위해 ITO를 패턴할 때 사용하는 식각액이 게이트 패드에 침투하여 게이트 패드가 침식되는 것을 방지하였다. 따라서 제품의 생산 수율이 향상되었고, 양질의 제품을 얻을 수 있었다.
또한, 게이트 패드와 게이트 패드 외주부를 둘러싸는 절연 물질 및 반도체 물질 위에 소스 전극을 형성할 때 사용한 금속으로 게이트 패드 중간 전극을 더 형성 하기도 하였다. 이 경우에는 게이트 패드 중간 전극이 게이트 패드를 보호하는 효과를 더 향상시키는 효과도 얻을 수 있었을 뿐아니라, 게이트 패드의 접촉 저항을 낮추어 줌으로써 게이트 패드에 인가되는 전압 신호를 안정화 하는 효과도 얻을 수 있었다.

Claims (22)

  1. 기판 위에 제 1 도전 물질로 게이트 배선, 상기 게이트 배선에서 분기된 게이트 전극, 상기 게이트 배선의 끝 부분에 게이트 패드를 형성하는 단계와 ;
    상기 게이트 배선, 상기 게이트 전극, 상기 게이트 패드 위에 제 1 절연 물질과, 진성 반도체 물질과, 불순물이 첨가된 반도체 물질과 제 2 도전 물질을 연속으로 증착하는 단계와 ;
    상기 제 2 도전 물질을 패턴하여 소스 배선, 상기 소스 배선에서 분기된 소스 전극, 상기 소스 전극과 대향하는 드레인 전극, 상기 소스 배선의 끝 부분에 소스 패드를 형성하는 단계와 ;
    상기 진성 반도체 물질과 상기 제 1 절연 물질을 동시에 패턴하여 반도체 층과, 게이트 절연막 그리고, 상기 게이트 패드의 외주부에 게이트 패드 보호층을 형성하는 단계와 ;
    상기 소스 배선, 상기 소스 전극, 상기 드레인 전극 그리고, 상기 소스 패드가 형성된 기판 위에 제 2 절연 물질로 보호막을 증착하고, 상기 보호막을 패턴하여 상기 게이트 패드와 상기 게이트 패드 보호층을 노출시키는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  2. 청구항 1항에 있어서,
    상기 제 2 도전 물질을 포함하는 상기 소스 배선, 상기 소스 전극, 상기 드레인 전극 그리고, 상기 소스 패드를 마스크로 상기 불순물이 첨가된 반도체 물질을 식각하여 불순물 반도체 층을 형성하는 단계와 ;
    상기 보호막을 형성한 후 패턴하여, 상기 드레인 전극의 일부를 드러내는 드레인 콘택 홀을 형성하는 단계와 ;
    상기 보호막 위에 투명 도전 물질로 상기 드레인 홀을 통하여 상기 드레인 전극에 전기적으로 연결된 화소 전극과, 상기 게이트 패들 덮는 게이트 패드 연결 단자 그리고, 상기 소스 패드를 덮는 소스 패드 연결 단자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  3. 기판 위에 제 1 도전 물질로 게이트 배선, 상기 게이트 배선에서 분기된 게이트 전극, 상기 게이트 배선의 끝 부분에 게이트 패들 형성하는 단계와 ;
    상기 게이트 배선, 상기 게이트 전극, 상기 게이트 패드 위에 제 1 절연 물질과, 진성 반도체 물질과, 불순물이 첨가된 반도체 물질을 연속으로 증착하고 패턴하여 게이트 절연막과, 반도체 층과, 불순물 반도체 층 그리고, 상기 게이트 패드의 외주부에 게이트 패드 보호층을 형성하는 단계와 ;
    상기 불순물 반도체 층이 형성된 기판 위에 제 2 도전 물질로 소스 전극, 드레인 전극, 소스 배선, 그리고, 소스 패드를 형성하는 단계와 ;
    상기 소스 배선, 상기 소스 전극, 상기 드레인 전극, 그리고, 상기 소스 패드등이 형성된 기판 위에 제 2 절연 물질로 보호막을 증착하고, 상기 보호막을 패턴하여 상기 게이트 패드와 상기 게이트 패드 보호층을 노출시키는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  4. 청구항 3항에 있어서,
    상기 제 2 도전 물질로 게이트 패드와 접촉하는 게이트 패드 중간 전극을 더 형성하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  5. 청구항 3항에 있어서,
    상기 불순물 반도체 층을 형성한 후 상기 제 2 도전 물질을 포함하는 상기 소스 배선, 상기 소스 전극, 상기 드레인 전극, 그리고, 상기 소스 패드를 마스크로 상기 불순물 반도체 층을 식각하는 단계와 ;
    상기 보호막을 형성한 후 패턴하여, 상기 드레인 전극의 일부를 드러내는 드레인 콘택 홀을 형성하는 단계와 ;
    상기 보호막 위에 투명 도전 물질로 상기 드레인 콘택 홀을 통하여 상기 드레인 전극에 전기적으로 연결된 화소 전극과, 상기 게이트 패드를 덮는 게이트 패드 연결 단자 그리고, 상기 소스 패드를 덮는 소스 패드 연결 단자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  6. 청구항 1항 및 5항 중 어느 한 항에 있어서,
    상기 제 1 도전 물질로 상기 게이트 배선, 상기 게이트 전극, 상기 게이트 패드를 형성할 때,
    제 1 금속으로 저 저항 게이트 배선과 상기 저 저항 게이트 배선의 끝 부분에 저 저항 게이트 패드를 형성하는 단계를 더 포함하여 ;
    제 2 금속으로 상기 저 저항 게이트 배선을 덮도록 상기 게이트 배선을 형성하고, 상기 저 저항 게이트 패드를 덮도록 상기 게이트 패드를 형성하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  7. 청구항 6항에 있어서,
    상기 제 1 금속은 알루미늄을 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  8. 청구항 6항에 있어서,
    상기 제 2 금속은 크롬, 몰리브덴, 탄탈 그리고, 안티몬을 포함하는 그룹 중 선택된 어느 하나를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  9. 청구항 1항 및 5항 중 어느 한 항에 있어서,
    상기 제 1 절연 물질은 산화 실리콘과 질화 실리콘을 포함하는 무기 물질중 선택된 어느 하나를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  10. 청구항 6항에 있어서,
    상기 제 2 금속은 크롬을 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  11. 청구항 1항 및 5항 중 어느 한 항에 있어서,
    상기 제 2 절연 물질은 BCB(Benzo Cyclo Butene)를 포함하는 유기 물질중 선택된 어느 하나를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  12. 청구항 5항에 있어서,
    상기 투명 도전 물질은 ITO(Indium Tin Oxide)를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  13. 기판과 ;
    상기 기판 위에 형성된 제 1 도전 물질을 포함하는 게이트 배선과 ;
    상기 게이트 배선에서 분기된 게이트 전극과 ;
    상기 게이트 배선의 끝 부분에서 형성된 게이트 패드와 ;
    상기 게이트 전극과 상기 게이트 배선을 덮는 제 1 절연 물질을 포함하는 게이트 절연막과 ;
    상기 게이트 절연막 위의 상기 게이트 전극 부분에 형성된 진성 반도체 물질을 포함하는 반도체 층과 ;
    상기 제 1 절연 물질과 상기 반도체 물질을 포함하여 게이트 패드 외주부에 형성된 게이트 패드 보호층과 ;
    상기 반도체 층의 한쪽 부분과 접촉하며 제 2 도전 물질을 포함하는 소스 전극과 ;
    상기 소스 전극들을 연결하는 소스 배선과 ;
    상기 소스 배선 끝 부분에 형성된 소스 패드와 ;
    상기 게이트 패드와 상기 게이트 패드 보호층 이외의 부분을 덮는 제 2 절연 물질을 포함하는 보호막을 포함하는 것을 특징으로 하는 액정 표시 장치.
  14. 청구항 13항에 있어서,
    상기 드레인 전극을 덮는 보호막에 형성된 드레인 콘택 홀과 ;
    투명 도전 물질을 포함하며 상기 보호막 위에 형성되며 상기 드레인 콘택 홀을 통하여 상기 드레인 콘택 홀과 연결된 화소 전극과 ;
    상기 투명 도전 물질을 포함하며 상기 게이트 패드를 덮는 게이트 패드 연결 단자와 ;
    상기 투명 도전 물질을 포함하며 상기 소스 패드를 덮는 소스 패드 연결 단자를 포함하는 것을 특징으로 하는 액정 표시 장치.
  15. 청구항 13항에 있어서,
    상기 제 2 도전 물질을 포함하며 상기 게이트 패드와 상기 게이트 패드 보호층을 덮는 게이트 패드 중간 전극을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  16. 청구항 15항에 있어서,
    상기 드레인 전극을 덮는 보호막에 형성된 드레안 콘택 홀과 ;
    투명 도전 물질을 포함하며 상기 보호막 위에 형성되며 상기 드레인 콘택 홀을 통하여 상기 드레인 콘택 홀과 연결된 화소 전극과 ;
    상기 투명 도전 물질을 포함하며 상기 게이트 패드 중간 전극을 덮는 게이트 패드 연결 단자와 ;
    상기 투명 도전 물질을 포함하며 상기 소스 패드를 덮는 소스 패드 연결 단자를 포함하는 것을 특징으로 하는 액정 표시 장치.
  17. 청구항 13항 및 16항 중 어느 한 항에 있어서,
    상기 제 1 도전 물질이 제 1 금속층과 제 2 금속층을 포함하는 것을 특징으로 하는 액정 표시 장치.
  18. 청구항 17항에 있어서,
    상기 제 1 금속층은 알루미늄을 포함하는 것을 특징으로 하는 액정 표시 장치.
  19. 청구항 17항에 있어서,
    상기 제 2 금속층은 크롬, 몰리브덴, 탄탈 그리고, 안티몬을 포함하는 그룹 중 선택된 어느 하나를 포함하는 것을 특징으로 하는 액정 표시 장치.
  20. 청구항 13항 및 16항 중 어느 한 항에 있어서,
    상기 제 2 도전 물질은 크롬을 포함하는 것을 특징으로 하는 액정 표시 장치.
  21. 청구항 13항 및 16항 중 어느 한 항에 있어서,
    상기 제 1 절연 물질은 산화 실리콘과 질화 실리콘을 포함하는 그룹 중 선택된 어느 하나를 포함하는 것을 특징으로 하는 액정 표시 장치.
  22. 청구항 13항 및 16항 중 어느 한 항에 있어서,
    상기 제 2 절연 물질은 BCB(Benzo Cyclo Butene)을 포함하는 유기 물질중 선택된 것을 특징으로 하는 액정 표시 장치.
KR1019970024063A 1997-06-11 1997-06-11 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 KR100262953B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970024063A KR100262953B1 (ko) 1997-06-11 1997-06-11 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
US09/093,974 US6038003A (en) 1997-06-11 1998-06-09 Liquid crystal display and method of manufacturing the same
US09/477,423 US6567150B1 (en) 1997-06-11 2000-01-04 Liquid crystal display and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970024063A KR100262953B1 (ko) 1997-06-11 1997-06-11 액정 표시 장치 및 그 액정 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990000915A KR19990000915A (ko) 1999-01-15
KR100262953B1 true KR100262953B1 (ko) 2000-08-01

Family

ID=19509178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970024063A KR100262953B1 (ko) 1997-06-11 1997-06-11 액정 표시 장치 및 그 액정 표시 장치의 제조 방법

Country Status (2)

Country Link
US (2) US6038003A (ko)
KR (1) KR100262953B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019174261A1 (zh) * 2018-03-16 2019-09-19 深圳市华星光电半导体显示技术有限公司 阵列基板

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244449B1 (ko) * 1997-02-11 2000-02-01 구본준 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same)
KR100255591B1 (ko) * 1997-03-06 2000-05-01 구본준 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법
KR100490043B1 (ko) * 1998-01-21 2005-08-31 삼성전자주식회사 평면구동방식의액정표시장치및그제조방법
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4796221B2 (ja) * 1998-11-26 2011-10-19 三星電子株式会社 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US6900854B1 (en) * 1998-11-26 2005-05-31 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6395586B1 (en) * 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed
KR100333271B1 (ko) * 1999-07-05 2002-04-24 구본준, 론 위라하디락사 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법.
KR100313245B1 (ko) * 1999-08-25 2001-11-07 구본준, 론 위라하디락사 리페어 기능을 갖는 액정표시소자
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) * 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) * 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4630420B2 (ja) * 2000-05-23 2011-02-09 ティーピーオー ホンコン ホールディング リミテッド パターン形成方法
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2002182243A (ja) * 2000-12-15 2002-06-26 Nec Corp 液晶表示装置用トランジスタ基板及びその製造方法
KR100715943B1 (ko) * 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002296609A (ja) * 2001-03-29 2002-10-09 Nec Corp 液晶表示装置及びその製造方法
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100816333B1 (ko) * 2001-08-30 2008-03-24 삼성전자주식회사 액정 표시 장치용 색 필터 기판 및 박막 트랜지스터 기판및 이들의 제조 방법
KR100830524B1 (ko) * 2001-12-29 2008-05-21 엘지디스플레이 주식회사 액정표시장치의 빛샘 방지 구조
KR100476366B1 (ko) * 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6933568B2 (en) * 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
KR100859521B1 (ko) * 2002-07-30 2008-09-22 삼성전자주식회사 박막 트랜지스터 어레이 기판
US6692983B1 (en) * 2002-08-01 2004-02-17 Chih-Chiang Chen Method of forming a color filter on a substrate having pixel driving elements
JP4194362B2 (ja) * 2002-12-19 2008-12-10 奇美電子股▲ふん▼有限公司 液晶表示セルおよび液晶ディスプレイ
KR100947538B1 (ko) * 2003-06-27 2010-03-12 삼성전자주식회사 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
CN1318886C (zh) * 2003-10-20 2007-05-30 友达光电股份有限公司 显示器的连接垫结构及其制作方法
KR100560398B1 (ko) * 2003-10-30 2006-03-14 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조방법
KR100595456B1 (ko) * 2003-12-29 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
KR101002332B1 (ko) * 2003-12-30 2010-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
JP2005215275A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
TWI268616B (en) * 2004-05-14 2006-12-11 Nec Lcd Technologies Ltd Active matrix substrate and method of manufacturing the same
CN100343749C (zh) * 2005-01-27 2007-10-17 广辉电子股份有限公司 薄膜晶体管液晶显示器的阵列基底及其制造方法
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
KR101131608B1 (ko) * 2005-06-30 2012-03-30 엘지디스플레이 주식회사 반투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR100978263B1 (ko) * 2006-05-12 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101246024B1 (ko) * 2006-07-21 2013-03-26 삼성디스플레이 주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
KR101353269B1 (ko) 2006-12-11 2014-01-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080077538A (ko) * 2007-02-20 2008-08-25 삼성전자주식회사 박막트랜지스터 기판과 액정표시장치
TWI386745B (zh) * 2009-06-17 2013-02-21 Au Optronics Corp 薄膜電晶體陣列基板及其製造方法
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
TWM423257U (en) * 2011-06-01 2012-02-21 Chunghwa Picture Tubes Ltd Pixel array substrate and display panel
KR20130007340A (ko) * 2011-07-01 2013-01-18 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US9048256B2 (en) * 2012-11-16 2015-06-02 Apple Inc. Gate insulator uniformity
JP6518117B2 (ja) * 2015-04-20 2019-05-22 株式会社ジャパンディスプレイ 表示装置
CN105575961B (zh) * 2016-03-18 2019-10-11 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR100244447B1 (ko) * 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019174261A1 (zh) * 2018-03-16 2019-09-19 深圳市华星光电半导体显示技术有限公司 阵列基板

Also Published As

Publication number Publication date
KR19990000915A (ko) 1999-01-15
US6038003A (en) 2000-03-14
US6567150B1 (en) 2003-05-20

Similar Documents

Publication Publication Date Title
KR100262953B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100255592B1 (ko) 액정 표시 장치 구조 및 그 제조 방법
US6614500B2 (en) Liquid crystal display having a dummy source pad and method for manufacturing the same
KR100244447B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100271037B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
KR20010046652A (ko) 컬러필터를 포함한 액정표시장치와 제조방법
KR100595416B1 (ko) 회절노광을 이용한 액정 표시 장치 제조 방법
KR100482167B1 (ko) 액정표시장치및그제조방법
US6330042B1 (en) Liquid crystal display and the method of manufacturing the same
KR100436011B1 (ko) 유기절연막을이용한액정표시장치및그제조방법
KR100586245B1 (ko) 액정 표시 장치 제조 방법
KR100621534B1 (ko) 액정 표시장치
US20050280764A1 (en) Liquid crystal display and fabricating method thereof
KR100413512B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20030055938A (ko) 액정표시소자 및 그 제조방법
KR101366537B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR100259611B1 (ko) 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법
KR100603852B1 (ko) 회절 노광 기술을 이용한 액정 표시 장치 제조 방법
KR100284710B1 (ko) 액정표시장치 및 그의 제조방법
KR100235594B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR100309213B1 (ko) 회절노광기술을이용한액정표시장치제조방법
KR100268302B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조방법
JPH06175158A (ja) 液晶表示装置
KR100237680B1 (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 18

EXPY Expiration of term