KR100603852B1 - 회절 노광 기술을 이용한 액정 표시 장치 제조 방법 - Google Patents

회절 노광 기술을 이용한 액정 표시 장치 제조 방법 Download PDF

Info

Publication number
KR100603852B1
KR100603852B1 KR1019980045530A KR19980045530A KR100603852B1 KR 100603852 B1 KR100603852 B1 KR 100603852B1 KR 1019980045530 A KR1019980045530 A KR 1019980045530A KR 19980045530 A KR19980045530 A KR 19980045530A KR 100603852 B1 KR100603852 B1 KR 100603852B1
Authority
KR
South Korea
Prior art keywords
photoresist
gate
liquid crystal
crystal display
display device
Prior art date
Application number
KR1019980045530A
Other languages
English (en)
Other versions
KR20000027578A (ko
Inventor
황광조
배성식
김웅권
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019980045530A priority Critical patent/KR100603852B1/ko
Publication of KR20000027578A publication Critical patent/KR20000027578A/ko
Application granted granted Critical
Publication of KR100603852B1 publication Critical patent/KR100603852B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정 표시 장치를 제조하는데 있어서, 절연막, 반도체 층, 절연막 3층이 적층된 기판을 회절 노광 기법을 사용하여 한번의 마스크 공정으로도 부분적으로 식각의 정도를 다르게하는 제조 방법에 관련된 것으로서, 회절 노광 기법에서는 잔여 포토레지스트 두께의 불균일성에 의해 게이트 배선을 보호하기 위해 남아있는 게이트 절연막 두께가 불균일하게 되는 것을 방지하는 제조 방법에 관련된 것이다. 본 발명에서는 식각 과정 중 식각 진행을 잠시 중단하고, 잔여 포토레지스트를 완전히 제거한 후 다시 식각 공정을 진행하여 식각 완료후 남는 게이트 절연막 두께의 균일성이 잔여 포토레지스트 두께의 불균일성에 좌우되지 않고, 항상 균일성을 유지할 수 있도록 한다.

Description

회절 노광 기술을 이용한 액정 표시 장치 제조 방법
본 발명은 회절 노광 기법을 사용하여 식각하여 액정 표시 장치를 제조하는 방법에 관련된 것이다. 특히, 본 발명은 액정 표시 장치를 제조하는데 있어서, 절연막, 반도체 층, 절연막 3층이 적층된 기판을 회절 노광 기법을 사용하여 한번의 마스크 공정으로도 부분적으로 식각의 정도를 다르게하는 제조 방법에 관련된 것이다.
화상 정보를 화면에 나타내는 화면 표시 장치들 중에서 브라운관 표시 장치 (혹은 Cathode Ray Tube(CRT))가 지금까지 가장 많이 사용되어 왔는데 이것은 표시 면적에 비해 부피가 크고 무겁기 때문에 사용하는데 많은 불편함이 따랐다. 그러므로, 표시 면적이 크더라도 그 두께가 얇아서 어느 장소에서든지 쉽게 사용할 수 있는 박막형 평판 표시 장치가 개발되었고, 점점 브라운관 표시 장치를 대체하고 있다. 특히, 액정 표시 장치(혹은 LCD(Liquid Crystal Display))는 표시 해상도가 다른 평판 장치보다 뛰어나고, 동화상을 구현할 때 그 품질이 브라운관의 것에 비할 만큼 반응 속도가 빠르기 때문에 가장 활발한 개발 연구가 이루어지고 있는 제품이다.
액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한 것이다. 구조가 가늘고 길기 때문에 분자 배열에 방향성과 분극성을 갖고 있는 액정 분자들에 인위적으로 전자기장을 인가하여 분자 배열 방향을 조절할 수 있다. 따라서, 배향 방향을 임의로 조절하면 액정의 광학적 이방성에 의하여 액정 분자의 배열 방향에 따라 빛을 투과 혹은 차단시킬 수 있게되어 화면 표시 장치로 응용하게된 것이다. 현재에는 박막 트랜지스터(혹은 TFT(Thin Film Transistor))와 그것에 연결된 화소 전극이 행렬 방식으로 배열된 능동 매트릭스 액정 표시 장치가 뛰어나 화질과 자연 색상을 제공하기 때문에 가장 주목받고 있는 제품이다. 일반적인 액정 표시 장치를 구성하는 기본 부품인 액정 패널의 구조를 자세히 살펴보면 다음과 같다. 도 1은 액정 패널의 일반적인 구조를 나타내는 사시도이며, 도 2는 도 1의 절단선 II-II로 자른 액정 패널의 단면을 나타내는 도면이다.
액정 패널은 여러 가지 소자들이 설치된 두 개의 패널(3,5)들이 대향하여 붙어있고, 그 사이에 액정 층(10)이 끼워진 형태를 갖고 있다. 액정 표시 장치의 한쪽 패널에는 색상을 구현하는 소자들이 구성되어 있다. 이를 흔히 "칼라 필터 패널(3)"이라고 부른다. 칼라 필터 패널(3)은 제 1 투명 기판(1a) 위에 행렬 배열 방식으로 설계된 화소의 위치를 따라 빨강(R), 초록(G), 파랑(B)의 칼라 필터(7)가 순차적으로 배열되어 있다. 이들 칼라 필터(7) 사이에는 아주 가는 그물 모양의 블랙 매트릭스(9)가 형성되어 있다. 이것은 각 색상 사이에서 혼합 색이 나타나는 것을 방지한다. 그리고, 칼라 필터(7)를 덮는 공통 전극(8)이 형성되어 있다. 공통 전극(8)은 액정(10)에 인가하는 전기장을 형성하는 한쪽 전극 역할을 한다.
액정 표시 장치의 다른 쪽 패널에는 액정을 구동하기 위한 전기장을 발생시키는 스위치 소자 및 배선들이 형성되어 있다. 이를 흔히 "액티브 패널(5)"이라고 부른다. 액티브 패널(5)은 제 2 투명 기판(1b) 위에 행렬 방식으로 설계된 화소의 위치를 따라 화소 전극(41)이 형성되어 있다. 화소 전극(41)은 상기 칼라 필터 패널(3)에 형성된 공통 전극(8)과 마주보며 액정(10)에 인가되는 전기장을 형성하는 다른 쪽 전극 역할을 한다. 화소 전극(41)들의 수평 배열 방향을 따라 신호 배선(13)이 형성되어 있고, 수직 배열 방향을 따라서는 데이터 배선(23)이 형성되어 있다. 여기에서, 액티브 매트릭스 액정 표시 장치의 경우, 화소 전극(41)의 한쪽 구석에는 화소 전극(41)에 전기장 신호를 인가하는 스위치 소자인 박막 트랜지스터(19)가 형성되어 있다. 액티브 매트릭스 액정 표시 장치의 경우에, 박막 트랜지스터(19)의 게이트 전극(11)은 상기 신호 배선(13)에 연결되어 있고(따라서, 신호 배선을 "게이트 배선" 이라 부르기도 한다), 소스 전극(21)은 상기 데이터 배선(23)에 연결되어 있다(따라서 데이터 배선을 "소스 배선"이라 부르기도 한다). 그리고, 박막 트랜지스터(19)의 드레인 전극(31)은 상기 화소 전극(41)에 연결되어 있다. 박막 트랜지스터(19)에서 소스 전극(21)과 드레인 전극(31) 사이에는 반도체 층(33)이 형성되어 있고, 소스 전극(21)과 반도체 층(33) 그리고, 드레인 전극(31)과 반도체 층(33)은 각각 오믹 접촉을 이루고 있다. 그리고, 게이트 배선(13)과 소스 배선(23)의 끝단에는 외부에서 인가되는 신호를 받아들이는 종단 단자(혹은 Terminal)인 게이트 패드(15)와 소스 패드(25)가 각각 형성되어 있다. 또한, 상기 게이트 패드(15)와 소스 패드(25) 위에는 게이트 패드 단자(57)와 소스 패드 단자(67)가 각각 더 형성되어 있다.
게이트 패드(15)에 인가되는 외부의 전기적 신호가 게이트 배선(13)을 따라 게이트 전극(11)에 인가되면 소스 패드(25)에 인가되는 화상 정보가 소스 배선(23)을 따라 소스 전극(21)에 인가되어 드레인 전극(31)에 도통된다. 반면에, 게이트 배선(13)에 신호가 인가되지 않는 경우에는 소스 전극(21)과 드레인 전극(31)이 단절된다. 그러므로, 게이트 전극(11)의 신호를 조절함에 따라 드레인 전극(31)에 데이터 신호의 인가 여부를 결정할 수 있다. 따라서, 드레인 전극(31)에 연결된 화소 전극(41)에 데이터 신호를 인위적으로 전달할 수 있게된다. 즉, 박막 트랜지스터(19)는 화소 전극을 구동하는 스위치 역할을 한다. 게이트 배선(13)등이 형성된 층과 소스 배선(23)등이 형성된 층 사이에는 전기적 절연을 위해 게이트 절연막(17)이 형성되어 있고, 소스 배선(23) 등이 형성된 층위에도 소자 보호를 위한 보호막(37)이 형성되어 있다.
이렇게 만들어진 두 개의 패널(칼라 필터 패널(3)과 액티브 패널(5))이 일정 간격(이 간격을 "셀 갭(Cell Gap)" 이라 부른다)을 두고 대향하여 부착되고, 그 사이에 액정 물질(10)이 채워진다. 상기 두 개의 패널(3,5) 사이의 셀 갭을 일정하게 유지하고 상기 액정 물질이 밖으로 새어나지 않도록 하기 위해 상기 두 기판의 가장자리 부분을 에폭시와 같은 실(seal)(81) 재로 봉합한다. 그리하여 액정 표시 장치의 주요 부분인 액정 패널이 완성된다.
이와 같은 액정 패널에서 액정을 구동하는데 핵심적인 기능을 하는 스위치 소자인 TFT와 화소 전극을 갖고 있는 액티브 패널이 가장 중요하다. 따라서, 액티브 패널을 어떻게 만드는가 혹은 액티브 패널의 성능이 어떠한가에 따라서 액정 패널 전체 품질에 결정적인 영향을 미친다. 그러므로, 액정 표시 장치에 관련된 거의 모든 기술들이 액티브 패널을 어떻게 만드는가에 집중되어 있다. 본 발명 역시 액티브 기판을 제조하는 방법 특히, 회절 노광 기법을 사용하여 4 마스크 공정으로 제조하는 방법에 관련된 것이다. 본 발명에 관련된 회절 노광 기법을 사용하여 액티브 기판을 제조하는 종래의 방법과 그 문제점을 살펴보면 다음과 같다. 이해를 돕기 위해 액티브 패널의 평면도인 도 3과 도 3의 절단선 IV-IV로 자른 단면인 도 4를 참조하여 액티브 기판을 제조하는 종래의 방법을 설명한다.
투명 유리 기판(1) 위에 알루미늄 혹은 알루미늄 합금을 증착하고 패턴하여 게이트 전극(11)과 상기 게이트 전극(11)을 연결하는 게이트 배선(13)을 형성한다. 그리고, 상기 게이트 배선(13)의 끝 단에는 게이트 패드(15)를 형성한다.상기 게이트 전극(11)은 설계된 화소의 한쪽 구석에 배치되고, 상기 게이트 배선(13)은 행 방향으로 나열된 게이트 전극(11)들을 연결하고 있다(도 3, 도 4a).
상기 게이트 물질(게이트 전극(11), 게이트 배선(13) 그리고 게이트 패드(15))이 형성된 기판(1) 위에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연물질을 포함하는 게이트 절연막(17), 진성 아몰퍼스 실리콘과 같은 반도체 물질(33a), 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물 반도체 물질 그리고, 크롬, 몰리브덴 등과 같은 금속을 연속으로 증착한다. 상기 금속층을 패턴하여 소스 전극(21), 드레인 전극(31), 소스 배선(23) 그리고, 소스 패드(25)을 형성한다. 그리고, 상기 불순물 반도체 물질도 상기 소스-드레인 물질(소스 전극(21), 드레인 전극(31), 소스 배선(23))을 형성할 때 동시에 식각하여 소스 전극(21)과 드레인 전극(31) 밑에 반도체 물질(33a)과 오믹 접촉을 이루는 불순물 반도체 층(35)을 형성한다. 상기 소스 전극(21)과 상기 드레인 전극(31)은 상기 게이트 전극(11)의 양쪽 변에 각각 중첩되도록 형성된다(도 3, 도 4b).
상기 소스-드레인 물질이 형성된 기판(1) 위에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연물질을 포함하는 보호막(37)을 증착한다. 그리고, 회절 노광 기법을 사용하여 소스 전극(21)과 드레인 전극(31)이 형성된 제 1부분에는 보호막(37) 이하의 모든 물질들이 그대로 남아있고, 게이트 배선(13)이 형성된 제 2부분에는 보호막(37)과 반도체 물질(33a)이 식각되어 게이트 절연막(17)만 남아 있고, 그 외의 제 3부분은 보호막(37), 반도체 물질(33a) 그리고, 게이트 절연막(17)이 모두 식각되어 유리 기판(1)이 노출되도록 한다. 그리고, 상기 드레인 전극(31)의 일부분인 제 4부분은 보호막(37)을 제거하여 드레인 전극(31)을 노출하는 드레인 콘택 홀(71)을 형성한다. 한번의 마스크 공정으로 이와 같이 부분에 따라 식각되는 정도를 다르게 하기 위해서는 회절노광 기법을 사용한다. 그 자세한 기법은 다음과 같다. 우선, 보호막(37) 위에 포토레지스트(91)를 약 2㎛ 정도 도포한다. 상기 포토레지스트(91)를 마스크(93)로 덮은후 자외선과 같은 광선으로 감광한다. 일례로, 상기 제 1부분에는 포토레지스트가 완전히 남아 있어야 하므로 완전 개방되고, 상기 제 2 부분은 포토레지스트를 약간의 두께만 남기기 위해 격자형 개방 패턴(95)를 갖고, 상기 제 3부분 및 제 4부분은 포토레지스트가 없어야 하므로 완전히 가려진 마스크를 사용하여 감광한다. 상기 격자형 개방 패턴(95)은 회절노광 기법에 적절한 격자 간격을 갖는다. 즉, 감광에 사용하는 광원의 해상도보다 좁은간격의 격자 간격을 갖는다. 그리고, 포토레지스틀 현상하고 나면, 제 1부분에는 포토레지스트(91)가 2㎛ 정도 남고, 제 2 부분에는 회절 노광 기법을 사용하여 포토레지스트(91)가 게이트 절연막(17)과 비슷한 두께인 약 2000Å에서 4000Å정도 남도록 조절한다. 그리고, 제 3부분 및 제 4부분에는 포토레지스트(91)가 없이 보호막이 그대로 노출된다. 이때, 드레인 전극(31)의 일부를 노출 시키기 위해 드레인 전극을 덮는 보호막(37)의 일부 위에도 포토레지스트(91)가 없어야 한다(도 3, 도 4c).
이상태에서 식각을 수행하면, 제 3부분에서 보호막(37), 반도체 물질(33a), 게이트 절연막(17)이 식각되는 동안 제 2 부분에서는 포토레지스트(91), 보호막(37), 반도체 물질(33a)가 식각되고, 제 1부분에서는 포토레지스트(91)만 식각되어 약 2000Å에서 5000Å 정도만 남게된다. 한편, 드레인 전극(31)의 일부인 제 4부분를 덮는 보호막(37)이 제거된다. 제 4부분은 보호막(37) 식각후, 드레인 전극(31)은 금속이기 때문에 보호막(37), 반도체 물질(33a), 게이트 절연막(17)을 식각하는 식각액에는 전혀 영향을 받지 않는다. 그 결과, 게이트 전극(11) 부분에는 반도체 층(33)이 형성되고, 게이트 배선(13)은 게이트 절연막(17)에 의해 절연 보호되며, 드레인 전극(31)을 노출하는 드레인 콘택 홀(71)이 형성된다. 그리고, 게이트 패드(15)를 노출하는 게이트 콘택 홀(51)과 소스 패드(25)를 노출하는 소스 콘택 홀(61)이 형성된다.(도 3, 도 4d).
그리고, 투명 도전 물질인 ITO(Indium Tin Oxide)를 증착하고, 패턴하여 상기 드레인 콘택 홀(71)을 통하여 상기 드레인 전극(31)과 접촉하는 화소 전극(41)을 형성한다. 상기 화소 전극(41)은 유리 기판(1)에 직접 접촉하여 형성된다. 그리고, 상기 게이트 콘택 홀(51)을 통하여 상기 게이트 패드(15)에 접촉하는 게이트 패드 단자(57)와 상기 소스 콘택 홀(61)을 통하여 상기 소스 패드(25)에 접촉하는 소스 패드 단자(67)를 형성한다(도 3, 도 4e).
이와 같이 회절 노광 기법을 사용하면, 보호막, 반도체 물질, 게이트 절연막을 연속으로 식각하면서도 필요에 따라 부분적으로 식각되는 정도를 달리함으로써, 마스크 공정 수를 절감할 수 있었다. 그러나, 회절 노광 기법에서는 잔여 포토레지스트를 이용하여 식각과정을 수행하기 때문에, 연속 식각 과정에서 잔여 포토레지스트의 두께 균일성이 어느 정도인가에 따라 게이트 배선을 보호하기 위해 남아있는 게이트 절연막의 균일성이 결정된다. 일반적으로 포토레지스트는 스핀 코팅과 같은 방법으로 도포되며 노광 현상 과정을 거치면서, 그 두께가 균일하지 않다. 따라서, 회절 노광을 사용한 게이트 절연막의 식각 후 표면의 두께가 균일하지 않게 형성되면, 그 후에 따르는 공정에서 게이트 배선이 단락되는 것과 같은 문제가 발생할 수 있다. 이러한 문제들은 결국 액정 표시 장치의 품질을 저하하는 각종 원인이된다.
본 발명의 목적은 액정 표시 장치 제조 방법에 있어서, 회절 노광을 사용하는 부분에 남게되는 절연막의 표면을 균일하게 하는 방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위해 본 발명은 절연막, 반도체 층, 보호막이 적층된 기판에 포토레지스트를 도포하고, 격자형 개방 패턴을 포함하는 마스크로 감광 및 현상하여 상기 포토레지스트가 그대로 남아있는 제 1부분과, 상기 포토레지스트가 전혀 남지않는 제 2 부분과, 상기 격자형 패턴이 적용되어 포토레지스트가 상기 제 1부분의 절반 이하로 남은 제 3부분을 형성하는 단계와, 상기 포토레지스트가 형성된 기판을 건식 식각법으로 상기 제 3부분의 절연막과 반도체 층이 제거될 때까지 식각하는 단계와, 상기 제 2부분의 포토레지스트가 모두 없어질 때까지 상기 포토레지스트들을 제거하는 단계와, 상기 제 3부분에 게이트 절연막이 완전히 없어지도록 상기 제 2부분의 반도체층이 완전히 제거되고, 반도체층 하부의 절연막은 남기는 건식 식각을 진행하는 단계를 포함하는 액정 표시 장치 제조 방법을 제공한다. 이하 실시 예 및 본 발명에 의한 액정 표시 장치 제조 방법을 평면도인 도 5와 도 5의 절단선 VI-VI로 자른 단면도인 도 6을 참조로하여 자세히 설명한다.
투명 유리 기판(101) 위에 알루미늄 혹은 알루미늄 합금을 증착하고 패턴하여 게이트 전극(111)과 상기 게이트 전극(111)을 연결하는 게이트 배선(113)을 형성한다. 그리고, 상기 게이트 배선(113)의 끝 단에 게이트 패드(115)를 형성한다. 상기 게이트 전극(111)은 설계된 화소의 한쪽 구석에 배치되고, 상기 게이트 배선(113)은 행 방향으로 나열된 게이트 전극(111)들을 연결하고 있다(도 5, 도 6a).
상기 게이트 물질(게이트 전극(111), 게이트 배선(113) 그리고, 게이트 패드(115))이 형성된 기판(101) 위에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연물질을 포함하는 게이트 절연막(117), 진성 아몰퍼스 실리콘과 같은 반도체 물질(133a), 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물 반도체 물질 그리고, 크롬, 몰리브덴 등과 같은 금속을 연속으로 증착한다. 상기 금속층을 패턴하여 소스 전극(121), 드레인 전극(131) 그리고, 소스 배선(123)을 형성한다. 그리고, 상기 불순물 반도체 물질도 상기 소스-드레인 물질(소스 전극(121), 드레인 전극(131), 소스 배선(123))을 형성할 때 동시에 식각하여 소스 전극(121)및 드레인 전극(131) 밑에서 반도체 물질(133a)과 오믹 접촉을 이루는 불순물 반도체 층(135)을 형성한다. 상기 소스 전극(121)과 상기 드레인 전극(131)은 상기 게이트 전극(111)의 양쪽 변에 각각 중첩되도록 형성된다(도 5, 도 6b).
상기 소스-드레인 물질이 형성된 기판(101) 위에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연물질을 포함하는 보호막(137)을 증착한다. 그리고, 소스 전극(121)과 드레인 전극(131)이 형성된 제 1부분에는 보호막(137) 이하의 모든 물질들이 그대로 남아있고, 게이트 배선(113)이 형성된 제 2부분에는 보호막(137)과 반도체 물질(133a)이 식각되어 게이트 절연막(117)만 남아 있고, 그 외의 제 3부분은 보호막(137), 반도체 물질(133a) 그리고, 게이트 절연막(117)이 모두 식각되어 유리 기판(101)이 노출되도록 한다. 그리고, 상기 드레인 전극(131)의 일부분인 제 4부분은 보호막(137)을 제거하여 드레인 전극(131)을 노출하는 드레인 콘택 홀(171)을 형성한다. 한번의 마스크 공정으로 이와 같이 부분에 따라 식각되는 정도를 다르게 하기 위해서는 회절노광 기법을 사용한다. 그 자세한 방법은 다음과 같다. 우선, 보호막(137) 위에 포토레지스트(191)를 약 2㎛ 정도 도포한다. 상기 포토레지스트(191)를 마스크(193)로 덮은후 자외선과 같은 광선으로 감광한다. 일례로, 상기 제 1부분에는 포토레지스트(191)가 완전히 남아 있어야 하므로 완전 개방되고, 상기 제 2 부분은 포토레지스트(191)를 약간의 두께만 남기기 위해 격자형 개방 패턴(195)를 갖고, 상기 제 3부분 및 제 4부분은 포토레지스트가 없어야 하므로 완전 차광된 마스크(193)를 사용하여 감광한다. 상기 격자형 개방 패턴(195)은 회절노광 기법에 적절한 격자 간격도록하기 위해 감광에 사용하는 광원의 해상도보다 좁은간격의 격자 간격을 갖는다. 그리고, 포토레지스(191)틀 현상하고 나면, 제 1부분에는 포토레지스트(191)가 2㎛ 정도 남고, 제 2부분에는 회절 노광 기법을 사용하여 포토레지스트(191)가 상기 제 1부분의 포토레지스트 두께의 1/4 정도인 수천Å(4000Å에서 5000Å)정도 남도록 조절한다. 그리고, 제 3부분 및 제 4부분에는 포토레지스트(191)가 없이 보호막이 그대로 노출된다. 이때, 드레인 전극(131)의 일부를 노출 시키기 위해 드레인 전극을 덮는 보호막(137)의 일부 위에도 포토레지스트(191)가 없어야 한다. 이 상태에서 식각을 수행하여, 제 3부분에서 보호막(137)과 반도체 물질(133a)이 식각되고, 제 1부분 및 제 2부분에서는 포토레지스트(191)가 어느 정도 식각된다. 제 2부분의 포토레지스트가 약간 남아있는 상태에서 식각 공정을 중단한다(도 5, 도 6d).
그리고 나서, 상기 제 2부분에 남아있는 포토레지스트를 산소 플라즈마로 애싱(ashing)하여 제거한다. 그러면 이와 동시에 제 1부분의 포토레지스트도 같은 정도의 두께가 제거된다. 결국, 제 1 부분에는 약 1㎛ 정도의 포토레지스트가 남고 나머지 부분(제 2 및 제 3부분)에는 포토레지스트가 모두 없어진다. 이 상태에서 상기 식각 공정을 다시 개시하여 상기 제 3부분에서 게이트 절연막(117)을 완전히 제거하고, 상기 제 2부분에서는 상기 보호막(137)과 상기 반도체 물질(133a)를 제거하고, 제 1부분에서는 포토레지스트(191)만 식각되어 약 3000Å에서 5000Å 정도만 남게된다. 한편, 드레인 전극(131)의 일부인 제 4부분를 덮는 보호막(137)이 제거된다. 제 4부분은 보호막(137) 식각후, 드레인 전극(131)은 금속이기 때문에 보호막(137), 반도체 물질(133a), 게이트 절연막(117)을 식각하는 동안에도 전혀 영향을 받지 않는다. 그 결과, 게이트 전극(111) 부분에는 반도체 층(133)이 형성되고, 게이트 배선(113)은 게이트 절연막(117)에 의해 절연 보호되며, 드레인 전극(131)을 노출하는 드레인 콘택 홀(171)을 형성한다. 그리고, 게이트 패드(115)를 노출하는 게이트 콘택 홀(151)과 소스 패드(125)를 노출하는 소스 콘택 홀(161)을 형성한다(도 5, 도 6e).
그리고, 투명 도전 물질인 ITO(Indium Tin Oxide)를 증착하고, 패턴하여 상기 드레인 콘택 홀(171)을 통하여 상기 드레인 전극(131)과 접촉하는 화소 전극(141)을 형성한다. 상기 화소 전극(141)은 유리 기판(101)에 직접 접촉하여 형성된다. 그리고, 상기 게이트 콘택 홀(151)을 통하여 상기 게이트 패드(115)에 접촉하는 게이트 패드 단자(157)와 상기 소스 콘택 홀(161)을 통하여 상기 소스 패드(125)에 접촉하는 소스 패드 단자(167)을 형성한다(도 5, 도 6f).
본 발명은 회절노광을 이용한 액정 표시 장치 제조 방법에 있어서, 포토레지스트의 불균일한 두께로 인하여 회절노광이 적용된 게이트 절연막의 두께가 고르지 않게 형성되는 것을 방지하는 방법에 관련된 것이다. 회절 노광 기법에서는 잔여 포토레지스트를 이용하여 식각과정을 수행하기 때문에, 연속 식각 과정에서 잔여 포토레지스트의 두께 균일성이 어느 정도인가에 따라 게이트 배선을 보호하기 위해 남아있는 게이트 절연막 두께의 균일성이 결정되는데, 본 발명에서는 식각도중에 잔여 포토레지스트를 제거한 후 식각 공정을 완료하기 때문에 게이트 절연막의 표면이 균일한 평탄면을 갖는다. 따라서, 본 발명에서는 회절 노광을 사용한 게이트 절연막의 식각 후 표면의 두께가 균일하지 않게 형성되어 발생하는 문제점들은 발생하지 않는다.
도 1은 일반적인 액정 표시 장치의 구조를 나타내는 사시도이다.
도 2는 일반적인 액정 표시 장치의 구조를 나타내는 단면도이다.
도 3은 일반적인 액정 표시 장치를 나타내는 평면도이다.
도 4는 회절노광 기법을 이용하여 액정 표시 장치를 제조하는 종래의 방법을 나타내는 단면도들이다.
도 5는 본 발명에 의한 액정 표시 장치를 나타내는 평면도이다.
도 6은 본 발명에 의한 회절노광 기법을 이용하여 액정 표시 장치를 제조하는 방법을 나타내는 단면도들이다.
< 도면의 주요 부분에 대한 부호의 설명>
1, 101 : 기판 11, 111 : 게이트 전극
13, 113 : 게이트 배선 15, 115 : 게이트 패드
17, 117 : 게이트 절연막 21, 121 : 소스 전극
23, 123 : 소스 배선 25, 125 : 소스 패드
31, 131 : 드레인 전극 33, 133 : 반도체 층
35, 135 : 불순물 반도체 층 37, 137 : 보호막
41, 141 : 화소 전극 51, 151 : 게이트 콘택 홀
57, 157 : 게이트 패드 단자 61, 161 : 소스 콘택 홀
67, 167 : 소스 패드 단자 71, 171 : 드레인 콘택 홀
91, 191 : 포토레지스트 93, 193 : 마스크
195 : 격자형 패턴

Claims (4)

  1. 기판 위에 제 1 금속으로 게이트 물질을 형성하는 단계와;
    상기 게이트 물질 위에 제 1 절연물질, 반도체 물질, 제 2 금속을 연속 증착하고, 상기 제 2 금속을 패턴하여 소스-드레인 물질을 형성하는 단계와;
    상기 소스-드레인 물질 위에 보호막을 형성하는 단계와;
    상기 보호막 위에 포토레지스트를 도포하고, 회절 노광을 이용하여 상기 포토레지스트가 완전히 남아 있는 제 1 부분과, 상기 포토레지스트가 상기 제 1 부분에 비해 1/2이상의 제거된 두께를 갖는 제 2 부분과, 상기 포토레지스트가 완전히 제거된 제 3부분을 형성하는 단계와;
    상기 제 2 부분에 포토레지스트가 잔존하도록 식각공정을 수행하며, 상기 식각공정 이후 상기 제 2 부분의 잔존하는 포토레지스트를 완전히 제거하고, 다시 식각공정을 재개하여 상기 제 1 부분은 포토레지스터만 식각되도록 하고, 상기 제 2 부분은 상기 게이트 물질과 상기 제 1 절연물질만 남도록 하고, 상기 제 3 부분은 상기 보호막, 상기 반도체 물질, 상기 제 1절연물질을 모두 제거하여 박막 트랜지스터를 완성하는 단계
    를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  2. 제 1항에 있어서,
    상기 박막 트랜지스터가 완성된 기판 위에 도전 물질로 상기 박막 트랜지스터의 드레인 전극에 연결된 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  3. 게이트 물질과 게이트 절연막, 반도체 물질, 소스-드레인 물질 그리고, 보호막이 적층된 기판 위에 포토레지스트를 도포하는 단계와;
    회절 노광을 이용하여 상기 포토레지스트가 완전히 남아 있는 제 1 부분과, 상기 포토레지스트가 상기 제 1 부분에 비해 1/2이상 제거된 두께를 갖는 제 2 부분과, 상기 포토레지스트가 완전히 제거된 제 3부분을 형성하는 단계와;
    상기 제 2 부분의 포토레지스트가 잔존하도록 식각공정을 수행하며, 상기 식각공정 이후 상기 제 2 부분의 잔존하는 포토레지스트를 완전히 제거하고, 다시 식각공정을 재개하여 상기 제 1 부분은 포토레지스터만 식각되도록 하고, 상기 제 2 부분은 상기 게이트 물질과 상기 제 1 절연물질만 남도록 하고, 상기 제 3 부분은 상기 보호막, 상기 반도체 물질, 상기 게이트 절연막을 모두 제거하여 박막 트랜지스터를 완성하는 단계
    를 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
  4. 제 3항에 있어서,
    상기 박막 트랜지스터가 완성된 기판 위에 도전 물질로 상기 박막 트랜지스터의 드레인 전극에 연결된 화소 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치 제조 방법.
KR1019980045530A 1998-10-28 1998-10-28 회절 노광 기술을 이용한 액정 표시 장치 제조 방법 KR100603852B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045530A KR100603852B1 (ko) 1998-10-28 1998-10-28 회절 노광 기술을 이용한 액정 표시 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045530A KR100603852B1 (ko) 1998-10-28 1998-10-28 회절 노광 기술을 이용한 액정 표시 장치 제조 방법

Publications (2)

Publication Number Publication Date
KR20000027578A KR20000027578A (ko) 2000-05-15
KR100603852B1 true KR100603852B1 (ko) 2006-10-24

Family

ID=19555912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045530A KR100603852B1 (ko) 1998-10-28 1998-10-28 회절 노광 기술을 이용한 액정 표시 장치 제조 방법

Country Status (1)

Country Link
KR (1) KR100603852B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590749B1 (ko) * 1998-12-24 2006-09-12 삼성전자주식회사 액정표시장치용박막트랜지스터기판및그제조방법
KR100729776B1 (ko) * 1999-08-12 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100646783B1 (ko) * 1999-11-23 2006-11-17 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010109681A (ko) * 2000-06-01 2001-12-12 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정 표시장치의 제조방법
KR20030045400A (ko) * 2001-12-04 2003-06-11 삼성전자주식회사 액정 표시 장치용 기판 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153959A (ja) * 1993-11-26 1995-06-16 Rohm Co Ltd 薄膜トランジスタおよびその製法
JPH0850302A (ja) * 1994-08-05 1996-02-20 Casio Comput Co Ltd 薄膜トランジスタパネルの製造方法
JPH09129590A (ja) * 1995-10-30 1997-05-16 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153959A (ja) * 1993-11-26 1995-06-16 Rohm Co Ltd 薄膜トランジスタおよびその製法
JPH0850302A (ja) * 1994-08-05 1996-02-20 Casio Comput Co Ltd 薄膜トランジスタパネルの製造方法
JPH09129590A (ja) * 1995-10-30 1997-05-16 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
KR20000027578A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
US6567150B1 (en) Liquid crystal display and method of manufacturing the same
JP4364952B2 (ja) 液晶表示装置の製造方法
KR20070066070A (ko) 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR20080000751A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20090034579A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20000027509A (ko) 고개구율 및 고투과율 액정 표시 장치의 제조방법
KR100595416B1 (ko) 회절노광을 이용한 액정 표시 장치 제조 방법
US6330042B1 (en) Liquid crystal display and the method of manufacturing the same
KR100603852B1 (ko) 회절 노광 기술을 이용한 액정 표시 장치 제조 방법
KR20000019504A (ko) 액정 표시 장치 제조 방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR100413512B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100309213B1 (ko) 회절노광기술을이용한액정표시장치제조방법
KR101180273B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20070054505A (ko) 액정 표시장치 및 그의 제조방법
KR100268105B1 (ko) 박막트랜지스터기판및그제조방법
KR100417915B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR20020076935A (ko) 박막 트랜지스터 액정표시장치 제조방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR100268302B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조방법
KR100577777B1 (ko) 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
KR101006475B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR100671521B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee