KR20030045400A - 액정 표시 장치용 기판 및 그 제조 방법 - Google Patents

액정 표시 장치용 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20030045400A
KR20030045400A KR1020010076112A KR20010076112A KR20030045400A KR 20030045400 A KR20030045400 A KR 20030045400A KR 1020010076112 A KR1020010076112 A KR 1020010076112A KR 20010076112 A KR20010076112 A KR 20010076112A KR 20030045400 A KR20030045400 A KR 20030045400A
Authority
KR
South Korea
Prior art keywords
gate
semiconductor pattern
insulating film
contact hole
gate insulating
Prior art date
Application number
KR1020010076112A
Other languages
English (en)
Inventor
박태형
김현재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010076112A priority Critical patent/KR20030045400A/ko
Publication of KR20030045400A publication Critical patent/KR20030045400A/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen

Abstract

본 발명은 액정 표시 장치용 기판 및 그 제조 방법에 관한 것으로, 휘도를 높이기 위하여, 화소 전극의 하부에 위치하는 절연막 부분을 제거하거나 그의 두께를 줄인다. 본 발명에 따른 액정 표시 장치용 기판에는, 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있으며, 게이트 절연막 위에 반도체 패턴이 형성되어 있다. 게이트 절연막 위에는 게이트선에 교차하게 위치하는 데이터선, 데이터선에 연결되어 반도체 패턴에 전기적으로 연결되는 소스 전극 및 소스 전극에 대응하여 반도체 패턴에 전기적으로 연결되는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 보호막이 이들 데이터 배선 및 반도체 패턴을 덮고 있으며, 보호막에는 드레인 전극을 드러내는 접촉 구멍이 형성되어 있다. 그리고, 화소 전극이 이 접촉 구멍을 통하여 드레인 전극에 연결되어 있다. 보호막 및 게이트 절연막 중의 적어도 하나는 개구부를 가지며, 이 개구부는 화소 전극과 중첩한다.

Description

액정 표시 장치용 기판 및 그 제조 방법 {LIQUID CRYSTAL DISPLAY AND METHOD FOR FABRICATING THE DISPLAY}
본 발명은 액정 표시 장치용 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전극이 형성되어 있는 상부 및 하부 기판과 그 사이에 주입되어 있는 액정 물질로 구성되어 있다. 이러한 액정 표시 장치는 두 기판 사이에 주입되어 있는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시한다.
액정 표시 장치의 제조 공정은 하부 기판 제작 공정, 상부 기판 제작 공정, 액정셀 제작 공정 및 모듈 공정을 통하여 이루어진다. 이 중, 하부 기판 제작 공정은 반도체 제작 공정과 유사하며, 증착 및 사진 식각 공정을 반복하여 유리 기판 위에 다수개의 소자를 배열하여 제작한다.
액정 표시 장치의 두 기판 중 하부 기판에는 다수개의 게이트선 및 다수개의 데이터선이 교차하여 화소 영역을 다수개 정의하고 있다. 화소 영역 각각에는 게이트선 및 데이터선에 전기적으로 연결되는 박막 트랜지스터 및 박막 트랜지스터에 전기적으로 연결되는 화소 전극이 형성되어 있다. 여기서, 전기 배선인 게이트선, 데이터선 및 화소 전극 각각은 절연막에 의해 절연되어 있다.
그러나, 이러한 구조의 액정 표시 장치에서 하부 기판의 뒷면에 부착된 백라이트에서 나오는 빛이 화소 전극을 통과하기 위해서는 이들 다중층의 절연막을 통과해야 한다. 이와 같이, 다중층의 절연막을 통과하는 빛은 각 절연막에서의 굴절, 반사 및 흡수 등에 의해 그 세기가 약해지게 된다. 그 결과 화소 전극을 투과하는 빛의 투과율이 낮아져 액정 표시 장치의 휘도가 저하된다.
본 발명은 액정 표시 장치의 휘도를 높이고자 한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판의 배치도이고,
도 2는 도 1에 보인 절단선 Ⅱ-Ⅱ'에 따른 기판의 단면도이고,
도 3a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판을 제조하기 위한 첫 번째 단계에서의 기판의 배치도이고,
도 3b는 도 3a에 보인 절단선 Ⅲb-Ⅲb'에 따른 기판의 단면도이고,
도 4a는 도 3a의 다음 제조 단계에서의 기판의 배치도이고,
도 4b는 도 4a에 보인 절단선 Ⅳb-Ⅳb'에 따른 기판의 단면도이고,
도 5a는 도 4a의 다음 제조 단계에서의 기판의 배치도이고,
도 5b는 도 5a에 보인 절단선 Ⅴb-Ⅴb'에 따른 기판의 단면도이고,
도 6a는 도 5a의 다음 제조 단계에서의 기판의 배치도이고,
도 6b는 도 6a에 보인 절단선 Ⅵb-Ⅵb'에 따른 기판의 단면도이고,
도 7은 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판의 다른 단면도이고,
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 기판의 배치도이고,
도 9는 도 8에 보인 절단선 Ⅸ-Ⅸ'에 따른 기판의 단면도이고,
도 10a는 본 발명의 제2 실시예에 따른 액정 표시 장치용 기판을 제조하기 위한 첫 번째 단계에서의 기판의 배치도이고,
도 10b는 도 10a에 보인 절단선 Ⅹb-Ⅹb'에 따른 기판의 단면도이고,
도 11a는 도 10a의 다음 제조 단계에서의 기판의 배치도이고,
도 11b는 도 11a에 보인 절단선 ⅩⅠb-ⅩⅠb'에 따른 기판의 단면도이고,
도 12a는 도 11a의 다음 제조 단계에서의 기판의 배치도이고,
도 12b는 도 12a에 보인 절단선 ⅩⅡb-ⅩⅡb'에 따른 기판의 단면도이고,
도 13a는 도 12a의 다음 제조 단계에서의 기판의 배치도이고,
도 13b는 도 13a에 보인 절단선 ⅩⅢb-ⅩⅢb'에 따른 기판의 단면도이고,
도 14는 본 발명의 제2 실시예에 따른 액정 표시 장치용 기판의 다른 단면도이고,
도 15는 본 발명의 제3 실시예에 따른 액정 표시 장치용 기판의 단면도이고,
도 16 내지 도 20은 본 발명의 제3 실시예에 따른 액정 표시 장치용 기판을 제조하기 위한 중간 단계에서의 기판의 단면도이고,
도 21은 본 발명의 제4 실시예에 따른 액정 표시 장치용 기판의 단면도이다.
본 발명은 이러한 기술적 과제를 해결하기 위하여, 화소 전극의 하부에 위치하는 절연막 부분을 제거하거나, 그의 두께를 줄인다.
구체적으로 본 발명에 따른 액정 표시 장치용 기판에는, 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있으며, 게이트 절연막 위에 반도체 패턴이 형성되어 있다. 게이트 절연막 위에는 게이트선에 교차하게 위치하는 데이터선, 데이터선에 연결되어 반도체 패턴에 전기적으로 연결되는 소스 전극 및 소스 전극에 대응하여 반도체 패턴에 전기적으로 연결되는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 보호막이 이들 데이터 배선 및 반도체 패턴을 덮고 있으며, 보호막에는 드레인 전극을 드러내는 접촉 구멍이 형성되어 있다. 그리고, 화소 전극이 이 접촉 구멍을 통하여 드레인 전극에 연결되어 있다. 보호막 및 게이트 절연막 중의 적어도 하나는 개구부를 가지며, 이 개구부는 화소 전극과 중첩한다.
여기서, 보호막 및 게이트 절연막은 각각 개구부를 가질 수 있으며, 반도체 패턴은 비정질 규소로 형성될 수 있다.
또한, 본 발명에 따른 액정 표시 장치용 기판은, 기판 위에 도전형 불순물의 도핑 영역인 소스 영역 및 드레인 영역과 도전형 불순물의 비도핑 영역인 채널 영역을 가지는 반도체 패턴이 형성되어 있고, 게이트 절연막이 반도체 패턴을 덮고 있다. 게이트 절연막 위에는 게이트선 및 게이트선에서 연장되어 있고 채널 영역의 상부에 위치하는 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 층간 절연막이 게이트 배선을 덮고 있다. 층간 절연막 및 게이트 절연막에는 소스 영역및 드레인 영역을 드러내는 제1 및 제2 접촉 구멍이 각각 형성되어 있다. 층간 절연막 위에는 게이트선에 교차하게 위치하는 데이터선, 데이터선에 연결되어 제1 접촉 구멍을 통하여 소스 영역에 연결되는 소스 전극 및 제2 접촉 구멍을 통하여 드레인 영역에 연결되는 드레인 전극을 포함하는 데이터 배선이 형성되어 있고, 보호막이 데이터 배선을 덮고 있다. 보호막에 드레인 전극을 드러내는 제3 접촉 구멍이 형성되어 있고, 화소 전극이 3 접촉 구멍을 통하여 드레인 전극에 연결되어 있다. 보호막, 층간 절연막 및 게이트 절연막 중의 적어도 하나는 개구부를 가지며, 개구부는 화소 전극과 중첩한다.
여기서, 게이트 절연막, 층간 절연막 및 보호막은 각각 개구부가 가질 수 있으며, 반도체 패턴은 다결정 규소로 형성될 수 있다.
또한, 본 발명에 따른 액정 표시 장치는, 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있으며, 반도체 패턴이 게이트 절연막 위에 형성되어 있다. 또한, 게이트 절연막 위에는 게이트선에 교차하게 위치하는 데이터선, 데이터선에 연결되어 반도체 패턴에 전기적으로 연결되는 소스 전극 및 소스 전극에 대응하여 반도체 패턴에 전기적으로 연결되는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 그리고, 보호막이 데이터 배선 및 반도체 패턴을 덮고 있으며, 보호막에는 드레인 전극을 드러내는 접촉 구멍이 형성되어 있다. 이 접촉 구멍을 통하여 드레인 전극에 화소 전극이 연결되어 있다. 그리고, 보호막 및 게이트 절연막 중의 적어도 하나는 화소 전극과 중첩하는 부분이 다른 부분보다 얇은 두께를 가진다.
여기서, 반도체 패턴은 비정질 규소로 형성될 수 있다.
또한, 본 발명에 따른 액정 표시 장치는, 기판 위에 도전형 불순물의 도핑 영역인 소스 영역 및 드레인 영역과 도전형 불순물의 비도핑 영역인 채널 영역을 가지는 반도체 패턴이 형성되어 있고, 게이트 절연막이 반도체 패턴을 덮고 있다. 게이트 절연막 위에는 게이트선 및 게이트선에서 연장되어 있고 채널 영역의 상부에 위치하는 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 층간 절연막이 게이트 배선을 덮고 있다. 층간 절연막 및 게이트 절연막에는 소스 영역 및 드레인 영역을 드러내는 제1 및 제2 접촉 구멍이 형성되어 있고, 층간 절연막 위에는 게이트선에 교차하게 위치하는 데이터선, 데이터선에 연결되어 제1 접촉 구멍을 통하여 소스 영역에 연결되는 소스 전극 및 제2 접촉 구멍을 통하여 드레인 영역에 연결되는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 이러한 데이터 배선을 보호막이 덮고 있으며, 보호막에는 드레인 전극을 드러내는 제3 접촉 구멍이 형성되어 있고, 제3 접촉 구멍을 통하여 드레인 전극에 화소 전극이 연결되어 있다. 그리고, 보호막, 층간 절연막 및 게이트 절연막 중의 적어도 하나는 화소 전극과 중첩하는 부분이 다른 부분보다 얇은 두께를 가진다.
여기서, 반도체 패턴은 다결정 규소로 형성될 수 있다.
또한, 본 발명에 따른 액정 표시 장치를 제조하기 위하여, 우선, 기판 위에 형성되는 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성한다. 이어, 게이트 배선을 덮는 게이트 절연막을 형성한 후, 게이트 절연막 위에 반도체 패턴을 형성한다. 이어, 게이트 절연막 중 광이 투과하는 영역에 해당하는 부분의 상부일부를 제거한다. 다음, 게이트 절연막 위에 게이트선에 교차하게 위치하는 데이터선, 데이터선에 연결되어 반도체 패턴에 전기적으로 연결되는 소스 전극 및 소스 전극에 대응하여 반도체 패턴에 전기적으로 연결되는 드레인 전극을 포함하는 데이터 배선을 형성한다. 이어, 데이터 배선 및 반도체 패턴을 덮는 보호막을 형성한 후, 보호막에 드레인 전극을 드러내는 접촉 구멍을 형성한다. 다음, 접촉 구멍을 통하여 드레인 전극에 연결되어 있는 화소 전극을 형성한다.
이 때, 반도체 패턴을 형성하는 단계와 게이트 절연막의 상부 일부를 제거하는 단계는 하나의 반투과형 마스크를 사용하여 진행할 수 있다.
여기서, 접촉 구멍을 형성한 후, 보호막 중 광이 투과하는 영역에 해당하는 부분의 상부 일부를 제거하는 단계를 더 포함할 수 있는데, 접촉 구멍을 형성하는 단계와 보호막의 상부 일부를 제거하는 단계는 하나의 반투과형 마스크를 사용하여 진행할 수 있다.
또한, 본 발명에 따른 액정 표시 장치를 제조하기 위하여, 우선, 기판 위에 반도체 패턴을 형성한 후, 반도체 패턴을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 중 광이 투과하는 영역에 해당하는 부분의 상부 일부를 제거한다. 다음, 게이트 절연막 위에 형성되는 게이트선 및 게이트선에서 연장되어 있고 반도체 패턴 위에 위치하는 게이트 전극을 포함하는 게이트 배선을 형성한 후, 게이트 전극을 마스크로 반도체 패턴에 불순물을 도핑하여 반도체 패턴에 소스 영역 및 드레인 영역을 형성한다. 다음, 게이트 배선을 덮는 층간 절연막을 형성한 후, 층간 절연막 및 게이트 절연막에 소스 영역 및 드레인 영역을 드러내는 제1 및 제2 접촉구멍을 형성한다. 이어, 층간 절연막 위에 게이트선에 교차하게 위치하는 데이터선, 데이터선에 연결되어 제1 접촉 구멍을 통하여 소스 영역에 연결되는 소스 전극 및 제2 접촉 구멍을 통하여 드레인 영역에 연결되는 드레인 전극을 포함하는 데이터 배선을 형성한다. 다음, 데이터 배선을 덮는 보호막을 형성한 후, 보호막에 드레인 전극을 드러내는 제3 접촉 구멍을 형성한다. 이어, 제3 접촉 구멍을 통하여 드레인 전극에 연결되어 있는 화소 전극을 형성한다.
이 때, 제1 및 제2 접촉 구멍을 형성한 후, 층간 절연막 중 광이 투과하는 영역에 해당하는 부분의 상부 일부를 제거하는 단계를 더 포함할 수 있는데, 제1 및 제2 접촉 구멍을 형성하는 단계와 층간 절연막의 상부 일부를 제거하는 단계는 하나의 반투과형 마스크를 사용하여 진행할 수 있다.
또한, 제3 접촉 구멍을 형성한 후, 보호막 중 광이 투과하는 영역에 해당하는 부분의 상부 일부를 제거하는 단계를 더 포함할 수 있는데, 제3 접촉 구멍을 형성하는 단계와 보호막의 상부 일부를 제거하는 단계는 하나의 반투과형 마스크를 사용하여 진행할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 액정 표시 장치용 기판의 배치도를 나타낸 것이고, 도 2는 도 1에 보인 절단선 Ⅱ-Ⅱ'에 따른 기판의 단면도이다.
절연 기판(10) 위에 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)에서 돌출되는 게이트 전극(24)을 포함하는 게이트 배선(22, 24)이 형성되어 있다.
이러한 게이트 배선(22, 24)은 알루미늄 또는 알루미늄 합금, 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금 등과 같은 금속 물질로 형성되며, 1500∼3500Å 두께를 가진다. 게이트 배선(22, 24)은 단일층 이외에 이중층 이상의 층구조로 형성될 수 있는데, 이 경우에는 적어도 하나의 층을 저저항 특성이 있는 물질로 형성하는 것이 바람직하다.
절연 기판(10) 위에는 질화 규소 따위로 이루어진 2500∼4000Å 두께의 게이트 절연막(30)이 게이트 배선(22, 24)을 덮고 있다.
게이트 절연막(30) 위에는 비정질 규소와 같은 반도체 물질로 이루어진 800∼1500Å 두께의 반도체 패턴(42)이 형성되어 있고, 반도체 패턴(42) 위에는 도전형 불순물이 고농도로 도핑되어 있는 비정질 규소와 같은 불순물이 도핑된 반도체 물질로 이루어진 500∼800Å 두께의 저항성 접촉층(55, 56)이 형성되어 있다.
게이트 절연막(30) 위에는 게이트선(22)에 교차하면서 세로 방향으로 뻗어 있어 화소 영역을 정의하는 데이터선(62), 데이터선(62)에서 돌출되어 있고 하나의 저항성 접촉층(55)에 접촉되어 있는 소스 전극(65), 소스 전극(65)에 대응하고 다른 하나의 저항성 접촉층(56)에 접촉되어 있는 드레인 전극(66)을 포함하는 데이터 배선(62, 65, 66)이 형성되어 있다.
이러한 데이터 배선(62, 65, 66)은 알루미늄 또는 알루미늄 합금, 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금 등과 같은 금속 물질을 사용하여 1500∼3500Å 두께로 형성되어 있다. 데이터 배선(62, 65, 66)은 단일층 이외에 이중층 이상의 층구조로 형성될 수 있는데, 이 경우에는 적어도 하나의 층을 저저항 특성이 있는 물질로 형성하는 것이 바람직하다.
게이트 절연막(30) 위에는 질화 규소 등과 같은 절연 물질로 이루어진 보호막(70)이 이러한 데이터 배선(62, 65, 66) 및 반도체 패턴(42)을 덮고 있다.
보호막(70)에는 드레인 전극(66)을 드러내는 접촉 구멍(72)이 형성되어 있다. 또한, 보호막(70)과 게이트 절연막(30)에는 게이트 배선(22, 24), 데이터 배선(62. 65, 66) 및 반도체 패턴(42)으로 둘러싸여 있고 액정 표시 장치의 구동시 후술하는 화소 전극(82)을 통하여 빛이 투과되는 영역(이하, "투과창 영역"이라 함)의 절연 기판(10) 부분을 드러내는 개구부(P)가 형성되어 있다.
보호막(70) 위에는 접촉 구멍(72)을 통하여 드레인 전극(66)에 접촉하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO 또는 IZO와 같은 투명 도전 물질을 사용하여 500∼1500Å 두께로 형성되어 있다. 이 때, 화소 전극(82)은 개구부(P)를 통하여 드러난 절연 기판(10)에 직접 접하고 있다.
이러한 구조로 인하여, 절연 기판(10)의 후면에 부착되는 백라이트(도시하지 않음)에서 나오는 빛은 절연 기판(10)만을 통과한 후, 바로 화소 전극(82)을 투과하기 때문에 투과율이 높다. 따라서, 고휘도를 달성할 수 있다.
그러면, 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 앞서의 도 3a 내지 도 6b와 앞서의 도 1 및 도 2를 참조하여 설명한다.
먼저, 도 3a 및 도 3b에 도시한 바와 같이, 절연 기판(10) 위에 게이트 배선용 금속층을 증착한 후, 이 금속층을 사진 식각 공정으로 패터닝하여 게이트선(22) 및 게이트 전극(24)을 포함하는 게이트 배선(22, 24)을 형성한다,.
다음, 도 4a 및 도 4b에 도시한 바와 같이, 게이트 배선(22, 24)을 포함하는기판의 노출된 전면에 질화 규소 등과 같은 절연 물질을 증착하여 게이트 절연막(30)을 형성한다.
이어, 게이트 절연막(30) 위에 비정질 규소층 및 도전형 불순물이 도핑된 비정질 규소층을 연속적으로 증착한 후, 이 두 규소층을 사진 식각 공정으로 패터닝하여 저항성 접촉층 패턴(52) 및 반도체 패턴(42)을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 저항성 접촉층 패턴(52) 및 반도체 패턴(42)이 형성된 기판의 전면에 데이터 배선용 금속층을 증착한 후, 이 금속층을 사진 식각 공정으로 패터닝하여 데이터선(62), 소스 전극(65) 및 드레인 전극(66)을 포함하는 데이터 배선(62, 65, 66)을 형성한다.
이어, 소스 전극(65) 및 드레인 전극(66)을 마스크로하여 저항성 접촉층 패턴(52)을 식각하여 두 개의 저항성 접촉층(55, 56)으로 분리한다.
다음, 도 6a 및 도 6b에 도시한 바와 같이, 데이터 배선(62, 65, 66)이 형성된 기판의 전면에 질화 규소 등과 같은 절연 물질을 증착하여 보호막(70)을 형성한다.
이어, 보호막(70)과 게이트 절연막(30)을 사진 식각 공정으로 패터닝하여 드레인 전극(66)을 드러내는 접촉 구멍(72) 및 게이트 배선(22, 24), 데이터 배선(62, 65, 66) 및 반도체 패턴(42)으로 둘러싸인 영역 즉, 투과창 영역의 절연 기판(10) 부분을 드러내는 개구부(P)를 형성한다. 이 때, 접촉 구멍(72)은 보호막(70)을 식각하여 형성하고, 개구부(P)는 보호막(70) 및 게이트 절연막(30)으로 이루어진 2중층의 절연막(30, 70)을 식각하여 형성한다.
다음, 도 1 및 도 2에 도시한 바와 같이, 접촉 구멍(72) 및 개구부(P)가 형성된 기판의 전면에 ITO 또는 IZO와 같은 투명 도전층을 증착한 후, 이 투명 도전층을 사진 식각 공정으로 패터닝하여 화소 전극(82)을 형성한다. 화소 전극(82)은 접촉 구멍(72)을 통하여 드레인 전극(66)에 연결되어 있으며, 개구부(P)를 통하여 화소 영역 내부에서 절연 기판(10)에 직접 접하고 있다.
상술된 실시예는 화소 전극(82) 하단에 위치하는 두층의 절연막인 게이트 절연막(30) 및 보호막(70)을 모두 제거하는 구성을 보여준다. 그러나, 이들 절연막(30, 70) 중 하나의 절연막만을 제거하여도 액정 표시 장치용 기판의 휘도를 높일 수 있다.
예를 들어, 도 7에 도시한 바와 같이, 화소 전극(82)의 하단부에 위치하는 게이트 절연막(30)만을 제거할 수 있다. 도 7에 보인 액정 표시 장치용 기판에는, 게이트 절연막(30)에 게이트 배선(22, 24), 데이터 배선(62. 65, 66) 및 반도체 패턴(42)으로 둘러싸인 영역 즉, 투과창 영역의 절연 기판(10) 부분을 드러내는 개구부(P)가 형성되어 있다. 그리고, 보호막(70)은 이 개구부(P)를 포함하여 기판 전면을 덮고 있으며, 접촉 구멍(72)을 통하여 드레인 전극(66)에 연결된 화소 전극(82)이 보호막(70) 위에 형성되어 있다. 이 때, 보호막(70)은 기판의 평탄화를 위하여, 질화 규소 대신, 아크릴 수지 등과 같은 유기 절연 물질로 형성하는 것이 바람직하다.
이러한 액정 표시 장치용 기판을 제조하는 방법은 상술한 제조 공정과 유사하다.
도 4a 및 도 4b에 도시한 바와 같이, 절연 기판(10) 위에 게이트 배선(22, 24), 반도체 패턴(42) 및 저항성 접촉층 패턴(52)을 형성한 후에, 게이트 절연막(30)에 개구부(P)를 형성한다. 이어, 데이터 배선(62, 65, 66) 및 보호막(70)을 형성하고, 보호막(70)에 드레인 전극(66)을 드러내는 접촉 구멍(72)을 형성한 후, 보호막(70) 위에 드레인 전극(66)에 접촉하는 화소 전극(82)을 형성한다. 이 때, 보호막(70) 및 화소 전극(82)은 게이트 절연막(30)에 형성된 개구부(P)를 덮게 된다.
혹은, 데이터 배선(62, 65, 66)까지 형성한 후에 게이트 절연막(30)에 개구부(P)를 형성할 수 있다.
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 기판의 배치도이고, 도 9는 도 8에 보인 절단선 Ⅹ-Ⅹ'에 따른 기판의 단면도이다.
절연 기판(100) 위에 다결정 규소로 이루어진 반도체 패턴(110)이 형성되어 있다. 반도체 패턴(110)은 도전형 불순물이 도핑되어 정의된 소스 영역(S) 및 드레인 영역(D)과 도전형 불순물이 도핑되어 있지 않는 채널 영역(C)을 가지고 있다.
또한, 절연 기판(10) 위에는 이러한 반도체 패턴(110)을 덮는 질화 규소 또는 산화 규소로 이루어진 게이트 절연막(120)이 형성되어 있다.
게이트 절연막(120) 위에는 가로 방향으로 뻗어 있는 게이트선(132), 게이트선(132)에서 돌출되는 게이트 전극(134)을 포함하는 게이트 배선(132, 134)이 형성되어 있다. 게이트 전극(134)은 반도체 패턴(110)의 채널 영역(C) 상에 위치하고 있다.
이러한 게이트 배선(132, 134)은 알루미늄 또는 알루미늄 합금, 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금 등과 같은 금속 물질을 사용하여 형성되어 있다. 게이트 배선(132, 134)은 단일층 이외에 이중층 이상의 층구조로 형성될 수 있는데, 이 경우에는 적어도 하나의 층은 저저항 특성이 있는 물질로 형성하는 것이 바람직하다.
또한, 게이트 절연막(120) 위에는 이러한 게이트 배선(132, 134)을 덮는 질화 규소 또는 산화 규소로 이루어진 층간 절연막(140)이 형성되어 있다.
층간 절연막(140)과 게이트 절연막(120)에는 소스 전극(155)을 드러내는 제1 접촉 구멍(145) 및 드레인 전극(156)을 드러내는 제2 접촉 구멍(146)이 형성되어 있다.
층간 절연막(140) 위에는 세로 방향으로 뻗어 게이트선(132)에 교차하는 데이터선(152), 데이터선(152)에서 연장되는 소스 전극(155) 및 소스 전극(155)에 대응하는 드레인 전극(156)을 포함하는 데이터 배선(152, 155, 156)이 형성되어 있다. 소스 전극(155)은 제1 접촉 구멍(145)을 통하여 소스 영역(S)에 접촉되어 있고, 드레인 전극(156)은 제2 접촉 구멍(146)을 통하여 드레인 영역(D)에 접촉되어 있다.
이러한 데이터 배선(152, 155, 156)은 알루미늄 또는 알루미늄 합금, 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금 등과 같은 금속 물질을 사용하여 형성되어 있다. 데이터 배선(152, 155, 156)은 단일층 이외에 이중층 이상의 층구조로 형성될 수 있는데, 이 경우, 적어도 한 층은 저저항 특성이 있는 물질로 형성하는 것이 바람직하다.
층간 절연막(140) 위에는 이러한 데이터 배선(152, 155, 156)을 덮는 질화 규소 또는 산화 규소로 이루어진 보호막(160)이 형성되어 있다.
보호막(160)에는 드레인 전극(156)을 드러내는 제3 접촉 구멍(166)이 형성되어 있다. 또한, 보호막(160), 층간 절연막(140) 및 게이트 절연막(120)에는 게이트 배선(132, 134), 데이터 배선(152, 155, 156) 및 반도체 패턴(110)이 둘러싸는 영역의 즉, 투과창 영역의 절연 기판(100) 부분을 드러내는 개구부(P)가 형성되어 있다.
보호막(160) 위에는 제3 접촉 구멍(166)을 통하여 드레인 전극(156)에 접촉하고 화소 전극(172)이 형성되어 있다. 화소 전극(172)은 ITO 또는 IZO와 같은 투명 도전 물질로 형성하며, 개구부(P)를 통하여 드러난 절연 기판(100)에 직접 접하고 있다.
이러한 구조로 인하여, 절연 기판(100)의 후면에 부착되는 백라이트(도시하지 않음)에서 나오는 빛은 절연 기판(10)만을 통과한 후, 바로 화소 전극(172)을 투과하기 때문에 투과율이 높다. 따라서, 고휘도를 달성할 수 있다.
그러면, 본 발명의 제2 실시예에 따른 액정 표시 장치용 기판의 제조 방법을 도 10a 내지 도 13b 및 앞서의 도 8 및 도 9를 참조하여 설명한다.
우선, 도 10a 및 도 10b에 도시한 바와 같이, 절연 기판(100) 위에 비정질 규소막을 증착한 후, 고온 결정화법 혹은, 레이저 결정화법에 의하여 이 비정질 규소막을 다결정 규소막으로 결정화시킨다. 이어, 이 다결정 규소막을 사진 식각 공정으로 패터닝하여 반도체 패턴(110)을 형성한다.
다음, 도 11a 및 도 11b에 도시한 바와 같이, 절연 기판(100) 위에 반도체 패턴(110)을 덮는 질화 규소 또는 산화 규소로 이루어진 게이트 절연막(120)을 형성한다.
이어, 게이트 절연막(120) 위에 게이트 배선용 금속층을 증착한 후, 이 금속층을 사진 식각 공정으로 패터닝하여 게이트선(132) 및 게이트 전극(134)을 포함하는 게이트 배선(132, 134)을 형성한다. 이 때, 게이트 전극(134)은 반도체 패턴(110)의 일부와 중첩하도록 형성한다.
이어, 게이트 배선(132, 134)을 마스크로하여 반도체 패턴(110)에 도전형 불순물을 도핑한다. 불순물 도핑 결과, 게이트 전극(134)의 좌우에 위치하는 반도체 패턴(110) 부분에는 불순물이 도핑되어 소스 영역(S) 및 드레인 영역(D)이 형성된다. 게이트 전극(134)의 블로킹에 의하여 불순물이 도핑되지 않는 반도체 패턴(110) 부분은 채널 영역(C)이 된다.
다음, 도 12a 및 도 12b에 도시한 바와 같이, 게이트 절연막(120) 위에 게이트 배선(132, 134)을 덮는 질화 규소 또는 산화 규소로 이루어진 층간 절연막(140)을 형성한다.
이어, 층간 절연막(140) 및 게이트 절연막(120)을 사진 식각 공정으로 패터닝하여 반도체 패턴(110)의 소스 영역(S) 및 드레인 영역(C)을 드러내는 제1 및 제2 접촉 구멍(145, 146)을 각각 형성한다.
이어, 제1 및 제2 접촉 구멍(145, 146)이 형성된 기판의 전면에 데이터 배선용 금속층을 증착한 후, 이 금속층을 사진 식각 공정으로 패터닝하여 게이트선 (132)에 교차하는 데이터선(152), 제1 및 제2 접촉 구멍(145, 146)을 통하여 소스 및 드레인 영역(S, D)에 접촉하는 소스 및 드레인 전극(155, 156)을 포함하는 데이터 배선(152, 155, 156)을 형성한다.
다음, 도 13a 및 도 13b에 도시한 바와 같이, 층간 절연막(140) 위에 데이터 배선(152, 155, 156)을 덮는 질화 규소 또는 산화 규소로 이루어진 보호막(160)을 형성한다.
이어, 보호막(160), 층간 절연막(140) 및 게이트 절연막(120)을 사진 식각 공정으로 패터닝하여 드레인 전극(156)을 드러내는 제3 접촉 구멍(166) 및 게이트 배선(132, 134), 데이터 배선(152, 155, 156) 및 반도체 패턴(110)으로 둘러싸인 영역 즉, 투과창 영역의 절연 기판(100) 부분을 드러내는 개구부(P)를 형성한다. 이 때, 제3 접촉 구멍(166)은 보호막(160)을 식각하여 형성하고, 개구부(P)는 보호막(160), 층간 절연막(140) 및 게이트 절연막(120)으로 이루어진 3중층의 절연막(120, 140, 160)을 식각하여 형성한다.
다음, 도 8 및 도 9에 도시한 바와 같이, 제3 접촉 구멍(166) 및 개구부(P)가 형성된 기판 전면에 ITO 또는 IZO로 이루어진 투명 도전층을 증착한 후, 이 투명 도전층을 사진 식각 공정으로 패터닝하여 제3 접촉 구멍(166)을 통하여 드레인 전극(156)에 접촉하고, 개구부(P)를 통하여 절연 기판(100)에 접하는 화소 전극(172)을 형성한다.
상술된 실시예는 화소 전극(82) 하단에 위치하는 세 층의 절연막인 게이트절연막(120), 층간 절연막(140) 및 보호막(160)을 모두 제거하는 구성을 보여준다. 그러나, 이들 절연막(120, 140, 160) 중 하나의 절연막 혹은 두 개의 절연막만을 제거하여도 액정 표시 장치용 기판의 휘도를 높일 수 있다.
예를 들어, 도 14에 도시한 바와 같이, 화소 전극(172)의 하단부에 위치하는 게이트 절연막(120) 및 층간 절연막(140)만을 제거할 수 있다. 도 14에 보인 액정 표시 장치용 기판에는, 게이트 절연막(120) 및 층간 절연막(140)에 게이트 배선(132, 134), 데이터 배선(152, 155, 156) 및 반도체 패턴(110)으로 둘러싸인 영역의 절연 기판(100) 부분을 드러내는 개구부(P)가 형성되어 있다. 그리고, 이 개구부(P)를 포함하여 기판 전면을 보호막(160)이 덮고 있으며, 제3 접촉 구멍(166)을 통하여 드레인 전극(156)에 연결된 화소 전극(172)이 보호막(160) 위에 형성되어 있다. 이 때, 보호막(160)은 기판의 평탄화를 위하여, 질화 규소 대신, 아크릴 수지 등과 같은 유기 절연 물질로 형성하는 것이 바람직하다.
이러한 액정 표시 장치용 기판을 제조하는 방법은 상술한 제조 공정과 유사하다.
우선, 도 12a 및 도 12b에 도시한 바와 같이, 절연 기판(10) 위에 반도체 패턴(110), 게이트 절연막(120), 게이트 배선(132, 134)을 형성한 후, 층간 절연막(140)을 형성한다. 그리고, 층간 절연막(140) 및 게이트 절연막(120)을 사진 식각하여 제1 및 제2 접촉 구멍(145, 146)을 형성할 때, 개구부(P)도 함께 형성한다. 이어, 데이터 배선(152, 155, 156) 및 보호막(160)을 형성하고, 보호막(160)에 드레인 전극(156)을 드러내는 제3 접촉 구멍(166)을 형성한 후, 보호막(160) 위에 드레인 전극(156)에 접촉하는 화소 전극(172)을 형성한다. 이 때, 보호막(160) 및 화소 전극(172)은 게이트 절연막(120) 및 층간 절연막(140)에 형성된 개구부(P)를 덮는다.
혹은, 절연 기판(100) 위에 데이터 배선(152, 155, 156)까지 형성한 후, 게이트 절연막(120) 및 층간 절연막(140)에 개구부(P)를 형성할 수 있다.
한 편, 빛의 투과율을 높이기 위해서 투과창 영역에 위치하는 절연막의 두께를 줄일 수 있다. 이를 도 15를 참조하여 설명한다.
도 15는 본 발명의 제3 실시예에 따른 액정 표시 장치의 단면도를 나타낸 것으로, 도 1에 보인 배치도의 절단선 Ⅱ-Ⅱ'에 따른 단면 구조를 나타낸 것이다.
투과창 영역(L)에서의 게이트 절연막(30) 및 보호막(70)에 개구부(P)를 형성하는 대신에, 그 부분에서의 절연막(30, 70)의 두께를 다른 부분에 비하여 얇게 형성한다. 이 경우, 투과창 영역(L)에서의 빛의 투과율을 향상시킬 수 있다.
이와 같이, 부분적으로 다른 두께를 가지는 절연막(30, 70)은 제조 공정 중에 반투과 마스크나 별도의 마스크를 추가로 사용하여 형성할 수 있다.
반투과 마스크는 부분적으로 다른 광 투과율을 가지는 마스크로서, 예를 들어, 광이 전면 투과하는 투과 영역, 광이 투과하지 못하는 비투과 영역, 광이 소정 비율로 투과하는 반투과 영역을 가진다. 여기서, 반투과 영역은 주로 슬릿(slit)이나 격자 형태의 패턴, 혹은 반투명막이 형성되어 있다. 이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이러한 반투과 마스크를 통하여 감광막을 노광 및 현상하면, 부분적으로 다른 두께를 가지는 감광막 패턴을 형성할 수 있다. 마스크의 비투과 영역에 대응하는 감광막 부분은 도포 당시와 비슷한 두께로 잔존하게 되고(이하, 감광막의 제1 부분이라 함), 반투과 영역에 대응하는 감광막 부분은 소정 두께로 잔존하게 되고(감광막의 제2 부분이라 함), 광투과 영역에 대응하는 감광막 부분은 잔존하지 않 게 된다.
이러한 반투과 마스크를 이용하여 투과창 영역(L)에 위치하는 부분이 상대적으로 얇은 게이트 절연막(30)은 반도체 패턴(42) 및 저항성 접촉층 패턴(52)과 함께 형성할 수 있다.
이를 위하여, 도 16에 도시한 바와 같이, 게이트 배선(22, 24)을 덮는 게이트 절연막(30), 비정질 규소층(40) 및 도전형 불순물이 도핑된 비정질 규소층(50)을 연속적으로 증착한다. 불순물이 도핑된 비정질 규소층(50) 위에 반투과 마스크를 사용하여 서로 다른 두께를 가지는 감광막 패턴(PR1, PR2)을 형성한다. 이 때, 감광막의 제1 부분(PR1)은 반도체 패턴이 형성될 부분에 위치하게 하고, 게이트 절연막(30)의 일부가 제거될 투과창 영역(L)에는 감광막이 잔존하지 않게 한다. 그리고, 감광막의 제2 부분(PR2)은 그 외의 부분에 위치하게 한다.
이어, 이러한 감광막 패턴(PR1, PR2)을 마스크로하여, 투과창 영역(L)에 위치하는 게이트 절연막(30) 부분을 제거한다.
다음, 도 17에 도시한 바와 같이, 감광막의 제2 부분(PR2)을 제거하여 감광막의 제1 부분(PR1)을 남겨둔다. 이 때, 감광막의 제1 부분(PR1)의 두께는 감광막의 제2 부분(PR2)의 두께만큼 제거된 상태를 가지게 된다. 그리고, 감광막의 제2 부분(PR2)이 제거된 부분은 불순물이 도핑된 비정질 규소층(50)이 드러나게 된다.
다음, 도 18에 도시한 바와 같이, 잔류된 감광막의 제1 부분(PR1)을 마스크로 불순물이 도핑된 비정질 규소층(50)과 비정질 규소층(42)을 식각하여 저항성 접촉층 패턴(52) 및 반도체 패턴(42)을 형성한다.
이어, 감광막의 제1 부분(PR1)을 제거하면 된다.
한편, 별도의 마스크를 추가로 사용하는 경우에는, 투과창 영역(L)에 대응되는 게이트 절연막(30) 부분을 일부 제거하는 방식으로 게이트 절연막(30)의 두께를 조절한다. 즉, 도 4b에 도시한 바와 같이, 반도체 패턴(42) 및 저항성 접촉층 패턴(52)을 형성한 후, 투과창 영역(L)에 대응되는 게이트 절연막(30) 부분을 드러내는 감광막 패턴을 형성한 후, 이 감광막 패턴을 마스크로 게이트 절연막(30)의 드러난 부분을 일부 제거하면 된다.
또 한, 반투과 마스크를 이용하여 투과창 영역(L)에 위치하는 부분이 상대적으로 얇은 보호막(70)은 드레인 전극(66)을 드러내는 접촉 구멍(72)과 함께 형성할 수 있다.
도 19에 도시한 바와 같이, 데이터 배선(62, 65, 66) 및 반도체 패턴(42)을 덮는 보호막(70)을 증착한다. 이어, 보호막(70) 위에 반투과 마스크를 사용하여 서로 다른 두께를 가지는 감광막 패턴(PR1, PR2)을 형성한다.
이 때, 감광막의 제2 부분(PR2)은 보호막(70)의 일부가 제거될 투과창 영역(L)에 위치하게 하고, 접촉 구멍(72)이 형성될 부분에는 감광막이 잔존하지 않게 한다. 그리고, 감광막의 제1 부분(PR1)은 그 외의 부분에 위치하게 한다.
이어, 이러한 감광막 패턴(PR1, PR2)을 마스크로하여, 보호막(70)을 식각하여 드레인 전극을 드러내는 접촉 구멍(72)을 형성한다.
다음, 도 20에 도시한 바와 같이, 감광막의 제2 부분(PR2)을 제거하여 감광막의 제1 부분(PR1)을 남겨둔다. 이 때, 감광막의 제1 부분(PR1)의 두께는 감광막의 제2 부분(PR2)의 두께만큼 제거된 상태가 된다. 그리고, 감광막의 제2 부분(PR2)이 제거된 부분은 투과창 영역(L)에 위치하는 보호막(70) 부분이 드러나게 된다.
이어, 잔류된 감광막의 제1 부분(PR1)을 마스크로 보호막(70)의 일부를 제거한다.
이어, 감광막의 제1 부분(PR1)을 제거하면 된다.
한편, 별도의 마스크를 추가로 사용하는 경우에는, 투과창 영역(L)에 위치하는 보호막(70) 부분을 일부 제거하는 방식으로 게이트 절연막(70)의 두께를 조절한다.
즉, 도 6b에 도시한 바와 같이,드레인 전극(66)을 드러내는 접촉 구멍(72)을 형성하는 공정에서 게이트 절연막(30) 및 보호막(70)에 개구부(P)를 형성하는 대신에, 투과창 영역(L)에 위치하는 보호막(70) 부분을 드러내는 감광막 패턴을 형성한후,이 감광막 패턴을 마스크로 보호막(70)의 드러난 부분을 일부 제거하면 된다.
도 21은 본 발명의 제4 실시예에 따른 액정 표시 장치의 단면도를 나타낸 것으로, 도 8에 보인 배치도의 절단선 Ⅸ-Ⅸ'에 따른 단면 구조를 나타낸 것이다.
투과창 영역(L)에서의 게이트 절연막(120), 층간 절연막(140) 및보호막(160)에 개구부(P)를 형성하는 대신에, 그 부분에서의 절연막(120, 140, 160)의 두께를 다른 부분에 비하여 얇게 형성한다. 이 경우, 투과창 영역(L)에서의 빛의 투과율을 향상시킬 수 있다.
이 때, 투과창 영역(L)에 위치하는 부분이 상대적으로 얇은 게이트 절연막(120)을 형성하고자 하는 경우에는 투과창 영역(L)을 드러내는 감광막 패턴을 사용하여 게이트 절연막(120)의 일부를 식각한다.
층간 절연막(140) 및 보호막(160)은 접촉 구멍을 형성하면서 함께 투과창 영역(L)에 위치하는 절연막(140, 160) 부분을 함께 줄인다. 이와 같이 절연막에 접촉 구멍을 형성하면서 절연막의 일부분을 부분적으로 식각하는 방법에 대해서는 본 발명의 제3 실시예에 따른 제조 공정에서 도 19 및 도 20을 참조하여 이미 설명한 바와 같다.
상술한 바와 같이, 본 발명에서는 빛의 투과율을 높이기 위하여, 투과창 영역에 위치하는 절연막들을 제거하거나, 그의 두께를 줄인다.
본 발명에서는 기판과 화소 전극 사이에 있는 다층의 절연막 중 적어도 하나이상의 절연막을 제거하여 기판과 화소 전극사이를 통과하는 빛의 경로를 단축시킴으로써,액정표시장치에서의 빛의 투과율을 높일 수 있고 고휘도를 달성할 수 있다.

Claims (19)

  1. 기판,
    상기 기판 위에 형성되는 게이트선 및 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트 절연막 위에 형성되는 반도체 패턴,
    상기 게이트 절연막 위에 상기 게이트선에 교차하게 위치하는 데이터선, 상기 데이터선에 연결되어 상기 반도체 패턴에 전기적으로 연결되는 소스 전극 및 상기 소스 전극에 대응하여 상기 반도체 패턴에 전기적으로 연결되는 드레인 전극을 포함하는 데이터 배선,
    상기 데이터 배선 및 상기 반도체 패턴을 덮는 보호막,
    상기 보호막에 상기 드레인 전극을 드러내는 접촉 구멍,
    상기 접촉 구멍을 통하여 상기 드레인 전극에 연결되어 있는 화소 전극을 포함하고,
    상기 보호막 및 상기 게이트 절연막 중의 적어도 하나는 개구부를 가지며, 상기 개구부는 상기 화소 전극과 중첩하는 액정 표시 장치용 기판.
  2. 제1항에서,
    상기 게이트 절연막 및 상기 보호막은 각각 개구부를 가지고 있는 액정 표시 장치용 기판.
  3. 제1항에서,
    상기 반도체 패턴은 비정질 규소로 형성되어 있는 액정 표시 장치용 기판.
  4. 기판,
    상기 기판 위에 형성되어 있고, 도전형 불순물의 도핑 영역인 소스 영역 및 드레인 영역과 도전형 불순물의 비도핑 영역인 채널 영역을 가지는 반도체 패턴
    상기 반도체 패턴을 덮는 게이트 절연막,
    상기 게이트 절연막 위에 형성되는 게이트선 및 상기 게이트선에서 연장되어 있고 상기 채널 영역의 상부에 위치하는 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 층간 절연막,
    상기 층간 절연막 및 상기 게이트 절연막에 각각 형성되어 있고, 상기 소스 영역 및 상기 드레인 영역을 드러내는 제1 및 제2 접촉 구멍,
    상기 층간 절연막 위에 형성되어 있고, 상기 게이트선에 교차하게 위치하는 데이터선, 상기 데이터선에 연결되어 제1 접촉 구멍을 통하여 상기 소스 영역에 연결되는 소스 전극 및 상기 제2 접촉 구멍을 통하여 상기 드레인 영역에 연결되는 드레인 전극을 포함하는 데이터 배선,
    상기 데이터 배선을 덮는 보호막,
    상기 보호막에 상기 드레인 전극을 드러내는 제3 접촉 구멍,
    상기 제3 접촉 구멍을 통하여 상기 드레인 전극에 연결되어 있는 화소 전극을포함하고,
    상기 보호막, 상기 층간 절연막 및 상기 게이트 절연막 중의 적어도 하나는 개구부를 가지며, 상기 개구부는 상기 화소 전극과 중첩하는 액정 표시 장치용 기판.
  5. 제4항에서,
    상기 게이트 절연막, 상기 층간 절연막 및 상기 보호막은 각각 개구부를 가지고 있는 액정 표시 장치용 기판.
  6. 제4항에서,
    상기 반도체 패턴은 다결정 규소로 형성되어 있는 액정 표시 장치용 기판.
  7. 기판,
    상기 기판 위에 형성되는 게이트선 및 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트 절연막 위에 형성되는 반도체 패턴,
    상기 게이트 절연막 위에 상기 게이트선에 교차하게 위치하는 데이터선, 상기 데이터선에 연결되어 상기 반도체 패턴에 전기적으로 연결되는 소스 전극 및 상기 소스 전극에 대응하여 상기 반도체 패턴에 전기적으로 연결되는 드레인 전극을 포함하는 데이터 배선,
    상기 데이터 배선 및 상기 반도체 패턴을 덮는 보호막,
    상기 보호막에 상기 드레인 전극을 드러내는 접촉 구멍,
    상기 접촉 구멍을 통하여 상기 드레인 전극에 연결되어 있는 화소 전극을 포함하고,
    상기 보호막 및 상기 게이트 절연막 중의 적어도 하나는 상기 화소 전극과 중첩하는 부분이 다른 부분보다 얇은 두께를 가지는 액정 표시 장치용 기판.
  8. 제7항에서,
    상기 반도체 패턴은 비정질 규소로 형성되어 있는 액정 표시 장치용 기판.
  9. 기판,
    상기 기판 위에 형성되어 있고, 도전형 불순물의 도핑 영역인 소스 영역 및 드레인 영역과 도전형 불순물의 비도핑 영역인 채널 영역을 가지는 반도체 패턴
    상기 반도체 패턴을 덮는 게이트 절연막,
    상기 게이트 절연막 위에 형성되는 게이트선 및 상기 게이트선에서 연장되어 있고 상기 채널 영역의 상부에 위치하는 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 층간 절연막,
    상기 층간 절연막 및 상기 게이트 절연막에 각각 형성되어 있고, 상기 소스 영역 및 상기 드레인 영역을 드러내는 제1 및 제2 접촉 구멍,
    상기 층간 절연막 위에 형성되어 있고, 상기 게이트선에 교차하게 위치하는데이터선, 상기 데이터선에 연결되어 제1 접촉 구멍을 통하여 상기 소스 영역에 연결되는 소스 전극 및 상기 제2 접촉 구멍을 통하여 상기 드레인 영역에 연결되는 드레인 전극을 포함하는 데이터 배선,
    상기 데이터 배선을 덮는 보호막,
    상기 보호막에 상기 드레인 전극을 드러내는 제3 접촉 구멍,
    상기 제3 접촉 구멍을 통하여 상기 드레인 전극에 연결되어 있는 화소 전극을 포함하고,
    상기 보호막, 상기 층간 절연막 및 상기 게이트 절연막 중의 적어도 하나는 상기 화소 전극과 중첩하는 부분이 다른 부분보다 얇은 두께를 가지는 액정 표시 장치용 기판.
  10. 제9항에서,
    상기 반도체 패턴은 다결정 규소로 형성되어 있는 액정 표시 장치용 기판.
  11. 기판 위에 형성되는 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    게이트 절연막 위에 형성되는 반도체 패턴을 형성하는 단계,
    상기 게이트 절연막 중 광이 투과하는 영역에 해당하는 부분의 상부 일부를 제거하는 단계,
    상기 게이트 절연막 위에 상기 게이트선에 교차하게 위치하는 데이터선, 상기 데이터선에 연결되어 상기 반도체 패턴에 전기적으로 연결되는 소스 전극 및 상기 소스 전극에 대응하여 상기 반도체 패턴에 전기적으로 연결되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선 및 상기 반도체 패턴을 덮는 보호막을 형성하는 단계,
    상기 보호막에 상기 드레인 전극을 드러내는 접촉 구멍을 형성하는 단계,
    상기 접촉 구멍을 통하여 상기 드레인 전극에 연결되어 있는 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 기판의 제조 방법.
  12. 제11항에서,
    상기 반도체 패턴을 형성하는 단계와 상기 게이트 절연막의 상부 일부를 제거하는 단계는 하나의 반투과형 마스크를 사용하여 진행하는 액정 표시 장치용 기판의 제조 방법.
  13. 제11항에서,
    상기 접촉 구멍을 형성한 후, 상기 보호막 중 상기 광이 투과하는 영역에 해당하는 부분의 상부 일부를 제거하는 단계를 더 포함하는 액정 표시 장치용 기판의 제조 방법.
  14. 제13항에서,
    상기 접촉 구멍을 형성하는 단계와 상기 보호막의 상부 일부를 제거하는 단계는 하나의 반투과형 마스크를 사용하여 진행하는 액정 표시 장치용 기판의 제조 방법.
  15. 기판 위에 반도체 패턴을 형성하는 단계,
    상기 반도체 패턴을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 중 광이 투과하는 영역에 해당하는 부분의 상부 일부를 제거하는 단계,
    상기 게이트 절연막 위에 형성되는 게이트선 및 상기 게이트선에서 연장되어 있고 상기 반도체 패턴 위에 위치하는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 전극을 마스크로 상기 반도체 패턴에 불순물을 도핑하여 상기 반도체 패턴에 소스 영역 및 드레인 영역을 형성하는 단계,
    상기 게이트 배선을 덮는 층간 절연막을 형성하는 단계,
    상기 층간 절연막 및 상기 게이트 절연막에 상기 소스 영역 및 상기 드레인 영역을 드러내는 제1 및 제2 접촉 구멍을 형성하는 단계,
    상기 층간 절연막 위에 상기 게이트선에 교차하게 위치하는 데이터선, 상기 데이터선에 연결되어 제1 접촉 구멍을 통하여 상기 소스 영역에 연결되는 소스 전극 및 상기 제2 접촉 구멍을 통하여 상기 드레인 영역에 연결되는 드레인 전극을포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선을 덮는 보호막을 형성하는 단계,
    상기 보호막에 상기 드레인 전극을 드러내는 제3 접촉 구멍을 형성하는 단계,
    상기 제3 접촉 구멍을 통하여 상기 드레인 전극에 연결되어 있는 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 기판의 제조 방법.
  16. 제15항에서,
    상기 제1 및 제2 접촉 구멍을 형성한 후, 상기 층간 절연막 중 상기 광이 투과하는 영역에 해당하는 부분의 상부 일부를 제거하는 단계를 더 포함하는 액정 표시 장치용 기판의 제조 방법.
  17. 제16항에서,
    상기 제1 및 제2 접촉 구멍을 형성하는 단계와 상기 층간 절연막의 상부 일부를 제거하는 단계는 하나의 반투과형 마스크를 사용하여 진행하는 액정 표시 장치용 기판의 제조 방법.
  18. 제15항 또는 제16항에서,
    상기 제3 접촉 구멍을 형성한 후, 상기 보호막 중 상기 광이 투과하는 영역에 해당하는 부분의 상부 일부를 제거하는 단계를 더 포함하는 액정 표시 장치용 기판의 제조 방법.
  19. 제18항에서,
    상기 제3 접촉 구멍을 형성하는 단계와 상기 보호막의 상부 일부를 제거하는 단계는 하나의 반투과형 마스크를 사용하여 진행하는 액정 표시 장치용 기판의 제조 방법.
KR1020010076112A 2001-12-04 2001-12-04 액정 표시 장치용 기판 및 그 제조 방법 KR20030045400A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010076112A KR20030045400A (ko) 2001-12-04 2001-12-04 액정 표시 장치용 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010076112A KR20030045400A (ko) 2001-12-04 2001-12-04 액정 표시 장치용 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20030045400A true KR20030045400A (ko) 2003-06-11

Family

ID=29572836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010076112A KR20030045400A (ko) 2001-12-04 2001-12-04 액정 표시 장치용 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20030045400A (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175088A (ja) * 1993-10-27 1995-07-14 Matsushita Electric Ind Co Ltd 液晶パネル用基板とその製造方法
KR20000001757A (ko) * 1998-06-13 2000-01-15 구본준, 론 위라하디락사 액정표시장치의 제조방법
KR20000010168A (ko) * 1998-07-30 2000-02-15 구본준, 론 위라하디락사 액정 표시 장치 및 그 제조 방법
KR20000027578A (ko) * 1998-10-28 2000-05-15 구본준, 론 위라하디락사 회절 노광 기술을 이용한 액정 표시 장치 제조 방법
KR20010005224A (ko) * 1999-06-30 2001-01-15 윤종용 수직 배향 액정 표시 장치 및 그 제조 방법
KR20010089222A (ko) * 2000-03-08 2001-09-29 야마자끼 순페이 반도체 장치 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175088A (ja) * 1993-10-27 1995-07-14 Matsushita Electric Ind Co Ltd 液晶パネル用基板とその製造方法
KR20000001757A (ko) * 1998-06-13 2000-01-15 구본준, 론 위라하디락사 액정표시장치의 제조방법
KR20000010168A (ko) * 1998-07-30 2000-02-15 구본준, 론 위라하디락사 액정 표시 장치 및 그 제조 방법
KR20000027578A (ko) * 1998-10-28 2000-05-15 구본준, 론 위라하디락사 회절 노광 기술을 이용한 액정 표시 장치 제조 방법
KR20010005224A (ko) * 1999-06-30 2001-01-15 윤종용 수직 배향 액정 표시 장치 및 그 제조 방법
KR20010089222A (ko) * 2000-03-08 2001-09-29 야마자끼 순페이 반도체 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR101248003B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
JP2004531086A (ja) 薄膜トランジスタ基板及びその製造方法
KR100309925B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크
KR100623977B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010010117A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100767357B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100333978B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100729767B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20000073727A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR20030045400A (ko) 액정 표시 장치용 기판 및 그 제조 방법
KR100338009B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
KR101277220B1 (ko) 박막트랜지스터 기판과 이의 제조방법
KR100283519B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100709710B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100686236B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100783699B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100502813B1 (ko) 박막트랜지스터의제조방법,박막트랜지스터기판및그제조방법
KR100878263B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100816339B1 (ko) 박막 트랜지스터 기판
KR100848104B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR100670050B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100816334B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application