KR100783699B1 - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR100783699B1
KR100783699B1 KR1020010004670A KR20010004670A KR100783699B1 KR 100783699 B1 KR100783699 B1 KR 100783699B1 KR 1020010004670 A KR1020010004670 A KR 1020010004670A KR 20010004670 A KR20010004670 A KR 20010004670A KR 100783699 B1 KR100783699 B1 KR 100783699B1
Authority
KR
South Korea
Prior art keywords
forming
layer
photoresist pattern
pattern
gate
Prior art date
Application number
KR1020010004670A
Other languages
English (en)
Other versions
KR20020064067A (ko
Inventor
박영배
이정호
허성욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010004670A priority Critical patent/KR100783699B1/ko
Publication of KR20020064067A publication Critical patent/KR20020064067A/ko
Application granted granted Critical
Publication of KR100783699B1 publication Critical patent/KR100783699B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성한다. 다음, 게이트 절연막, 반도체층 및 저항성 접촉층을 차례로 형성한 후, 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 다음, 보호막을 증착하고 드레인 전극, 게이트 패드 및 데이터 패드를 각각 드러내는 접촉 구멍을 형성한다. 다음, 보호막 위에 투명 도전막을 증착하고 그 위에 위치에 따라 두께가 다른 감광막 패턴을 형성한다. 감광막 패턴 중에서 돌기 패턴이 형성될 부분에 위치한 제1 부분의 두께는 드레인 전극, 게이트 패드, 데이터 패드 및 돌기 패턴이 형성될 부분을 제외한 부분에 위치한 제2 부분보다 두께가 두껍고 제1 및 제2 부분을 제외한 나머지 부분의 감광막은 제거한다. 다음, 투명 도전막을 제거하고, 감광막 패턴을 에치백하여 남겨진 감광막 패턴으로 이루어진 돌기 패턴을 형성하며, 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
감광막 패턴, 에치백, 돌기 패턴

Description

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법{manufacturing method of thin film transistor array panel for liquid crystal display}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 2는 도 1에서 Ⅱ-Ⅱ 선에 대한 단면도이고,
도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 3b는 도 3a에서 Ⅲb-Ⅲb 선에 대한 단면도이고,
도 4a는 도 3a 다음 단계에서의 배치도이고,
도 4b는 도 4a에서 Ⅳb-Ⅳb 선에 대한 단면도이고,
도 5a는 도 4a 다음 단계에서의 배치도이고,
도 5b는 도 5a에서 Ⅴb-Ⅴb 선에 대한 단면도이고,
도 6a는 도 5a 다음 단계에서의 배치도이고,
도 6b는 도 6a에서 Ⅵb-Ⅵb 선에 대한 단면도이고,
도 7 및 도 8은 도 6b 다음 단계에서의 공정을 그 순서에 따라 차례로 도시한 단면도이고,
도 9는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기 판을 도시한 배치도이고,
도 10은 도 9에서 Ⅹ-Ⅹ 선에 대한 단면도이고,
도 11a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 11b는 도 11a에서 XⅠb-XⅠb 선에 대한 단면도이고,
도 12a는 도 11a 다음 단계에서의 배치도이고,
도 12b는 도 12a에서 XⅡb-XⅡb 선에 대한 단면도이고,
도 13a는 도 12a 다음 단계에서의 배치도이고,
도 13b는 도 13a에서 XⅢb-XⅢb 선에 대한 단면도이고,
도 14 및 도 15는 도 13b 다음 단계에서의 공정을 그 순서에 따라 차례로 도시한 단면도이고,
도 16a는 도 15 다음 단계에서의 배치도이고,
도 16b는 도 16a에서 XⅥb-XⅥb 선에 대한 단면도이고,
도 17은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 18은 도 17에서 XⅧ-XⅧ 선에 대한 단면도이고,
도 19는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판을 제조할 때 데이터 배선을 형성한 후의 공정을 도시한 단면도이고,
도 20은 도 19 다음 단계에서의 단면도이고,
도 21a는 도 20 다음 단계에서의 배치도이고,
도 21b는 도 21a에서 XXⅠb-XXⅠb 선에 대한 단면도이고,
도 22는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 23은 도 22에서 XXⅢ-XXⅢ 선에 대한 단면도이고,
도 24는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판을 제조할 때 게이트 배선을 형성한 이후의 공정을 도시한 단면도이고,
도 25a는 도 24 다음 단계에서의 배치도이고,
도 25b는 도 25a에서 XXⅤb-XXⅤb 선에 대한 단면도이고,
도 26a는 도 25a 다음 단계에서의 배치도이고,
도 26b는 도 26a에서 XXⅥb-XXⅥb선에 대한 단면도이고,
도 27 및 도 28은 도 26b 다음 단계에서의 공정을 그 순서에 따라 차례로 도시한 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열 시켜 투과되는 빛의 양을 조절하는 표시 장치이다.
두 기판 중에 한 기판에는 박막 트랜지스터와 화소 전극 등이 형성되어 있고 나머지 한 기판에는 색 필터와 공통 전극 등이 형성되는 것이 일반적이며, 이 두 기판을 각각 제조한 후 조립하면 액정 표시 장치가 완성된다.
이러한 액정 표시 장치에서 광시야각을 확보하기 위하여 두 기판에 모두 돌기 패턴을 형성하거나, 색 필터가 형성되어 있는 기판에는 돌기 패턴을, 박막 트랜지스터가 형성되어 있는 기판에는 화소 전극을 패터닝하는 방법을 사용하는데 이들 방법에서는 사진 식각 공정이 추가되어 생산 비용이 증가하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 광시야각을 확보함과 동시에 생산 비용을 줄이는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 화소 전극을 형성할 때 또는 보호막을 형성할 때 사용한 감광막 패턴을 이용하여 돌기 패턴을 형성한다.
본 발명에 따르면, 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막과 반도체층을 차례로 형성한다. 다음, 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하고, 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성한다. 다음, 투명 도전막을 증착하고, 위치에 따라 두께가 다른 제1 감광막 패턴을 형성한다. 다음, 드레인 전극과 연결되는 화소 전극과 화소 전극 상부에 위치하며 제1 감광막 패턴으로 이루어 진 돌기 패턴을 함께 형성한다.
여기서, 제1 감광막 패턴은 제1 두께를 가지는 제1 부분, 제1 두께보다 두꺼운 제2 부분, 두께를 갖지 않으며 제1 및 제2 부분을 제외한 제3 부분을 포함하며, 제1 부분은 화소 전극, 제2 부분은 돌기 패턴이 형성될 부분에 위치하도록 하는 것이 바람직하다.
이때, 화소 전극과 돌기 패턴을 형성할 때는, 먼저 제1 감광막 패턴을 마스크로 하여 투명 도전막을 제거하고, 제1 감광막 패턴을 에치백하여 화소 전극 상부에 제1 감광막 패턴의 제2 부분을 남긴다.
또한, 제1 감광막 패턴은 제1 영역, 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하며, 마스크의 제1, 제2 및 제3 영역은 제1 감광막 패턴의 제1, 제2 및 제3 부분에 각각 대응하도록 정렬되는 것이 바람직하다. 여기서, 제1 내지 제3 영역의 투과율을 다르게 조절하기 위해 광마스크에 반투과막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있을 수 있다.
한편, 반도체층과 데이터 배선을 한 번의 사진 공정으로 형성할 수 있는데, 이에 대하여 다음에서 설명한다. 먼저, 게이트 절연막 위에 비정질 규소층을 증착하고 그 위에 데이터 배선용 도전체층을 증착한다. 다음, 데이터 배선이 형성될 부분에 위치하는 제4 부분, 제4 부분보다 두께가 얇으며 소스 전극과 드레인 전극 사이에 위치하는 제5 부분 및 두께가 없는 제6 부분으로 이루어진 제2 감광막 패턴을 형성한다. 다음, 제2 감광막 패턴을 마스크로 하여 제6 부분의 도전체층을 식 각하여 비정질 규소층을 드러낸다. 다음, 제2 감광막 패턴의 제5 부분과 노출되어 있는 비정질 규소층을 식각한 후, 제5 부분이 제거되어 드러난 도전체층을 식각한다. 다음, 남아 있는 제2 감광막 패턴을 제거한다.
여기서, 반도체층과 데이터 배선 사이에 저항성 접촉층을 더 형성할 수 있으며, 반도체층, 저항성 접촉층 및 데이터 배선을 한 번의 사진 공정으로 형성할 수 있다.
한편, 게이트 배선은 게이트선에 연결되어 있는 게이트 패드를 더 포함하며, 데이터 배선은 데이터선에 연결되어 있는 데이터 패드를 더 포함하고, 보호막을 형성할 때 게이트 패드 및 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 형성하며, 제1 감광막 패턴을 형성할 때 제1 감광막 패턴의 제1 부분이 게이트 패드 및 데이터 패드 상부에 위치하도록 하고, 화소 전극을 형성할 때 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 형성할 수도 있다.
본 발명의 다른 실시예에 따르면, 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막과 반도체층을 차례로 형성한다. 다음, 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하고, 보호막을 증착한다. 다음, 위치에 따라 두께가 다른 제1 감광막 패턴을 형성하고, 드레인 전극을 드러내는 제1 접촉 구멍과 제1 감광막 패턴으로 이루어진 돌기 패턴을 형성한다. 다음, 드레인 전극과 연결되며 돌기 패턴을 덮는 화소 전극을 형성한다.
이때, 제1 감광막 패턴은 제1 두께를 가지는 제1 부분, 제1 두께보다 두꺼운 제2 부분, 두께를 갖지 않으며 제1 및 제2 부분을 제외한 제3 부분을 포함하며, 제1 감광막 패턴에서 제2 부분은 돌기 패턴이 형성될 부분, 제3 부분은 드레인 전극 상부, 제1 부분은 제2 및 제3 부분을 제외한 부분에 위치하도록 형성하는 것이 바람직하다.
한편, 제1 접촉 구멍과 돌기 패턴을 형성할 때는, 먼저 제1 감광막 패턴을 마스크로 하여 보호막을 제거하여 드레인 전극을 드러내고, 제1 감광막 패턴을 에치백하여 제1 감광막 패턴의 제2 부분을 남긴다. 여기서, 보호막과 제1 감광막 패턴을 함께 식각할 수도 있다.
또한, 제1 감광막 패턴은 제1 영역, 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하며, 마스크의 제1, 제2 및 제3 영역은 제1 감광막 패턴의 제1, 제2 및 제3 부분에 각각 대응하도록 정렬되는 것이 바람직하다. 제1 내지 제3 영역의 투과율을 다르게 조절하기 위해 광마스크에 반투과막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있을 수 있다.
한편, 반도체층과 데이터 배선을 한 번의 사진 공정으로 형성할 수 있는데, 이에 대하여 다음에서 설명한다. 먼저, 게이트 절연막 위에 비정질 규소층을 증착하고 그 위에 데이터 배선용 도전체층을 증착한다. 다음, 데이터 배선이 형성될 부분에 위치하는 제4 부분, 제4 부분보다 두께가 얇으며 소스 전극과 드레인 전극 사이에 위치하는 제5 부분 및 두께가 없는 제6 부분으로 이루어진 제2 감광막 패턴 을 형성한다. 다음, 제2 감광막 패턴을 마스크로 하여 제6 부분의 도전체층을 식각하여 비정질 규소층을 드러낸다. 다음, 제2 감광막 패턴의 제5 부분과 노출되어 있는 비정질 규소층을 식각한 후, 제5 부분이 제거되어 드러난 도전체층을 식각한다. 다음, 남아 있는 제2 감광막 패턴을 제거한다.
여기서, 반도체층과 데이터 배선 사이에 저항성 접촉층을 더 형성할 수 있으며, 반도체층, 저항성 접촉층 및 데이터 배선을 한 번의 사진 공정으로 형성할 수 있다.
본 발명의 또다른 실시예에 따르면, 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막과 반도체층을 차례로 형성한다. 다음, 게이트선과 교차하여 화소 영역을 이루는 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하고 보호막을 증착한 후, 위치에 따라 두께가 다른 제1 감광막 패턴을 형성한다. 다음, 보호막에 드레인 전극을 드러내는 제1 접촉 구멍을 형성하고, 화소 영역의 보호막의 일부를 제거하여 게이트 절연막을 드러내고, 화소 영역의 제거되지 않은 보호막을 돌기 패턴으로 한다. 다음, 드레인 전극과 연결되는 화소 전극을 형성한다.
여기서, 제1 감광막 패턴은 제1 두께를 가지는 제1 부분, 제1 두께보다 두꺼운 제2 부분, 두께를 갖지 않으며 제1 및 제2 부분을 제외한 제3 부분을 포함하며, 제1 감광막 패턴에서 제1 부분은 화소 영역의 게이트 절연막이 제거되는 부분, 제3 부분은 드레인 전극 상부, 제2 부분은 제1 및 제3 부분을 제외한 부분에 위치하도록 형성하는 것이 바람직하다.
이때, 제1 접촉 구멍과 돌기 패턴을 형성할 때는, 먼저 제1 감광막 패턴을 마스크로 하여 보호막을 제거하고, 제1 감광막 패턴을 에치백하여 제1 감광막 패턴의 제2 부분을 남기고 제1 부분의 보호막을 드러낸다. 다음, 제1 부분의 보호막을 제거하고, 제1 감광막 패턴을 제거한다.
한편, 제1 감광막 패턴은 제1 영역, 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하며, 마스크의 제1, 제2 및 제3 영역은 제1 감광막 패턴의 제1, 제2 및 제3 부분에 각각 대응하도록 정렬되는 것이 바람직하다. 제1 내지 제3 영역의 투과율을 다르게 조절하기 위해 광마스크에 반투과막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있을 수 있다.
한편, 반도체층과 데이터 배선을 한 번의 사진 공정으로 형성할 수 있는데, 이에 대하여 다음에서 설명한다. 먼저, 게이트 절연막 위에 비정질 규소층을 증착하고 그 위에 데이터 배선용 도전체층을 증착한다. 다음, 데이터 배선이 형성될 부분에 위치하는 제4 부분, 제4 부분보다 두께가 얇으며 소스 전극과 드레인 전극 사이에 위치하는 제5 부분 및 두께가 없는 제6 부분으로 이루어진 제2 감광막 패턴을 형성한다. 다음, 제2 감광막 패턴을 마스크로 하여 제6 부분의 도전체층을 식각하여 비정질 규소층을 드러낸다. 다음, 제2 감광막 패턴의 제5 부분과 노출되어 있는 비정질 규소층을 식각한 후, 제5 부분이 제거되어 드러난 도전체층을 식각한다. 다음, 남아 있는 제2 감광막 패턴을 제거한다.
여기서, 반도체층과 데이터 배선 사이에 저항성 접촉층을 더 형성하며, 반도 체층, 저항성 접촉층 및 데이터 배선을 한 번의 사진 공정으로 형성할 수 있다.
이러한 본 발명에서는 보호막을 형성할 때 또는 화소 전극을 형성할 때 사용한 감광막 패턴을 이용하여 사진 식각 공정 수를 증가시키지 않고 돌기 패턴을 형성하여 광시야각을 확보할 수 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1에서 Ⅱ-Ⅱ 선에 대한 단면도이다.
도 1 및 도 2에서와 같이, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW), 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 게이트 배선(21, 22, 23)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다.
게이트 배선(21, 22, 23)은 단일층으로 형성할 수도 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, 그 예로 Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층을 들 수 있다.
게이트 배선(21, 22, 23) 위에는 질화 규소(SiNX) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 반도체층(41)이 섬 모양으로 형성되어 있으며, 반도체층(41) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질 규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 형성되어 있다.
저항성 접촉층(52, 53) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다.
데이터 배선(61, 62, 63, 64)도 게이트 배선(21, 22, 23)과 마찬가지로 단일층으로 형성될 수 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.
데이터 배선(61, 62, 63, 64) 및 게이트 절연막(30) 위에는 질화 규소로 이 루어진 보호막(70)이 형성되어 있다. 보호막(70)은 게이트 절연막(30)과 함께 게이트 패드(23)를 드러내는 접촉 구멍(73)을 가지고 있을 뿐만 아니라, 데이터 패드(64)를 드러내는 접촉 구멍(74)과 드레인 전극(63)을 드러내는 접촉 구멍(72)을 가지고 있다.
보호막(70) 위에는 ITO(indium tin oxde) 또는 IZO(indium zinc oxide)와 같은 투명 도전막으로 이루어진 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다.
화소 전극(80)은 접촉 구멍(72)을 통하여 드레인 전극(63)과 연결되어 화상 신호를 전달받는다. 보조 게이트 패드(83)와 보조 데이터 패드(84)는 접촉 구멍(73, 74)을 통해 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되어 있으며, 이들은 패드(23, 64)와 외부 회로 장치와의 접착성을 보완하고 패드(23, 64)를 보호하는 역할을 한다.
화소 전극(80) 위에는 감광막으로 이루어진 돌기 패턴(112)이 형성되어 있다. 돌기 패턴(112)은 직사각형 모양의 화소 전극(80)을 상부와 하부로 구분할 때 화소 전극(80)의 상부와 하부의 대각선 방향으로 뻗어 있으며 화소 전극(80)의 한쪽 변에서 만나고 있다. 돌기 패턴(112)을 중심으로 액정의 배향이 바뀌므로 광시야각을 구현할 수 있다.
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 7b, 앞서의 도 1 및 도 2를 참조하여 설명한다.
먼저, 도 3a 및 도 3b에서와 같이, 절연 기판(10) 위에 게이트 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 1,000Å 내지 3,000Å의 두께로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선을 형성한다.
다음, 도 4a 및 도 4b에서와 같이, 게이트 절연막(30), 비정질 규소층 및 n형 불순물이 도핑된 비정질 규소층을 화학 기상 증착법 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å 및 300Å 내지 600Å의 두께로 차례로 증착하고, 상부의 두 층을 마스크를 이용한 사진 식각 공정으로 패터닝하여 반도체층(41) 및 저항성 접촉층(51)을 형성한다.
다음, 도 5a 및 도 5b에서와 같이, 데이터 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 1,500Å 내지 3,000Å의 두께로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선을 형성한다. 다음, 소스 전극(62)과 드레인 전극(63)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.
다음, 도 6a 및 도 6b에서와 같이, 질화 규소를 화학 기상 증착법 따위를 이용하여 3,000Å 이상의 두께로 보호막(70)을 증착한 후, 마스크를 이용한 사진 식각 공정으로 패터닝하여 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64)를 각각 드러내는 접촉 구멍(72, 73, 74)을 형성한다.
다음, 도 7에서와 같이, 보호막(70) 위에 ITO 또는 IZO와 같은 투명 도전막(85)을 스퍼터링 따위의 방법으로 400Å 내지 500Å의 두께로 증착하고 감광막을 도포한다. 다음, 위치에 따라 투과율이 다른 마스크(100)를 사용하여 감광막에 빛을 조사한 후 현상하여 위치에 따라 두께가 다른 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 돌기 패턴이 형성될 부분(A)에 위치한 제1 부분(112)의 두께는 드레인 전극(63), 게이트 패드(23), 데이터 패드(64)가 형성될 부분과 화소 영역에서 돌기 패턴이 형성될 부분을 제외한 C 부분에 위치한 제2 부분(114)보다 두께가 두껍고 A 및 C 부분을 제외한 나머지 B 부분의 감광막은 제거한다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, C 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투과막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광 시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투과막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
여기서, 감광막의 제2 부분(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
다음, 감광막 패턴(112, 114)과 투명 도전막(85)에 대한 식각을 진행한다.
먼저, 도 8에서와 같이, B 부분의 노출되어 있는 투명 도전막(85)을 제거한다. 다음, 감광막 패턴(112, 114)을 에치백(etch back)하면 앞서의 도 1 및 도 2에서와 같이, 감광막 패턴(114)이 제거되고 화소 영역 상부에는 감광막 패턴(112)으로 이루어진 돌기 패턴이 형성되며, 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 완성된다.
한편, 본 발명의 제1 실시예에서와 같이 화소 전극(80)을 형성할 때 사용한 감광막 패턴을 이용하여 돌기 패턴(112)을 형성할 수 있으나, 보호막(70)을 형성할 때 사용한 감광막 패턴을 이용하여 돌기 패턴을 형성할 수도 있다. 이에 대하여 도 9 내지 도 16b를 참조하여 본 발명의 제2 실시예로 설명한다.
먼저, 도 9 및 도 10을 참조하여 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 9는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 10은 도 9에서 Ⅹ-Ⅹ 선에 대한 단면도이다.
도 9 및 도 10에서와 같이, 절연 기판(10) 위에 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선이 형성되어 있고, 그 위에 게이트 절연막(30)이 형성되어 있다. 게이트 절연막(30) 위에 반도체층(41)이 형성되어 있고, 반도체층(41) 위에 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 있다. 게이트 절연막(30)과 저항성 접촉층(52, 53) 위에 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데 이터 배선이 형성되어 있다. 데이터 배선(61, 62, 63, 64) 위에는 보호막(70)이 형성되어 있으며, 보호막(70) 위의 화소 영역에는 감광막으로 이루어진 십자 형태의 돌기 패턴(132)이 형성되어 있다. 보호막(70) 위에는 게이트 패드(23) 및 데이터 패드(64)와 연결되어 있는 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있으며, 화소 영역의 보호막(70)과 돌기 패턴(132) 위에는 드레인 전극(63)과 연결되는 화소 전극(80)이 형성되어 있다.
여기서, 십자 형태의 돌기 패턴(132)은 액정의 배향이 다중 영역으로 형성되어 광시야각을 확보할 수 있다.
그러면, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 11a 내지 도 16b, 앞서의 도 9 및 도 10을 참조하여 설명한다.
먼저, 도 11a 및 도 11b에서와 같이, 절연 기판(10) 위에 게이트 배선용 도전체 또는 금속을 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선을 형성한다.
다음, 도 12a 및 도 12b에서와 같이, 게이트 절연막(30), 비정질 규소층 및 n형 불순물이 도핑된 비정질 규소층을 차례로 증착하고, 상부의 두 층을 마스크를 이용한 사진 식각 공정으로 패터닝하여 반도체층(41) 및 저항성 접촉층(51)을 형성한다.
다음, 도 13a 및 도 13b에서와 같이, 데이터 배선용 도전체 또는 금속을 증 착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선을 형성한다. 다음, 소스 전극(62)과 드레인 전극(63)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.
다음, 도 14a 및 도 14b에서와 같이, 질화 규소로 이루어진 보호막(70)을 증착한 후, 감광막을 도포하고 위치에 따라 투과율이 다른 마스크(120)를 이용하여 감광막에 빛을 조사한 후 현상하여 위치에 따라 두께가 다른 감광막 패턴(132, 134)을 형성한다. 이때, 감광막 패턴(132, 134) 중에서 돌기 패턴이 형성될 부분(A)에 위치한 제1 부분(132)의 두께는 드레인 전극(63), 게이트 패드(23), 데이터 패드(64) 및 돌기 패턴이 형성될 부분을 제외한 C 부분에 위치한 제2 부분(134)보다 두께가 두껍고 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(6) 상부의 B 부분의 감광막은 제거한다.
다음, 도 15에서와 같이, 감광막 패턴(132, 134)을 마스크로 하여 보호막(70)과 게이트 절연막(30)을 식각하여 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64)를 각각 드러내는 접촉 구멍(72, 73, 74)을 형성한다.
다음, 감광막 패턴(132, 134)을 에치백하여 도 16a 및 도 16b에서와 같이, 화소 영역에 감광막 패턴(132)을 남겨 돌기 패턴으로 한다.
여기서, 위치에 따라 두께가 다른 감광막 패턴(132, 134)을 형성한 후, 보호막(70), 게이트 절연막(30) 및 감광막 패턴(132, 134)을 함께 식각하는 방법을 사용하여 접촉 구멍(72, 73, 74)을 형성함과 동시에 감광막 패턴(134)으로 이루어진 돌기 패턴을 형성할 수도 있다.
다음, 앞서의 도 9 및 도 10에서와 같이, 보호막(70) 위에 ITO 또는 IZO와 같은 투명 도전막을 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
한편, 돌기 패턴을 감광막으로 하는 대신 보호막으로 형성할 수도 있다. 이에 대하여 도 17 내지 도 21b를 참조하여 본 발명의 제3 실시예로 설명한다.
먼저, 도 17 및 도 18을 참조하여 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 17은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 18은 도 17에서 XⅧ-XⅧ 선에 대한 단면도이다.
도 17 및 도 18에서와 같이, 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조는 돌기 패턴이 보호막(70)으로 이루어져 있는 점을 제외하면 제2 실시예와 동일하다.
절연 기판(10) 위에 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선이 형성되어 있고, 그 위에 게이트 절연막(30)이 형성되어 있다. 게이트 절연막(30) 위에 반도체층(41)이 형성되어 있고, 반도체층(41) 위에 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 있다. 게이트 절연막(30)과 저항성 접촉층(52, 53) 위에 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선이 형성되어 있다. 데이터 배선(61, 62, 63, 64) 위에는 보호막(70)이 형성되어 있으며, 화소 영역에 는 보호막(70)으로 이루어진 십자 모양의 돌기 패턴이 형성되어 있고 돌기 패턴을 제외한 나머지 화소 영역에는 게이트 절연막(30)이 드러나 있다. 화소 영역에는 드레인 전극(63)과 연결되어 있는 화소 전극(80)이 형성되어 있으며, 보호막(70) 위에는 게이트 패드(23) 및 데이터 패드(64)와 연결되어 있는 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다.
그러면, 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다. 여기서는 데이터 배선(61, 62, 63, 64)을 형성하는 공정까지는 제2 실시예와 동일하므로 그 이후의 공정에 대하여만 설명한다.
도 19에서와 같이, 데이터 배선(61, 62, 63, 64)을 덮는 보호막(70)을 증착하고 감광막을 도포한다. 다음, 위치에 따라 투과율이 다른 마스크(140)를 이용하여 감광막에 빛을 조사한 후 현상하여 위치에 따라 두께가 다른 감광막 패턴(152, 154)을 형성한다. 이때, 감광막 패턴(152, 154) 중에서 돌기 패턴이 형성될 부분(A)에 위치한 제1 부분(152)의 두께는 드레인 전극(63), 게이트 패드(23), 데이터 패드(64) 및 돌기 패턴이 형성될 부분을 제외한 화소 영역 상부의 C 부분에 위치한 제2 부분(134)보다 두께가 두껍고 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64) 상부의 B 부분의 감광막은 제거한다.
다음, 도 20에서와 같이, 감광막 패턴(152, 154)을 마스크로 하여 보호막(70)과 게이트 절연막(30)을 식각하여 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64)를 드러낸다. 다음, 감광막 패턴(152, 154)을 에치백하여 C 부분의 보호막(70)을 드러낸 후, C 부분의 보호막(70)을 제거하고 남은 감광막 패턴(152)을 제거하여 도 21a 및 도 21b에서와 같이, 화소 영역에 보호막(70)으로 이루어진 십자 모양의 돌기 패턴을 형성하고 화소 영역의 나머지 부분에는 게이트 절연막(30)을 드러낸다.
본 발명의 제1 내지 제3 실시예에서는 박막 트랜지스터 기판을 제조할 때 다섯 번의 사진 식각 공정을 사용하였으나, 네 번의 사진 식각 공정을 사용하여 제조할 수도 있다. 이에 대하여 도 22 내지 도 28을 참조하여 본 발명의 제4 실시예로 설명한다. 여기서는 제1 실시예에서와 같은 구조의 돌기를 갖는 박막 트랜지스터 기판을 네 번의 사진 식각 공정을 사용하여 제조하는 경우에 대하여 설명하지만, 제2 및 제3 실시예에서도 마찬가지로 적용할 수 있다.
먼저, 도 22 및 도 23을 참조하여 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 22는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 23은 도 22에서 XXⅢ-XXⅢ 선에 대한 단면도이다.
도 22 및 도 23에서와 같이, 절연 기판(10) 위에 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선이 형성되어 있고, 게이트 배선(21, 22, 23) 위에 게이트 절연막(30)이 형성되어 있다. 게이트 절연막(30) 위에는 반도체층(41)이 형성되어 있으며, 반도체층(41) 위에는 저항성 접촉층(52, 53)이 형성되어 있다. 저항성 접촉층(52, 53) 위에는 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선(61, 62, 63, 64)이 형성되어 있다.
저항성 접촉층(52, 53)은 그 하부의 반도체층(41)과 그 상부의 데이터 배선(61, 62, 63, 64)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(61, 62, 63, 64)과 완전히 동일한 형태를 가진다.
한편, 반도체층(41)은 박막 트랜지스터의 채널부(F)를 제외하면 데이터 배선(61, 62, 63, 64) 및 저항성 접촉층(52, 53)과 동일한 형태를 가진다.
데이터 배선(61, 62, 63, 64) 위에는 보호막(70)이 형성되어 있고, 보호막(70)은 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64)를 각각 드러내는 접촉구멍(72, 73, 74)을 가지고 있다. 보호막(70) 위에는 ITO 또는 IZO 따위의 투명 도전막으로 이루어져 있으며, 접촉 구멍(72, 73, 74)을 통하여 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되는 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다. 화소 전극(80) 위에는 돌기 패턴(172)이 형성되어 있다.
그러면, 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 24 내지 도 28과 앞서의 도 22 및 도 23을 참조하여 설명한다.
먼저, 앞서의 제1 실시예와 동일하게 제1 사진 식각 공정으로 패터닝하여 게이트 배선(21, 22, 23)을 형성하고, 도 24에서와 같이, 게이트 절연막(30), 비정질 규소층(40), 도핑된 비정질 규소층(50) 및 데이터 배선용 도전체층(60)을 차례로 증착한 후 감광막을 도포한다. 다음, 위치에 따라 투과율이 다른 마스크(160)를 통하여 감광막에 빛을 조사한 후 제2 사진 공정으로 현상하여 감광막 패턴(172, 174)을 형성한다. 이때, 감광막 패턴(172, 174) 중에서 박막 트랜지스터의 채널부(F), 즉 소스 전극(62)과 드레인 전극(63) 사이에 위치한 제1 부분(174)은 데이터 배선부(D), 즉 데이터 배선(61, 62, 63, 64)이 형성될 부분에 위치한 제2 부분(172)보다 두께가 얇게 되도록 하며, 기타 부분(E)의 감광막은 모두 제거한다.
다음, 감광막 패턴(174) 및 그 하부의 막들, 즉 도전체층(60), 도핑된 비정질 규소층(50) 및 비정질 규소층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(D)에는 데이터 배선과 그 하부의 막들이 그대로 남아 있고, 채널부(F)에는 비정질 규소층만 남아 있어야 하며, 나머지 부분(E)에는 세 개층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 기타 부분(E)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 도핑된 비정질 규소층(50)을 노출시킨다. 이렇게 하면, 채널부(F) 및 데이터 배선부(D)의 도전체층(60)이 남고 기타 부분(E)에서는 모두 제거되어 그 하부의 도핑된 비정질 규소층(50)이 드러난다.
다음, 기타 부분(E)의 도핑된 비정질 규소층(50) 및 그 하부의 비정질 규소층(40)을 감광막의 제1 부분(174)과 함께 동시에 제거한다. 이렇게 하면, 채널부(F)의 제1 부분(174)이 제거되어 도전체층(60)이 드러나고, 기타 부분(E)의 도핑된 비정질 규소층(50) 및 비정질 규소층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(D)의 제2 부분(172) 역시 식각되므로 두께가 얇아진다.
다음, 애싱을 통하여 채널부(F)의 도전체층(60) 표면에 남아 있는 감광막 찌 꺼기를 제거한다.
다음, 채널부(F)의 도전체층(60) 및 그 하부의 도핑된 비정질 규소층(50)을 식각하여 제거한다.
마지막으로, 데이터 배선부(D)에 남아 있는 감광막 제2 부분(172)을 제거하면, 도 25a 및 도 25b에서와 같이, 소스 전극(62)과 드레인 전극(63)이 분리되면서 데이터 배선(61, 62, 63, 64)과 그 하부의 저항성 접촉층(52, 53) 및 반도체층(41)이 완성된다.
이와 같이 하여 데이터 배선(61, 62, 63, 64)을 형성한 후, 도 26a 및 26b에서와 같이 제1 실시예에서와 동일한 방법으로 질화규소를 증착하여 보호막을 형성하고 제3 사진 식각 공정으로 패터닝하여 접촉 구멍(72, 73, 74)을 형성한다.
다음, 도 27에서와 같이, 제1 실시예와 같은 방법으로 ITO 또는 IZO와 같은 투명 도전막을 증착하고 제4 사진 공정으로 위치에 따라 두께가 다른 감광막 패턴(112, 114)을 형성한다.
다음, 도 28에서와 같이, 감광막 패턴(112, 114)을 마스크로 투명 도전막을 식각하고 제1 실시예와 같은 방법으로 감광막 패턴(112, 114)을 제거하여 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되는 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성하고, 화소 영역에 돌기 패턴(112)을 형성한다.
이러한 본 발명의 제4 실시예에서는 앞서의 실시예에 따른 효과뿐만 아니라 데이터 배선(61, 62, 63, 64)과 그 하부의 저항성 접촉층(52, 53) 및 반도체층(41) 을 한 번의 사진 공정으로 형성하여 제조 공정을 단순화할 수 있다.
이와 같이 본 발명에서는 보호막을 형성할 때 또는 화소 전극을 형성할 때 사용한 감광막 패턴을 이용하여 사진 식각 공정 수를 증가시키지 않고 돌기 패턴을 형성하여 광시야각을 확보할 수 있다.

Claims (32)

  1. 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    게이트 절연막을 형성하는 단계,
    반도체층을 형성하는 단계,
    데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    상기 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성하는 단계,
    투명 도전막을 증착하는 단계,
    위치에 따라 두께가 다른 제1 감광막 패턴을 형성하는 단계,
    상기 드레인 전극과 연결되는 화소 전극과 상기 화소 전극 상부에 위치하며 상기 제1 감광막 패턴으로 이루어진 돌기 패턴을 함께 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 제1 감광막 패턴은 제1 두께를 가지는 제1 부분, 상기 제1 두께보다 두꺼운 제2 부분, 두께를 갖지 않으며 상기 제1 및 제2 부분을 제외한 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제2항에서,
    상기 제1 감광막 패턴에서 상기 제1 부분은 상기 화소 전극, 상기 제2 부분은 상기 돌기 패턴이 형성될 부분에 위치하도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제2항에서,
    상기 화소 전극과 상기 돌기 패턴을 형성하는 단계는,
    상기 제1 감광막 패턴을 마스크로 하여 상기 투명 도전막을 제거하는 단계,
    상기 제1 감광막 패턴을 에치백하여 상기 화소 전극 상부에 상기 제1 감광막 패턴의 제2 부분을 남기는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제2항에서,
    상기 제1 감광막 패턴은 제1 영역, 상기 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 상기 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하며, 상기 마스크의 제1, 제2 및 제3 영역은 상기 제1 감광막 패턴의 제1, 제2 및 제3 부분에 각각 대응하도록 정렬되는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제5항에서,
    상기 제1 내지 제3 영역의 투과율을 다르게 조절하기 위해 상기 광마스크에 반투과막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제1항에서,
    상기 반도체층과 상기 데이터 배선을 한 번의 사진 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제7항에서,
    상기 반도체층과 상기 데이터 배선을 형성하는 단계는,
    상기 게이트 절연막 위에 비정질 규소층을 증착하는 단계,
    상기 비정질 규소층 위에 데이터 배선용 도전체층을 증착하는 단계,
    상기 데이터 배선이 형성될 부분에 위치하는 제4 부분, 상기 제4 부분보다 두께가 얇으며 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 제5 부분 및 두께가 없는 제6 부분으로 이루어진 제2 감광막 패턴을 형성하는 단계,
    상기 제2 감광막 패턴을 마스크로 하여 상기 제6 부분의 상기 도전체층을 식각하여 상기 비정질 규소층을 드러내는 단계,
    상기 제2 감광막 패턴의 제5 부분과 노출되어 있는 상기 비정질 규소층을 식각하는 단계,
    상기 제5 부분이 제거되어 드러난 상기 도전체층을 식각하는 단계,
    남아 있는 상기 제2 감광막 패턴을 제거하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제1항에서,
    상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제9항에서,
    상기 반도체층, 상기 저항성 접촉층 및 상기 데이터 배선을 한 번의 사진 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제2항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 있는 게이트 패드를 더 포함하며, 상기 데이터 배선은 상기 데이터선에 연결되어 있는 데이터 패드를 더 포함하고,
    상기 보호막을 형성하는 단계에서 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 형성하며,
    상기 제1 감광막 패턴을 형성하는 단계에서 상기 제1 감광막 패턴의 제1 부분이 상기 게이트 패드 및 상기 데이터 패드 상부에 위치하도록 하고,
    상기 화소 전극을 형성하는 단계에서 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    게이트 절연막을 형성하는 단계,
    반도체층을 형성하는 단계,
    데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    보호막을 증착하는 단계,
    위치에 따라 두께가 다른 제1 감광막 패턴을 형성하는 단계,
    상기 드레인 전극을 드러내는 제1 접촉 구멍과 상기 제1 감광막 패턴으로 이루어진 돌기 패턴을 형성하는 단계,
    상기 드레인 전극과 연결되며 상기 돌기 패턴을 덮는 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 제12항에서,
    상기 제1 감광막 패턴은 제1 두께를 가지는 제1 부분, 상기 제1 두께보다 두 꺼운 제2 부분, 두께를 갖지 않으며 상기 제1 및 제2 부분을 제외한 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  14. 제13항에서,
    상기 제1 감광막 패턴에서 상기 제2 부분은 상기 돌기 패턴이 형성될 부분, 상기 제3 부분은 상기 드레인 전극 상부, 상기 제1 부분은 상기 제2 및 제3 부분을 제외한 부분에 위치하도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  15. 제14항에서,
    상기 제1 접촉 구멍과 상기 돌기 패턴을 형성하는 단계는,
    상기 제1 감광막 패턴을 마스크로 하여 상기 보호막을 제거하여 상기 드레인 전극을 드러내는 단계,
    상기 제1 감광막 패턴을 에치백하여 상기 제1 감광막 패턴의 제2 부분을 남기는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  16. 제15항에서,
    상기 보호막과 상기 제1 감광막 패턴을 함께 식각하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  17. 제15항에서,
    상기 제1 감광막 패턴은 제1 영역, 상기 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 상기 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하며, 상기 마스크의 제1, 제2 및 제3 영역은 상기 제1 감광막 패턴의 제1, 제2 및 제3 부분에 각각 대응하도록 정렬되는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  18. 제17항에서,
    상기 제1 내지 제3 영역의 투과율을 다르게 조절하기 위해 상기 광마스크에 반투과막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  19. 제12항에서,
    상기 반도체층과 상기 데이터 배선을 한 번의 사진 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  20. 제19항에서,
    상기 반도체층과 상기 데이터 배선을 형성하는 단계는,
    상기 게이트 절연막 위에 비정질 규소층을 증착하는 단계,
    상기 비정질 규소층 위에 데이터 배선용 도전체층을 증착하는 단계,
    상기 데이터 배선이 형성될 부분에 위치하는 제4 부분, 상기 제4 부분보다 두께가 얇으며 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 제5 부분 및 두께가 없는 제6 부분으로 이루어진 제2 감광막 패턴을 형성하는 단계,
    상기 제2 감광막 패턴을 마스크로 하여 상기 제6 부분의 상기 도전체층을 식각하여 상기 비정질 규소층을 드러내는 단계,
    상기 제2 감광막 패턴의 제5 부분과 노출되어 있는 상기 비정질 규소층을 식각하는 단계,
    상기 제5 부분이 제거되어 드러난 상기 도전체층을 식각하는 단계,
    남아 있는 상기 제2 감광막 패턴을 제거하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  21. 제12항에서,
    상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  22. 제21항에서,
    상기 반도체층, 상기 저항성 접촉층 및 상기 데이터 배선을 한 번의 사진 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  23. 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    게이트 절연막을 형성하는 단계,
    반도체층을 형성하는 단계,
    상기 게이트선과 교차하여 화소 영역을 이루는 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    보호막을 증착하는 단계,
    위치에 따라 두께가 다른 제1 감광막 패턴을 형성하는 단계,
    상기 보호막에 상기 드레인 전극을 드러내는 제1 접촉 구멍을 형성하고, 상기 화소 영역의 상기 보호막의 일부를 제거하여 게이트 절연막을 드러내고, 상기 화소 영역의 제거되지 않은 상기 보호막을 돌기 패턴으로 하는 단계,
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  24. 제23항에서,
    상기 제1 감광막 패턴은 제1 두께를 가지는 제1 부분, 상기 제1 두께보다 두꺼운 제2 부분, 두께를 갖지 않으며 상기 제1 및 제2 부분을 제외한 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  25. 제24항에서,
    상기 제1 감광막 패턴에서 상기 제1 부분은 상기 화소 영역의 상기 보호막이 제거되어 게이트 절연막이 드러나는 부분, 상기 제3 부분은 상기 드레인 전극 상부, 상기 제2 부분은 상기 제1 및 제3 부분을 제외한 부분에 위치하도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  26. 제25항에서,
    상기 제1 접촉 구멍과 상기 돌기 패턴을 형성하는 단계는,
    상기 제1 감광막 패턴을 마스크로 하여 상기 보호막을 제거하는 단계,
    상기 제1 감광막 패턴을 에치백하여 상기 제1 감광막 패턴의 제2 부분을 남기고 상기 제1 부분의 보호막을 드러내는 단계,
    상기 제1 부분의 보호막을 제거하는 단계,
    상기 제1 감광막 패턴을 제거하는 단계,
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  27. 제26항에서,
    상기 제1 감광막 패턴은 제1 영역, 상기 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 상기 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하며, 상기 마스크의 제1, 제2 및 제3 영역은 상기 제1 감광막 패턴의 제1, 제2 및 제3 부분에 각각 대응하도록 정렬되는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  28. 제27항에서,
    상기 제1 내지 제3 영역의 투과율을 다르게 조절하기 위해 상기 광마스크에 반투과막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  29. 제23항에서,
    상기 반도체층과 상기 데이터 배선을 한 번의 사진 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  30. 제29항에서,
    상기 반도체층과 상기 데이터 배선을 형성하는 단계는,
    상기 게이트 절연막 위에 비정질 규소층을 증착하는 단계,
    상기 비정질 규소층 위에 데이터 배선용 도전체층을 증착하는 단계,
    상기 데이터 배선이 형성될 부분에 위치하는 제4 부분, 상기 제4 부분보다 두께가 얇으며 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 제5 부분 및 두께가 없는 제6 부분으로 이루어진 제2 감광막 패턴을 형성하는 단계,
    상기 제2 감광막 패턴을 마스크로 하여 상기 제6 부분의 상기 도전체층을 식각하여 상기 비정질 규소층을 드러내는 단계,
    상기 제2 감광막 패턴의 제5 부분과 노출되어 있는 상기 비정질 규소층을 식 각하는 단계,
    상기 제5 부분이 제거되어 드러난 상기 도전체층을 식각하는 단계,
    남아 있는 상기 제2 감광막 패턴을 제거하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  31. 제23항에서,
    상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  32. 제31항에서,
    상기 반도체층, 상기 저항성 접촉층 및 상기 데이터 배선을 한 번의 사진 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1020010004670A 2001-01-31 2001-01-31 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 KR100783699B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010004670A KR100783699B1 (ko) 2001-01-31 2001-01-31 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010004670A KR100783699B1 (ko) 2001-01-31 2001-01-31 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020064067A KR20020064067A (ko) 2002-08-07
KR100783699B1 true KR100783699B1 (ko) 2007-12-07

Family

ID=27692931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010004670A KR100783699B1 (ko) 2001-01-31 2001-01-31 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR100783699B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160024081A (ko) 2014-08-22 2016-03-04 삼성디스플레이 주식회사 금속 패턴의 형성 방법 및 표시 기판의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980031923A (ko) * 1996-10-31 1998-07-25 김광호 박막트랜지스터-액정표시장치의 제조방법
JPH10221712A (ja) * 1997-02-04 1998-08-21 Sharp Corp 液晶表示装置の製造方法
KR19990079887A (ko) * 1998-04-10 1999-11-05 윤종용 광시야각 액정 표시 장치 및 그 제조 방법
KR20000031459A (ko) * 1998-11-06 2000-06-05 윤종용 반사형 액정표시장치 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980031923A (ko) * 1996-10-31 1998-07-25 김광호 박막트랜지스터-액정표시장치의 제조방법
JPH10221712A (ja) * 1997-02-04 1998-08-21 Sharp Corp 液晶表示装置の製造方法
KR19990079887A (ko) * 1998-04-10 1999-11-05 윤종용 광시야각 액정 표시 장치 및 그 제조 방법
KR20000031459A (ko) * 1998-11-06 2000-06-05 윤종용 반사형 액정표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
KR20020064067A (ko) 2002-08-07

Similar Documents

Publication Publication Date Title
JP2004531086A (ja) 薄膜トランジスタ基板及びその製造方法
KR100309925B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100767357B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100729763B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100729767B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100333978B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100783699B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100601170B1 (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100333979B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100709708B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100670042B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100709710B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100695295B1 (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법
KR100878263B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100910566B1 (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
KR100670043B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100740930B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100720096B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100816334B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111115

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee