KR100740930B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100740930B1 KR100740930B1 KR1020000063245A KR20000063245A KR100740930B1 KR 100740930 B1 KR100740930 B1 KR 100740930B1 KR 1020000063245 A KR1020000063245 A KR 1020000063245A KR 20000063245 A KR20000063245 A KR 20000063245A KR 100740930 B1 KR100740930 B1 KR 100740930B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- data
- film
- pad
- wiring
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 39
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910001316 Ag alloy Inorganic materials 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 230000001681 protective effect Effects 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims description 125
- 238000000034 method Methods 0.000 claims description 41
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 24
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 16
- 238000000206 photolithography Methods 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 229910052763 palladium Inorganic materials 0.000 claims description 10
- 238000002834 transmittance Methods 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 9
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 8
- 229910017604 nitric acid Inorganic materials 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- 239000008367 deionised water Substances 0.000 claims description 7
- 229910021641 deionized water Inorganic materials 0.000 claims description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 239000000306 component Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 91
- 229910021417 amorphous silicon Inorganic materials 0.000 description 22
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910000838 Al alloy Inorganic materials 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000006477 desulfuration reaction Methods 0.000 description 1
- 230000023556 desulfurization Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Abstract
절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선이 형성되어 있다. 그 위에 게이트 절연막, 반도체층 및 저항성 접촉층이 차례로 형성되어 있다. 저항성 접촉층 위에 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선이 형성되어 있다. 그 위에 드레인 전극, 게이트 패드 및 데이터 패드를 각각 드러내는 접촉 구멍을 갖는 보호막이 형성되어 있고, 그 위에 화소 전극, 보조 게이트 패드 및 보조 데이터 패드가 형성되어 있다. 이때, 배선은 하부의 은 합금막과 상부의 IZO막으로 이루어진 이중막으로 형성되어 있다. 이와 같이, 배선이 은 합금과 같은 저저항 금속으로 형성되어 있어 배선의 저항을 줄일 수 있으며, IZO막은 보호막에 패드를 드러내는 접촉 구멍을 형성할 때 패드가 식각되는 것을 방지하며, 데이터 배선을 형성한 후 채널부의 저항성 접촉층을 제거할 때 데이터 배선이 식각되는 것을 방지한다.
은 합금, IZO
Description
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 2는 도 1에서 Ⅱ-Ⅱ 선에 대한 단면도이고,
도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 3b는 도 3a에서 Ⅲb-Ⅲb 선에 대한 단면도이고,
도 4a는 도 3a 다음 단계에서의 배치도이고,
도 4b는 도 4a에서 Ⅳb-Ⅳb 선에 대한 단면도이고,
도 5a는 도 4a 다음 단계에서의 배치도이고,
도 5b는 도 5a에서 Ⅴb-Ⅴb 선에 대한 단면도이고,
도 6a는 도 5a 다음 단계에서의 배치도이고,
도 6b는 도 6a에서 Ⅵb-Ⅵb 선에 대한 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 8은 도 7에서 Ⅷ-Ⅷ 선에 대한 단면도이고,
도 9a는 본 발명의 제2 실시예에 따라 데이터 배선을 형성하는 단계에서의 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 9b는 도 9a에서 Ⅸb-Ⅸb 선에 대한 단면도이고,
도 10a는 도 10a 다음 단계에서의 배치도이고,
도 10b는 도 10a에서 Ⅹb-Ⅹb선에 대한 단면도이고,
도 11은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 12는 도 11에서 XⅡ-XⅡ 선에 대한 단면도이고,
도 13은 본 발명의 제3 실시예에 따라 게이트 배선 이후 단계에서의 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 14 내지 도 17은 도 13 다음 단계에서의 공정을 그 순서에 따라 차례로 도시한 단면도이고,
도 18a는 도 17 다음 단계에서의 배치도이고,
도 18b는 도 18a에서 XⅧb-XⅧb 선에 대한 단면도이고,
도 19a는 도 18a 다음 단계에서의 배치도이고,
도 19b는 도 19a에서 XⅨb-XⅨb 선에 대한 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치의 한 기판에는 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지는 것이 일반적이며, 이러한 박막 트랜지스터 기판에는 박막 트랜지스터 외에도 게이트선과 외부로부터 신호를 인가받아 게이트선에 전달하는 게이트 패드 등을 포함하는 게이트 배선, 데이터선과 외부로부터 신호를 인가받아 데이터선으로 전달하는 데이터 패드 등을 포함하는 데이터 배선이 형성되어 있다.
이러한 액정 표시 장치에서는 화면이 커질수록 배선이 길어지게 되고 배선을 통해 전달되는 신호의 지연이 발생한다. 이러한 신호의 지연이 발생하지 않도록 배선의 저항을 줄이는 것이 바람직한데, 이를 위해 알루미늄(Al), 알루미늄 합금(Al alloy) 및 구리 합금(Cu alloy)을 이용하는 방법이 제시되어 있다.
그러나, 알루미늄 또는 알루미늄 합금으로 배선을 형성했을 때 다음과 같은 문제점이 있다. 알루미늄 또는 알루미늄 합금은 ITO(indium tin oxide)와의 접촉 특성이 불량하여 이를 게이트 배선으로 사용하면 게이트 패드의 알루미늄막이 ITO와 접촉하는 부분에서 산화 또는 부식된다. 또한, 데이터 배선에 사용하면 하부의 비정질 규소층의 규소와 알루미늄막의 알루미늄이 반응함으로 인하여 접촉 부분의 저항이 높아지며 ITO 화소 전극과 연결되는 부분에서 접촉 특성이 불량해지는 문제점이 있다. 이를 해결하기 위해 알루미늄 또는 알루미늄 합금을 단일층으로 형성하지 않고 이중층 이상으로 형성하는 방법이 제시되었으나, 공정 수가 많아 생산성 및 수율이 떨어지는 문제점이 있다.
한편, 구리 합금과 같이 비저항은 낮은 물질은 부식이 잘 되기 때문에 공정 진행에 어려움이 있다.
본 발명이 이루고자 하는 기술적 과제는 내식성이 우수하며 저저항을 갖는 배선을 형성하는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 은 합금막과 IZO막의 이중막으로 이루어진 배선을 형성한다.
본 발명에 따르면, 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 배선 위에 게이트 절연막이 형성되어 있다. 게이트 절연막 위에 반도체층이 형성되어 있고, 반도체층 위에 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막이 형성되어 있고, 제1 접촉 구멍을 통해 드레인 전극과 연결되는 화소 전극이 형성되어 있다. 이때, 게이트 배선과 데이터 배선 중 적어도 어느 하나는 하부의 은 합금막과 상부의 IZO막으로 이루어져 있으며, IZO막은 은 합금막의 측면을 덮고 있다.
여기서, 은 합금막의 테두리선은 IZO막의 테두리선 내부에 위치하며, 은 합금막의 테두리선과 IZO막의 테두리선의 간격은 0.5㎛ 내지 3.0㎛일 수 있다.
은 합금은 은을 주성분으로 하고 팔라듐과 구리 원소를 포함하며, 은 합금에서 팔라듐과 구리가 차지하는 비율은 각각 0.5wt% 내지 5wt%일 수 있다.
반도체층과 데이터 배선 사이에 저항성 접촉층이 더 형성되어 있고, 데이터 배선과 저항성 접촉층은 동일한 평면적 모양을 가질 수 있으며, 소스 전극 및 드레인 전극 사이를 제외하고 반도체층과 저항성 접촉층은 동일한 평면적 모양을 가질 수 있다.
게이트 배선은 게이트선에 연결되어 있는 게이트 패드를 더 포함하며, 데이터 배선은 데이터선에 연결되어 있는 데이터 패드를 더 포함하고, 보호막은 게이트 패드 및 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 가지고 있으며, 화소 전극과 동일한 층으로 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 포함할 수 있다.
이러한 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때, 먼저 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성한다. 다음, 게이트 절연막과 반도체층을 차례로 형성하고, 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성한다. 다음, 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성하고, 화소 전극을 형성한다. 이때, 게이트 배선과 데이터 배선 중 적어도 어느 하나는 한 번의 식각 공정을 사용하여 하부의 은 합금막과 상부의 IZO막으로 이루어진 이중막으로 형성하는 것이 바람직하다.
여기서, 게이트 배선과 데이터 배선을 이중막으로 형성할 때 인산, 초산, 질산 및 탈이온수를 포함하는 식각액을 사용하며, 식각액에서 인산 : 초산 : 질산 : 탈이온수의 비율이 55volume% : 10volume% : 5volume% : 30volume%인 것이 바람직하다.
또한, 게이트 배선과 데이터 배선을 이중막으로 형성할 때 SF6와 Cl2를 혼합한 기체를 사용할 수도 있다.
은 합금은 은을 주성분으로 하고 팔라듐과 구리 원소를 포함하며, 은 합금에서 팔라듐과 구리가 차지하는 비율은 각각 0.5wt% 내지 5wt%일 수 있다.
여기서, 데이터 배선 및 반도체층은 위치에 따라 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성할 수 있다. 감광막 패턴은 제1 두께를 가지는 제1 부분, 제1 두께보다 두꺼운 제2 부분, 두께를 갖지 않으며 제1 및 제2 부분을 제외한 제3 부분을 포함하며, 감광막 패턴은 제1 영역, 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성한다. 감광막 패턴에서 제1 부분은 소스 전극과 드레인 전극 사이, 제2 부분은 데이터 배선 상부에 위치하도록 형성하며, 제1 내지 제3 영역의 투과율을 다르게 조절하기 위해 광마스크에 반투과막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있을 수 있다.
반도체층과 데이터 배선 사이에 저항성 접촉층을 더 형성할 수 있으며, 반도체층, 저항성 접촉층 및 데이터 배선을 한 번의 사진 공정으로 형성할 수 있다.
게이트 배선은 게이트선에 연결되어 있는 게이트 패드를 더 포함하며, 데이터 배선은 데이터선에 연결되어 있는 데이터 패드를 더 포함하고, 보호막을 형성할 때 게이트 패드 및 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 형성하며, 화소 전극을 형성할 때 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 형성할 수 있다.
이와 같이 본 발명에서는 배선을 은 합금과 같은 저저항 금속으로 형성하여 배선의 저항을 줄일 수 있다. 또한, 은 합금막 위에 IZO막을 형성하여 보호막에 패드를 드러내는 접촉 구멍을 형성할 때 은 합금으로 이루어진 패드가 식각되는 것을 방지하며, 소스 전극과 드레인 전극 사이의 저항성 접촉층을 제거할 때 은 합금으로 이루어진 데이터 배선이 식각되는 것을 방지할 수 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1에서 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에서와 같이, 절연 기판(10) 위에 크롬과 같은 하부막(28)과 AlNd와 같은 상부막(29)의 이중막으로 이루어진 게이트 배선(21, 22, 23)이 형성되 어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다.
여기서, 게이트 배선(21, 22, 23)은 크롬, 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 및 탄탈륨(Ta) 등의 단일막으로 형성할 수도 있고, 이중층 이상으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.
게이트 배선(21, 22, 23)은 질화규소(SiNX) 따위로 이루어진 게이트 절연막(30)으로 덮여 있다.
게이트 절연막(30) 위에는 비정질규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있으며, 반도체층(41) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 형성되어 있다.
게이트 절연막(30)과 저항성 접촉층(52, 53) 위에는 은 합금 등으로 이루어진 하부막(68)과 IZO(indium zinc oxide) 등의 내화학성이 우수한 물질로 이루어진 상부막(69)을 포함하는 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다. 상부막(69)은 하부막(68)의 측면에서 0.5㎛ 내지 3.0㎛만큼 크게 형성되어 하부막(68)의 측면을 완전히 덮고 있다. 이때, 은 합금은 은을 주성분으로 하고 팔라듐(Pd)과 구리와 같은 원소를 포함하고 있으며, 팔라듐과 구리의 조성은 각각 0.5wt% 내지 5wt% 및 0.5wt% 내지 5wt%인 것이 바람직하다.
데이터 배선(61, 62, 63, 64) 및 게이트 절연막(30) 위에는 질화규소로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 게이트 절연막(30)과 함께 게이트 패드(23)를 드러내는 접촉 구멍(73)을 가지고 있을 뿐만 아니라, 데이터 패드(64) 및 드레인 전극(63)을 각각 드러내는 접촉 구멍(74, 72)을 가지고 있다.
보호막(70) 위에는 ITO 또는 IZO와 같은 투명 도전 물질로 이루어진 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다.
화소 전극(80)은 접촉 구멍(72)을 통하여 드레인 전극(63)과 연결되어 화상 신호를 전달받는다. 보조 게이트 패드(83)와 보조 데이터 패드(84)는 접촉 구멍(73, 74)을 통해 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되어 있으며, 이들은 패드(23, 64)와 외부 회로 장치와의 접착성을 보완하고 패드(23, 64)를 보호하는 역할을 한다.
이러한 구조를 갖는 액정 표시 장치용 박막 트랜지스터 기판에서, 게이트 배선(21, 22, 23) 및 데이터 배선(61, 62, 63, 64)을 은 합금과 같은 저저항 금속으로 형성하여 배선의 저항을 줄일 수 있다. 배선의 IZO막(29, 69)은 보호막(70)에 접촉 구멍(72, 73, 74)을 형성할 때와 소스 전극(62)과 드레인 전극(63) 사이의 저항성 접촉층(51)을 제거할 때 배선을 보호하는 역할을 한다. 이에 대하여는 제조 방법에서 상세히 설명한다.
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 6b, 앞서의 도 1 및 도 2를 참조하여 설명한다.
먼저, 도 3a 및 도 3b에서와 같이, 절연 기판(10) 위에 크롬막(28)과 AlNd막(29)을 스퍼터링 따위의 방법으로 차례로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선을 형성한다.
다음, 도 4a 및 도 4b에서와 같이, 게이트 절연막(30), 비정질규소층 및 n형 불순물이 도핑된 비정질규소층을 화학 기상 증착법 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å 및 300Å 내지 600Å의 두께로 차례로 증착하고, 상부의 두 층을 패터닝하여 반도체층(41) 및 저항성 접촉층(51)을 형성한다.
다음, 도 5a 및 도 5b에서와 같이, 은 합금막(68)을 스퍼터링 따위의 방법으로 증착한 후 패터닝하고, IZO막(69)을 스퍼터링 따위의 방법으로 증착한 후 패터닝하여 이들 이중막으로 이루어진 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선을 형성한다. IZO막(69)을 패터닝할 때는 은 합금막(68)을 패터닝할 때 사용한 동일한 마스크를 사용하되 빛의 투과율을 조절하여 IZO막(69)의 패턴을 은 합금막(68) 패턴보다 크게 형성하여 은 합금막(68) 패턴의 측면을 덮도록 한다.
다음, 소스 전극(62)과 드레인 전극(63) 사이에 노출되어 있는 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.
다음, 도 6a 및 도 6b에서와 같이, 질화규소를 화학 기상 증착법 따위를 이용하여 3,000Å 이상의 두께로 보호막(70)을 형성하고 사진 식각 공정으로 패터닝하여 접촉 구멍(72, 73, 74)을 형성한다.
다음, 도 1 및 도 2에서와 같이, ITO 또는 IZO와 같은 투명 도전 물질을 스퍼터링 따위의 방법으로 400Å 내지 500Å의 두께로 증착하고 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
이와 같이 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 IZO막(69)은 데이터 배선(61, 62, 63, 64)을 형성한 후 소스 전극(62)과 드레인 전극(63) 사이의 저항성 접촉층(51)을 제거할 때 은 합금막(68)이 식각되는 것을 방지하며, 질화규소로 이루어진 보호막(70)에 접촉 구멍(74)을 형성할 때 데이터 패드(64)의 은 합금막(68)이 식각되는 것을 방지한다.
한편, 게이트 배선(21, 22, 23)도 하부의 은 합금막과 상부의 IZO막으로 이루어진 이중막으로 형성하여 보호막(70)에 접촉 구멍(73)을 형성할 때 게이트 패드(23)의 은 합금막이 식각되는 것을 방지할 수 있다.
이러한 방법은 앞에서 설명한 바와 같이, 여섯 번의 사진 식각 공정으로 박막 트랜지스터 기판을 제조하였지만, 다섯 번 또는 네 번의 사진 식각 공정으로 제 조할 수 있다. 이에 대하여 각각 제2 및 제3 실시예로 상세하게 설명한다.
먼저, 다섯 번의 사진 식각 공정을 이용한 박막 트랜지스터 기판에 대하여 도 7 내지 도 10b를 참조하여 본 발명의 제2 실시예로 설명한다.
도 7 및 도 8을 참조하여 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 8은 도 7에서 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도이다.
본 발명의 제2 실시예는 데이터 배선(61, 62, 63, 64)의 형태를 제외하고는 제1 실시예와 동일한 구조를 갖는다.
절연 기판(10) 위에 크롬막(28)과 AlNd막(29)의 이중막으로 이루어진 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선이 형성되어 있다. 게이트 배선(21, 22, 23)은 질화규소 따위로 이루어진 게이트 절연막(30)으로 덮여 있다. 게이트 절연막(30) 위에는 반도체층(41)이 형성되어 있고, 반도체층(41) 위에는 저항성 접촉층(52, 53)이 형성되어 있다. 저항성 접촉층(52, 53) 위에는 은 합금막(68)과 IZO막(69)의 이중막으로 이루어진 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선이 형성되어 있다. 여기서, 은 합금막(68)과 IZO막(69)은 동일한 평면적 모양으로 형성되어 있다. 데이터 배선(61, 62, 63, 64) 위에는 보호막(70)이 형성되어 있고, 보호막(70)에는 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64)를 각각 드 러내는 접촉구멍(72, 73, 74)이 형성되어 있다. 보호막(70) 위에는 ITO 또는 IZO 따위의 투명한 도전 물질로 이루어진 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다.
그러면, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 제1 실시예의 도 3a 내지 도 4b, 도 9a 내지 도 10b와 앞서의 도 7 및 도 8을 참조하여 설명한다. 여기서, 반도체층(41)과 저항성 접촉층(51)을 형성하는 공정까지는 제1 실시예를 참조하면 된다.
먼저, 도 3a 및 도 3b에서와 같이, 제1 실시예와 동일하게 기판(10) 위에 크롬막(28)과 AlNd막(29)을 차례로 증착하고 제1 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선을 형성한다.
다음, 도 4a 및 도 4b에서와 같이, 게이트 절연막(30)과 비정질규소층 및 도핑된 비정질규소층을 차례로 증착하고 제2 사진 식각 공정으로 패터닝하여 반도체층(41) 및 저항성 접촉층(51)을 형성한다.
다음, 도 9a 및 도 9b에서와 같이, 은 합금막(68)과 IZO막(69)을 스퍼터링 따위의 방법으로 차례로 증착하고 제3 사진 식각 공정으로 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선을 형성한다. 이때, 은 합금막(68)과 IZO막(69)을 식각할 때 습식 식각과 건식 식각을 모두 사용할 수 있다. 습식 식각을 사용하는 경우에는 인산, 초산, 질산 및 탈이온수(deionized water)를 포함하는 식각액을 사용하는데, 은 합금 막(68)의 과도 식각을 방지하기 위해 그 비율을 인산 : 초산 : 질산 : 탈이온수 = 55volume% : 10volume% : 5volume% :30volume%로 하는 것이 바람직하다. 건식 식각을 사용하는 경우에는 SF6와 Cl2를 혼합한 기체를 사용한다. 다음, 소스 전극(62)과 드레인 전극(63)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.
다음, 도 10a 및 도 10b에서와 같이, 보호막(70)을 형성하고 제4 사진 식각 공정으로 패터닝하여 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64)를 각각 드러내는 접촉 구멍(72, 73, 74)을 형성한다.
다음, 앞서의 도 7 및 도 8에서와 같이, 투명 도전 물질을 증착하고 제5 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
여기서, 게이트 배선(21, 22, 23)을 하부의 은 합금막과 상부의 IZO막으로 형성할 수도 있으며, 이때는 데이터 배선(61, 62, 63, 64)을 형성할 때 사용한 습식 식각과 건식 식각 중 어느 하나를 사용하면 된다.
다음, 네 번의 사진 식각 공정을 이용하는 박막 트랜지스터 기판의 제조 방법에 대하여 도 11 내지 도 19b를 참조하여 본 발명의 제3 실시예로 설명한다.
먼저, 도 11 및 도 12를 참조하여 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 11은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기 판을 도시한 배치도이고, 도 12는 도 11에서 XⅡ-XⅡ 선에 대한 단면도이다.
도 11 및 도 12에서와 같이, 본 발명의 제3 실시예는 데이터 배선(61, 62, 63, 64) 하부의 저항성 접촉층(52, 53) 및 반도체층(41)의 모양을 제외하고는 제2 실시예와 동일하다.
저항성 접촉층(52, 53)은 그 하부의 반도체층(41)과 그 상부의 데이터 배선(61, 62, 63, 64)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(61, 62, 63, 64)과 완전히 동일한 평면적 모양을 갖는다. 반도체층(41)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(61, 62, 63, 64) 및 저항성 접촉층(52, 53)과 동일한 평면적 모양을 갖는다.
그러면, 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 13a 내지 도 19b와 앞서의 도 11 및 도 12를 참조하여 설명한다. 게이트 배선(21, 22, 23)을 형성하는 공정은 본 발명의 제1 및 제2 실시예와 동일하므로 제1 및 제2 실시예를 참조하면 된다.
제1 사진 식각 공정으로 게이트 배선(21, 22, 23)을 형성한 후, 도 13에서와 같이, 게이트 절연막(30), 비정질규소층(40), 도핑된 비정질규소층(50)을 차례로 증착하고, 은 합금막(68)과 IZO막(69)을 차례로 증착한다. 다음, 감광막(110)을 1 ㎛ 내지 2 ㎛의 두께로 도포한 후 위치에 따라 투과율이 다른 마스크(100)를 통하여 감광막(110)에 빛을 조사한 후 제2 사진 공정으로 현상하여 도 14에서와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(62)과 드레인 전극(63) 사이에 위치한 제1 부 분(114)은 데이터 배선부(A), 즉 데이터 배선(61, 62, 63, 64)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 얇게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, C 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 사용하거나 반투과막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투과막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
여기서, 감광막의 제1 부분(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
다음, 감광막 패턴(114) 및 그 하부의 막들, 즉 IZO막(69), 은 합금막(68), 도핑된 비정질규소층(50) 및 비정질규소층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선과 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 비정질규소층만 남아 있어야 하며, 나머지 부분(B)에는 네 개층(69, 68, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 15에서와 같이, 기타 부분(B)의 노출되어 있는 IZO막(69)과 은 합금막(68)을 제거하여 그 하부의 도핑된 비정질규소층(50)을 노출시킨다. 이때, 앞서 설명한 제2 실시예와 동일한 방법으로 인산, 질산, 초산 및 탈이온수를 혼합한 식각액을 이용한 습식 식각이나 SF6와 Cl2를 혼합한 기체를 이용한 건식 식각으로 식각을 실시하면 된다. 이 과정에서 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다.
이렇게 하면, 채널부(C) 및 데이터 배선부(A)의 IZO막(69)과 은 합금막(68)이 남고 기타 부분(B)에서는 모두 제거되어 그 하부의 도핑된 비정질규소층(50)이 드러난다. 이때 남은 IZO막(69)과 은 합금막(68)은 소스 및 드레인 전극(62, 63)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(61, 62, 63, 64)의 형태와 동일하다.
다음, 도 16에서와 같이, 기타 부분(B)의 도핑된 비정질규소층(50) 및 그 하부의 비정질규소층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이때의 식각은 감광막 패턴(112, 114)과 도핑된 비정질규소층(50) 및 비정질규소층(40)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 비정질규소층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다.
이렇게 하면, 채널부(C)의 제1 부분(114)이 제거되어 IZO막(69)이 드러나고, 기타 부분(B)의 도핑된 비정질규소층(50) 및 비정질규소층(40)이 제거되어 그 하부 의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다.
다음, 애싱(ashing)을 통하여 채널부(C)의 IZO막(68) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 17에서와 같이, 채널부(C)의 IZO막(69), 은 합금막(68) 및 그 하부의 도핑된 비정질규소층(50)을 식각하여 제거한다. 이때, IZO막(69)과 은 합금막(68)을 앞서 설명한 제2 실시예와 동일한 방법으로 인산, 질산, 초산 및 탈이온수를 혼합한 식각액을 이용한 습식 식각이나 SF6와 Cl2를 혼합한 기체를 이용한 건식 식각으로 식각한다.
마지막으로, 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거하면, 도 18a 및 도 18b에서와 같이, 소스 전극(62)과 드레인 전극(63)으로 분리된 데이터 배선(61, 62, 63, 64)과 그 하부의 저항성 접촉층(52, 53) 및 반도체층(41)이 완성된다.
이와 같이 하여 데이터 배선(61, 62, 63, 64)을 형성한 후, 도 19a 및 19b에서와 같이 보호막(70)을 형성하고 제3 사진 식각 공정으로 패터닝하여 접촉 구멍(72, 73, 74)을 형성한다.
마지막으로, 앞서의 도 11 및 도 12에서와 같이, 투명 도전 물질을 증착하고 제4 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
이와 같이 본 발명에서는 배선을 은 합금과 같은 저저항 금속으로 형성하여 배선의 저항을 줄일 수 있다. 또한, 은 합금막 위에 IZO막을 형성하여 보호막에 패드를 드러내는 접촉 구멍을 형성할 때 은 합금으로 이루어진 패드가 식각되는 것을 방지하며, 소스 전극과 드레인 전극 사이의 저항성 접촉층을 제거할 때 은 합금으로 이루어진 데이터 배선이 식각되는 것을 방지할 수 있다.
Claims (22)
- 절연 기판,상기 절연 기판 위에 형성되어 있는 게이트선 및 게이트 전극을 포함하는 게이트 배선,상기 게이트 배선 위에 형성되어 있는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있는 반도체층,상기 반도체층 위에 형성되어 있는 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선,상기 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막,상기 제1 접촉 구멍을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하며,상기 게이트 배선과 상기 데이터 배선 중의 적어도 어느 하나는 하부의 은 합금막과 상부의 IZO막으로 이루어져 있으며, 상기 은 합금막은 은을 주성분으로 하고 팔라듐과 구리 원소를 포함하며 상기 IZO막은 상기 은 합금막의 측면을 덮고 있는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 은 합금막의 테두리선은 상기 IZO막의 테두리선 내부에 위치하며, 상기 은 합금막의 테두리선과 상기 IZO막의 테두리선의 간격이 0.5㎛ 내지 3.0㎛인 액정 표시 장치용 박막 트랜지스터 기판.
- 삭제
- 제1항에서,상기 은 합금막에서 팔라듐과 구리가 차지하는 비율은 각각 0.5wt% 내지 5wt%인 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 반도체층과 상기 데이터 배선 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제5항에서,상기 데이터 배선과 상기 저항성 접촉층은 동일한 평면적 모양을 갖는 액정 표시 장치용 박막 트랜지스터 기판.
- 제5항에서,상기 소스 전극 및 상기 드레인 전극 사이를 제외하고 상기 반도체층과 상기 저항성 접촉층은 동일한 평면적 모양을 갖는 액정 표시 장치용 박막 트랜지스터 기 판.
- 제1항에서,상기 게이트 배선은 상기 게이트선에 연결되어 있는 게이트 패드를 더 포함하며, 상기 데이터 배선은 상기 데이터선에 연결되어 있는 데이터 패드를 더 포함하고,상기 보호막은 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 가지고 있으며,상기 화소 전극과 동일한 층으로 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선 위에 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 반도체층을 형성하는 단계,상기 반도체층 위에 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,상기 게이트 배선 및 상기 게이트 절연막 위에 상기 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성하는 단계,상기 보호막 위에 화소 전극을 형성하는 단계를 포함하며,상기 게이트 배선과 상기 데이터 배선 중 적어도 어느 하나는 한 번의 식각 공정을 사용하여 하부의 은 합금막과 상부의 IZO막으로 이루어진 이중막으로 형성하며, 상기 은 합금막은 은을 주성분으로 하고 팔라듐과 구리 원소를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제9항에서,상기 게이트 배선과 상기 데이터 배선을 상기 이중막으로 형성하는 단계에서 인산, 초산, 질산 및 탈이온수를 포함하는 식각액을 사용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서,상기 식각액에서 인산 : 초산 : 질산 : 탈이온수의 비율이 55volume% : 10volume% : 5volume% : 30volume%인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제9항에서,상기 게이트 배선과 상기 데이터 배선을 상기 이중막으로 형성하는 단계에서 SF6와 Cl2를 혼합한 기체를 사용하는 액정 표시 장치용 박막 트랜지스터 기판의 제 조 방법.
- 삭제
- 제9항에서,상기 은 합금막에서 팔라듐과 구리가 차지하는 비율은 각각 0.5wt% 내지 5wt%인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제9항에서,상기 데이터 배선 및 상기 반도체층은 위치에 따라 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제15항에서,상기 감광막 패턴은 제1 두께를 가지는 제1 부분, 상기 제1 두께보다 두꺼운 제2 부분, 두께를 갖지 않으며 상기 제1 및 제2 부분을 제외한 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제16에서,상기 감광막 패턴은 제1 영역, 상기 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 상기 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제17항에서,상기 감광막 패턴에서 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이, 상기 제2 부분은 상기 데이터 배선 상부에 위치하도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제18항에서,상기 제1 내지 제3 영역의 투과율을 다르게 조절하기 위해 상기 광마스크에 반투과막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제9항에서,상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제20항에서,상기 반도체층, 상기 저항성 접촉층 및 상기 데이터 배선을 한 번의 사진 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제9항에서,상기 게이트 배선은 상기 게이트선에 연결되어 있는 게이트 패드를 더 포함하며, 상기 데이터 배선은 상기 데이터선에 연결되어 있는 데이터 패드를 더 포함하고,상기 보호막을 형성하는 단계에서 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 형성하며,상기 화소 전극을 형성하는 단계에서 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000063245A KR100740930B1 (ko) | 2000-10-26 | 2000-10-26 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000063245A KR100740930B1 (ko) | 2000-10-26 | 2000-10-26 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020032212A KR20020032212A (ko) | 2002-05-03 |
| KR100740930B1 true KR100740930B1 (ko) | 2007-07-19 |
Family
ID=19695613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000063245A KR100740930B1 (ko) | 2000-10-26 | 2000-10-26 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100740930B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208778A (ja) * | 1998-11-10 | 2000-07-28 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000275663A (ja) * | 1999-03-26 | 2000-10-06 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| JP2000286426A (ja) * | 1999-01-26 | 2000-10-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2001286426A (ja) * | 2000-04-10 | 2001-10-16 | Mitsuhiro Yamada | 清掃用具 |
| JP2012208778A (ja) * | 2011-03-30 | 2012-10-25 | Gourmet Navigator Inc | ポイントご利用券管理システム |
-
2000
- 2000-10-26 KR KR1020000063245A patent/KR100740930B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208778A (ja) * | 1998-11-10 | 2000-07-28 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000286426A (ja) * | 1999-01-26 | 2000-10-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000275663A (ja) * | 1999-03-26 | 2000-10-06 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| JP2001286426A (ja) * | 2000-04-10 | 2001-10-16 | Mitsuhiro Yamada | 清掃用具 |
| JP2012208778A (ja) * | 2011-03-30 | 2012-10-25 | Gourmet Navigator Inc | ポイントご利用券管理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020032212A (ko) | 2002-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101090249B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20020096613A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100729763B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100878242B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100623977B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20020080559A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100767357B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100729767B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100740930B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100695301B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20000047142A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100695295B1 (ko) | 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100709710B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100330097B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 | |
| KR100720089B1 (ko) | 배선의 접촉 구조 제조 방법, 이를 포함하는 박막트랜지스터 기판의 제조 방법 및 그에 사용되는 스퍼터링장비 | |
| KR100870009B1 (ko) | 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100796746B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100783699B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100878263B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100656909B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100729776B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100720096B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100816334B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100777694B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |