KR100330097B1 - 액정표시장치용박막트랜지스터기판및그제조방법 - Google Patents
액정표시장치용박막트랜지스터기판및그제조방법 Download PDFInfo
- Publication number
- KR100330097B1 KR100330097B1 KR1019980056725A KR19980056725A KR100330097B1 KR 100330097 B1 KR100330097 B1 KR 100330097B1 KR 1019980056725 A KR1019980056725 A KR 1019980056725A KR 19980056725 A KR19980056725 A KR 19980056725A KR 100330097 B1 KR100330097 B1 KR 100330097B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- data line
- data
- pad
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
Abstract
기판 위에 게이트선, 게이트 패드, 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층, 접촉층 및 도전체층을 연속 증착한 다음 그 위에 양성의 감광막을 도포한다. 마스크를 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴을 형성한다. 감광막 패턴을 식각 마스크로 사용하여 도전체층을 식각하여 소스 전극과 드레인 전극, 데이터선 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 다음, 감광막 패턴을 리플로우시켜 소스 및 드레인 전극 사이 및 데이터 배선의 가장자리에 인접한 접촉층을 감광막 패턴으로 덮은 다음, 감광막 패턴으로 가리지 않은 접촉층 및 반도체층을 차례로 식각한다. 이어, 감광막 패턴을 제거하고 데이터 배선으로 가리지 않는 접촉층을 제거하여 소스 및 드레인 전극 사이 박막 트랜지스터 채널부의 반도체층을 노출시킨 후, 보호막과 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
Description
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.
박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 생산비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하다.
마스크의 수를 줄이기 위한 한 예에서는, 기판 위에 게이트 배선을 형성한 후 그 위에 게이트 절연막, 비정질 규소층, n+ 비정질 규소층 및 금속층을 연속하여 적층하고 금속층을 패터닝하여 데이터 배선을 형성하고, 데이터 배선과 동일한 패턴으로 n+ 비정질 규소층 및 비정질 규소층을 패터닝하는 기술이 있다.
그러나, 이러한 방법에서는 비정질 규소층이 금속 패턴과 동일하게 패터닝하는 과정에서 언더 컷 또는 심한 단차가 발생하고, 이로 인하여 데이터 배선을 덮는 보호막에는 역 테이퍼(taper) 구조가 형성된다. 따라서, 보호막의 상부에 형성되는 화소 전극의 스텝 커버리지(step coverage) 구조가 취약해지는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 마스크 수를 줄이는 동시에 단차가 심하게 발생하는 문제점을 개선하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이고,
도 3a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 3b는 도 3a에서 Ⅲb-Ⅲb' 선을 따라 잘라 도시한 단면도이며,
도 4 및 도 5는 각각 도 3a에서 Ⅲb-Ⅲb' 선을 따라 잘라 도시한 단면도로서, 도 3b 다음 단계에서의 단면도이고,
도 6a는 도 5 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 6b는 도 6a에서 Ⅵb-Ⅵb' 선을 따라 잘라 도시한 단면도이며,
도 7a는 도 6a 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 7b는 도 7a에서 Ⅶb-Ⅶb' 선을 따라 잘라 도시한 단면도이다.
이러한 과제를 달성하기 위하여 본 발명에서는 데이터 배선 형성시 식각용 마스크로 사용한 감광막 패턴을 리플로우(reflow)한 다음, 비정질 규소층을 패터닝하여 비정질 규소층이 데이터선 바깥쪽으로 튀어나오도록 형성한다. 이때, 리플로우된 감광막을 이용하여 박막 트랜지스터의 채널부를 덮어 보호하도록 충분히 리플로우한다.
본 발명에 따르면, 먼저 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층 및 데이터 도전체층을 차례로 적층하고 데이터 도전체층 상부에 감광막 패턴을 형성한다. 이어, 감광막 패턴을 마스크로 데이터 도전체층을 식각하여 게이트선과 교차하는 데이터선, 데이터선과 연결되어 있으며 게이트 전극에 인접하는 소스 전극 및 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하고 감광막 패턴을 리플로우한다. 다음, 감광막 패턴으로 가리지 않는 반도체층을 식각한 후, 감광막 패턴을 제거하고 데이터 배선을 덮는 보호막 패턴을 형성하고, 보호막 패턴 상부에 드레인 전극과 연결되는 화소 전극을 형성한다.
이때, 데이터 도전체층과 반도체층 사이의 저항을 줄이기 위하여 이들 사이에 접촉층을 추가로 형성하는 단계를 더 포함하며, 감광막 패턴을 제거한 다음, 데이터 배선으로 가리지 않는 접촉층을 제거하는 소스 및 드레인 전극 사이의 반도체층을 드러내는 단계를 더 포함한다.
여기에서, 공정 순서를 바꾸어 소스 및 드레인 전극 사이의 접촉층을 제거하여 반도체층을 드러낸 다음, 감광막 패턴을 제거할 수 있으며, 데이터 배선을 형성한 다음 드러난 접촉층을 제거할 수도 있다.
한편, 게이트 배선은 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하고, 게이트 패드 및 데이터 패드 상부에는 보호막 및 게이트 절연막이 제거하고 게이트 패드 및 데이터 패드와 연결되며 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
앞서 설명한 것처럼 본 발명에서는 데이터 배선 형성시 식각용 마스크로 사용한 감광막을 리플로우(reflow)한 다음, 비정질 규소층을 패터닝하여 비정질 규소층이 데이터 배선 바깥쪽으로 튀어나오도록 형성함으로써 공정 수를 줄이는 동시에 데이터 배선, 비정질 규소층 및 도핑된 비정질 규소층으로 이루어진 삼층막의 단차를 다단계로 형성할 수 있다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(26) 및 게이트선(22)의 분지인 박막 트랜지스터의 게이트 전극(24)을 포함한다. 여기서, 후술할 화소 전극(84)과 게이트선(22)이 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 유지 용량이 충분하지 않을 경우 후술할 화소 전극(82)과 중첩되는 유지 전극이 추가될 수 있다.
게이트 배선(22, 24, 26)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.
게이트 배선(22, 24, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 절연막(32) 위에는 수소화된 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 44, 46)이 형성되어 있으며, 반도체 패턴(42, 44, 46) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(52, 53, 54, 56)이 형성되어 있다.
접촉층 패턴(52, 53, 54, 56) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(66), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(63)을 포함하며, 또한 데이터 배선(62, 63, 66)과 분리되어 있으며 게이트 전극(24) 또는 박막 트랜지스터의 채널부에 대하여 소스 전극(63)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(64)도 포함한다.
데이터 배선(62, 63, 64, 66)도 게이트 배선(22, 24, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
접촉층 패턴(52, 53, 54, 56)은 그 하부의 반도체 패턴(42, 44, 46)과 그 상부의 데이터 배선(62, 63, 64, 66)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 63, 64, 66)과 완전히 동일한 형태를 가진다. 여기서, 반도체 패턴(42, 44, 46)은 그 상부의 데이터 배선(62, 63, 64, 66) 밖으로 튀어나오도록 형성되어 있으며, 소스 전극(63)과 드레인 전극(64) 사이에서는 접촉층 패턴(53, 54)과 달리 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 63, 64, 66) 위에는 보호막(70)이 형성되어 있으며, 보호막(70)은 드레인 전극(64) 및 데이터 패드(66)를 드러내는 접촉구(72, 76)를 가지고 있으며, 또한 게이트 절연막(32)과 함께 게이트 패드(26)를 드러내는 접촉구(74)를 가지고 있다. 보호막(70)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(84)이 형성되어 있다. 화소 전극(84)은 ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(72)을 통하여 드레인 전극(64)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 한편, 게이트 패드(26) 및 데이터 패드(66) 위에는 접촉 구멍(74, 76)을 통하여 각각 이들과 연결되는 보조 게이트 패드(80) 및 보조 데이터 패드(82)가 형성되어 있으며, 이들은 패드(26, 66)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
여기에서는 화소 전극(84)의 재료의 예로 투명한 ITO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 3a 내지 7b와 앞서의 도 1 내지 도 2를 참고로 하여 상세히 설명한다.
먼저, 도 3a 내지 3b에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(26) 및 게이트 전극(24)을 포함하는 게이트 배선을 형성한다.
다음, 도 4에 도시한 바와 같이, 게이트 절연막(32), 반도체인 비정질 규소층(40), 접촉층인 도핑된 비정질 규소층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착한다.
이어, 금속 따위의 도전체층을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막을 1 ㎛ 내지 2 ㎛의 두께로 도포한 후, 두 번째 마스크인 데이터 배선용 마스크를 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴(112, 114, 116)을 형성하고, 감광막(112, 114, 116)으로 가리지 않는 도전체층을 식각하여 도핑된 비정질 규소층(50) 상부에 데이터선(62), 소스 및 드레인 전극(63, 64) 및 데이터 패드(66)를 형성한다.
다음, 도 5에 도시한 바와 같이, 감광막(112, 114, 116)을 리플로우시켜 남아 있는 감광막(112, 114, 116)이 감광막이 없는 부분으로 얇게 흘러내리도록 하여 소스 및 드레인 전극(63, 64) 사이의 도핑된 비정질 규소층(50)을 덮는 새로운 감광막(115)을 형성하고 데이터 배선(62, 63, 64, 66)의 주변이 감광막(112, 114, 116)으로 덮이도록 한다. 이어, 감광막(112, 114, 115, 116)으로 가리지 않는 도핑된 비정질 규소층(50) 및 비정질 규소층(40)을 식각하여 데이터 배선(62, 63, 64, 66) 밖으로 튀어나오도록 접촉층(52, 56, 58) 및 반도체 패턴(42, 44, 46)을 형성한다.
이어, 도 6a 및 도 6b에서 보는 바와 같이, 감광막 패턴(112, 114, 115, 116)을 제거하고 데이터 배선(62, 63, 64, 66)으로 가리지 않는 도핑된 비정질 규소층을 제거하여 소스 및 드레인 전극(63, 64) 사이의 접촉층(58)을 두 부분(53, 54)으로 분리하여 반도체 패턴(44)을 노출시킨다.
이때, 접촉층(52, 53, 54, 56)은 데이터 배선(62, 63, 64, 66)과 동일한 모양으로 형성된다.
여기서, 도 5에 나타난 바와 같이, 데이터 배선(62, 63, 64, 66)으로 가리고 있거나, 데이터 배선(62, 63, 64, 66)으로 가리지 않는 접촉층(52, 56, 58) 상부의 감광막(112, 114, 115, 116)은 다른 부분보다 얇기 때문에 공정 순서를 바꾸어 데이터 배선(62, 63, 64, 66)으로 가리지 않는 도핑된 비정질 규소층을 먼저 제거한 다음, 감광막(112, 114, 115, 116)을 제거할 수 있다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 데이터 배선(62, 63, 64, 66)및 게이트 절연막(32)은 거의 식각되지 않고 감광막 패턴(112, 114, 115, 116) 및 비정질 규소층은 식각되는 조건 하에서 행하는 것이 좋다.
또한, 데이터 배선(62, 63, 64, 66)을 형성한 다음, 드러난 도핑된 비정질 규소층을 식각하여 접촉층(52, 53, 54, 56)을 형성할 수도 있다 (도 4 참조).
이와 같이 하여 데이터 배선(62, 63, 64, 66)을 형성한 후, 도 7a 내지 7b에 도시한 바와 같이 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000 Å 이상의 두께를 가지는 보호막(70)을 형성한다. 이어 세 번째 마스크를 이용하여 보호막(70)을 게이트 절연막(30)과 함께 식각하여 드레인 전극(66), 게이트 패드(24) 및 데이터 패드(64)를 각각 드러내는 접촉 구멍(72, 74, 76)을 형성한다.
마지막으로, 도 1 내지 도 2에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 네 번째 마스크를 사용하여 식각하여 화소 전극(84), 보조 게이트 패드(80) 및 보조 데이터 패드(82)를 형성한다.
이와 같이 본 실시예에서는 데이터 배선(62, 63, 64, 66)과 그 하부의 접촉층 패턴(52, 53, 54, 56) 및 반도체 패턴(42, 44, 46)을 하나의 마스크를 이용하여 형성함으로써 마스크의 수를 최소화할 수 있다. 반도체 패턴(42, 44, 46)을 데이터 배선(62, 63, 64, 66) 밖으로 튀어나도록 형성하여 반도체 패턴(42, 44, 46), 접촉층(52, 53, 54, 56) 및 데이터 배선(62, 63, 64, 66)으로 이루어진 삼중막의 단차를 두 단계로 형성함으로써 상부에 형성되는 보호막(70) 및 화소 전극(84)의 취약한 구조를 개선할 수 있다.
이와 같이, 본 발명에 따르면 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 마스크의 수를 효과적으로 줄이면서도 형성되는 막들의 취약한 구조를 개선할 수 있다.
Claims (10)
- 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선을 덮는 게이트 절연막, 반도체층 및 도전체층을 차례로 적층하는 단계,상기 도전체층 상부에 감광막 패턴을 형성하는 단계,상기 감광성 패턴을 마스크로 상기 도전체층을 식각하여 동일한 층으로 서로 분리되어 있는 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성하는 단계,상기 감광막 패턴을 리플로우시켜 상기 소스 및 드레인 전극 사이인 박막 트랜지스터 채널 및 상기 데이터 배선의 가장자리에 인접한 상기 반도체층을 상기 감광막 패턴으로 덮는 단계,상기 감광막 패턴으로 가리지 않는 상기 반도체층을 식각하는 단계,상기 감광막 패턴을 제거하는 단계,상기 데이터 배선 및 드러난 상기 반도체 패턴을 덮으며, 상기 드레인 전극을 드러내는 제1 접촉 구멍을 가지는 보호막 패턴을 형성하는 단계,상기 보호막 패턴의 상부에 투명한 도전 물질을 적층하고 패터닝하여 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 데이터 배선과 상기 반도체층을 하나의 마스크를 사용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제2항에서,상기 반도체층은 상기 데이터 배선 밖으로 튀어나오도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 게이트 배선은 상기 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며,상기 보호막 패턴은 상기 데이터 패드를 드러내는 제2 접촉 구멍 및 상기 게이트 절연막과 함께 상기 게이트 패드를 노출시키는 제3 접촉 구멍을 가지고 있으며,상기 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 연결되며 상기 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조방법.
- 제1항에서,상기 반도체층과 상기 도전체층 사이에 저항성 접촉층을 형성하는 단계,상기 반도체층을 식각할 때 상기 접촉층을 식각하는 단계, 그리고상기 감광막 패턴을 제거하기 전에 상기 데이터 배선으로 가리지 않는 상기 접촉층을 식각하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 반도체층과 상기 도전체층 사이에 저항성 접촉층을 형성하는 단계,상기 반도체층을 식각할 때 상기 접촉층을 식각하는 단계, 그리고상기 감광막 패턴을 제거하기 후에 상기 데이터 배선으로 가리지 않는 상기 접촉층을 식각하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 반도체층과 상기 도전체층 사이에 저항성 접촉층을 형성하는 단계, 그리고상기 데이터 배선을 형성하는 단계 이후 상기 데이터 배선으로 가리지 않는 상기 접촉층을 식각하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 절연 기판 위에 형성되어 있으며 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선,상기 기판 상부에 형성되어 있으며 상기 게이트 배선을 덮는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있는 반도체 패턴,상기 반도체 패턴 상부에 서로 분리되어 형성되어 있는 소스 전극 및 드레인 전극과 상기 소스 전극과 연결되어 있으며 상기 게이트선과 교차하는 데이터선을 포함하는 데이터 배선,상기 반도체 패턴 및 상기 데이터 배선을 덮고 있으며, 상기 드레인 전극을 노출시키는 제1 접촉 구멍을 가지는 보호막,상기 보호막 상부에 형성되어 있으며, 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며,상기 반도체 패턴의 가장자리 둘레는 상기 데이터 배선 밖으로 드러나도록 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
- 제8항에서,상기 데이터 배선과 상기 반도체 패턴 사이에 형성되어 있는 접촉층을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제8항에서,상기 게이트 배선은 상기 게이트선과 연결되어 있으며 외부로부터 주사 신호를 인가받는 게이트 패드를 더 포함하며,상기 데이터 배선은 상기 데이터선과 연결되어 있으며 외부로부터 데이터 신호를 인가받는 데이터 패드를 더 포함하며,상기 보호막은 상기 데이터 패드를 드러내는 제2 접촉 구멍 및 상기 게이트 절연막과 함께 상기 게이트 패드를 드러내는 제3 접촉 구멍을 가지며,상기 화소 전극과 동일한 층에 형성되어 있으며, 상기 제2 및 제3 접촉 구멍을 통하여 상기 데이터 패드 및 상기 게이트 패드와 각각 연결되는 보조 데이터 패드 및 보조 게이트 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980056725A KR100330097B1 (ko) | 1998-12-21 | 1998-12-21 | 액정표시장치용박막트랜지스터기판및그제조방법 |
| US09/421,478 US6493048B1 (en) | 1998-10-21 | 1999-10-20 | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
| JP29972299A JP4413337B2 (ja) | 1998-10-21 | 1999-10-21 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| US10/280,049 US6768521B2 (en) | 1998-10-21 | 2002-10-25 | Method for manufacturing a thin film transistor array panel |
| US10/280,055 US6650379B2 (en) | 1998-10-21 | 2002-10-25 | Thin film transistor array panel |
| US10/885,004 US7139045B2 (en) | 1998-10-21 | 2004-07-07 | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
| US11/450,898 US7605875B2 (en) | 1998-10-21 | 2006-06-08 | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980056725A KR100330097B1 (ko) | 1998-12-21 | 1998-12-21 | 액정표시장치용박막트랜지스터기판및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000040967A KR20000040967A (ko) | 2000-07-15 |
| KR100330097B1 true KR100330097B1 (ko) | 2002-10-25 |
Family
ID=19564202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980056725A KR100330097B1 (ko) | 1998-10-21 | 1998-12-21 | 액정표시장치용박막트랜지스터기판및그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100330097B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4718725B2 (ja) * | 2001-07-03 | 2011-07-06 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置の製造方法 |
| US7205570B2 (en) | 2002-07-19 | 2007-04-17 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
| KR100878238B1 (ko) * | 2002-07-19 | 2009-01-13 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06317809A (ja) * | 1993-05-07 | 1994-11-15 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
-
1998
- 1998-12-21 KR KR1019980056725A patent/KR100330097B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06317809A (ja) * | 1993-05-07 | 1994-11-15 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000040967A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100321925B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| KR100372306B1 (ko) | 박막트랜지스터의제조방법 | |
| KR20030016051A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100580398B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100330097B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 | |
| KR100729764B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20020023540A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100580402B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR20010091686A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100870009B1 (ko) | 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100796746B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20010096804A (ko) | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100750919B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100729776B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100656913B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100695295B1 (ko) | 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20000026540A (ko) | 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판 | |
| KR100878263B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100777694B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20080044986A (ko) | 어레이 기판 및 이의 제조 방법 | |
| KR20010017529A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100695347B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100848110B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100670050B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120215 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140929 Year of fee payment: 13 |
|
| R401 | Registration of restoration | ||
| FPAY | Annual fee payment |
Payment date: 20150226 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170224 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |