JP4413337B2 - 液晶表示装置用薄膜トランジスタ基板及びその製造方法 - Google Patents
液晶表示装置用薄膜トランジスタ基板及びその製造方法 Download PDFInfo
- Publication number
- JP4413337B2 JP4413337B2 JP29972299A JP29972299A JP4413337B2 JP 4413337 B2 JP4413337 B2 JP 4413337B2 JP 29972299 A JP29972299 A JP 29972299A JP 29972299 A JP29972299 A JP 29972299A JP 4413337 B2 JP4413337 B2 JP 4413337B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- data
- layer
- film
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 72
- 239000010409 thin film Substances 0.000 title claims description 59
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000010408 film Substances 0.000 claims description 185
- 239000010410 layer Substances 0.000 claims description 164
- 239000004065 semiconductor Substances 0.000 claims description 74
- 230000001681 protective effect Effects 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 38
- 239000004020 conductor Substances 0.000 claims description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 21
- 239000011651 chromium Substances 0.000 claims description 17
- 229910000838 Al alloy Inorganic materials 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 229910052804 chromium Inorganic materials 0.000 claims description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 7
- 238000002161 passivation Methods 0.000 claims 1
- 239000011241 protective layer Substances 0.000 claims 1
- 238000003860 storage Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 3
- 239000013589 supplement Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置用薄膜トランジスタ基板及びその製造方法に関し、より詳しくは四枚のマスクを用いて液晶表示装置用薄膜トランジスタ基板及びその製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置は現在一般的に用いられている平板表示装置の中の一つである。液晶表示装置は、電極が形成されている二枚の基板とその間に挿入されている液晶層とからなる。この表示装置は、電極に電圧を印加し、液晶層の液晶分子を再配列させることによって、透過する光の量を調節する。
【０００３】
液晶表示装置の中でも現在主に用いられているのは、二つの基板に電極がそれぞれ形成されていて、電極に印加される電圧をスイッチングする薄膜トランジスタを有している液晶表示装置である。薄膜トランジスタは、二つの基板の一方に形成されるのが一般的である。
【０００４】
【発明が解決しようとする課題】
薄膜トランジスタが形成されている基板は、マスクを用いた写真エッチング工程を通じて製造するのが一般的である。この時、生産費用を抑制するためにはマスクの数を減少させるのが好ましく、現在は通常5枚または６枚のマスクが用いられている。もちろん、４枚のマスクを用いて薄膜トランジスタ基板を製造する方法が公開されたことはあるが、これを実際に適用するのは難しい。
【０００５】
【課題を解決するための手段】
本発明の技術的課題は、少ないマスク、例えば４枚のマスクを用いて液晶表示装置用薄膜トランジスタ基板を製造する新しい方法を提供することにある。
【０００６】
また、本発明のほかの課題は、液晶表示装置の漏洩電流を防止し、液晶表示装置薄膜トランジスタ基板の段差を減少することにある。
【０００７】
前記課題を達成するために本発明は、保護膜を有機絶縁膜で形成し、保護膜と半導体層とを一度にパターニングするか、一つの膜を形成するための感光膜パターンをリフローした後、これをエッチングマスクを用いて下部の他の膜をエッチングし、下部膜が上部膜の外部へ突出するように形成する。ここで、リフローとは、観光膜を熱によって柔らかくし、流す処理を言う。
【０００８】
本発明の製造方法においては、先ず、絶縁基板上にゲート線及びゲート線と連結されているゲート電極を含むゲート配線を形成する。
【０００９】
次に、ゲート絶縁膜、半導体層及びデータ導体層を順次に積層し、データ導体層をパターニングし、ゲート線と交差するデータ線、データ線と連結されていてゲート電極に隣接するソース電極及びゲート電極に対してソース電極の反対側に位置するドレイン電極を含むデータ配線を形成する。
【００１０】
次に、データ配線及びデータ配線で遮られない半導体層上部に保護膜を積層し、保護膜と半導体層とを一度にパターニングしてドレイン電極を露出する接触孔を形成する。保護膜及び基板の上部に導電層を積層かつパターニングし、接触孔を通じてドレイン電極と連結される画素電極を形成する。
【００１１】
また、本発明による他の製造方法においては、先ず、絶縁基板上にゲート線及びこれと連結されたゲート電極を含むゲートハ配線を形成し、ゲート絶縁膜、半導体層及びデータ導電体層を順次に積層し、データ導電体層上部に感光膜パターンを形成する。
【００１２】
次に、感光膜パターンをマスクとしてデータ導電体層をエッチングし、ゲート線と交差するデータ線、データ線と連結されていて、ゲート電極に隣接するソース電極及びゲート電極に対してソース電極の反対側に位置するドレイン電極を含むデータ配線を形成して感光膜パターンをリフローする。
【００１３】
次に、感光膜パターンで遮られない半導体層をエッチングする。
【００１４】
次に、データ配線を覆う保護膜パターンを形成し、保護膜パターン上部にドレイン電極と連結される画素電極を形成する。ここで、データ導電体層と半導体層との間の抵抗を減少するために、これらの間に接触層を追加して形成する段階をさらに含み、データ配線で遮られない接触層を除去し、ソース及びドレイン電極の間の半導体層は露出する。
【００１５】
一方、ゲート配線はゲート線に連結され外部から信号の伝達を受けるゲートパッドをさらに含み、データ配線はデータ線に連結されて外部から信号の伝達を受けるデータパッドをさらに含む。 この時、ゲートパッド及びデータパッドの上部には保護膜とゲート絶縁膜とを除去し、画素電極と同一の層でゲートパッド及びデータパッドと連結される補助ゲートパッドと補助データパッドとをさらに形成することができる。
【００１６】
【発明の実施の形態】
添付の図面を参照しながら、本発明の実施形態例に係る液晶表示装置及びその製造方法について、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。
【００１７】
先ず、図１〜図４を参照しながら本発明の実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
【００１８】
図１は本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板である。図２は、図１に図示した薄膜トランジスタ基板をII−II線に沿って切断した断面図である。図３は、図１に図示した薄膜トランジスタ基板をIII−III線に沿って切断した断面図である。また、図４は、図１に図示した薄膜トランジスタ基板をIV−IV線に沿って切断した断面図である。
【００１９】
図１の薄膜トランジスタ基板は、絶縁基板１０上にアルミニウム（Al）またはアルミニウム合金（Al Alloy）とクロム（Cr）、モリブデン（Mo）またはモリブデン合金(Mo Alloy)などとからなるゲート配線及び維持配線が形成されている。ゲート配線は、横方向に伸びているゲート線２２、ゲート線２２の端部に連結されていて、外部からのゲート信号の印加を受けてゲート線に伝達するゲートパッド２６及びゲート線２２の一部である薄膜トランジスタのゲート電極２４を含む。
【００２０】
また、維持配線は、横方向に伸びている維持電極線２８と、縦方向に形成されていて、一部は維持電極線２８とゲート線２２とを連結する維持電極２７及び維持電極線２８の分枝である維持電極２９を含む。ここで、ゲート配線２２、２４、２６と維持配線２７、２８、２９とは単一膜または多重膜に形成することができ、多重膜に形成する場合には低抵抗を有する導電物質からなる膜と他の物質と接触特性が優れている物質からなる膜とを含むのが好ましい。二重膜である場合にはCr/Al（またはAl Alloy）、Al/Moを例としてあげることができる。
【００２１】
基板１０上には、窒化ケイ素(SiNX)などからなるゲート絶縁膜３２及び水素化非晶質ケイ素などの半導体からなる半導体層４２がゲート配線２４、２６及び維持配線２８と類似した形を有し、ゲート配線２４、２６及び維持配線２８を覆っている。断面図には図示されていないが、これらゲート絶縁膜３２、半導体層４２はゲート配線２２及び維持配線２７、２９と類似した形で形成されてこれらを覆っている。
【００２２】
半導体層４２上にはｎ型不純物で高濃度にドーピングされているn+水素化非晶質ケイ素などの物質からなる接触層５２、５４、５６が形成されていて、接触層５２、５４、５６上にはクロム（Cr）やモリブデン−タングステン合金などからなるデータ配線６２、６４、６６が形成されている。データ配線６２、６４、６６は縦方向に形成されていて、ゲート電極２４に隣接したソース電極を含むデータ線６２、データ線６２の一端部に連結されていて、外部からの画像信号の印加を受けるデータパッド６６、データ線６２と分離されていて、ゲート電極２４に対してソース電極の反対側に位置するドレイン電極６４を含む。接触層５２、５４、５６はデータ配線６２、６４、６６と同一の形態を有する。
【００２３】
ここで、データ配線６２、６４、６６もゲート配線２２、２４、２６のように多層構造で形成することができる。もちろん、低抵抗を有する導電物質からなる膜と他の物質と接触特性が優れている物質とからなる膜を含むのが好ましい。抵抗接触層パターン５２、５４、５６は半導体層４２とデータ配線６２、６４、６６との間の接触抵抗を減少させる機能を有し、データ配線６２、６４、６６と同一の形を有する。
【００２４】
半導体層４２上にはデータ配線６２、６４、６６を覆って有機絶縁膜からなる保護膜７２が形成されていて、保護膜７２にはドレイン電極６４及びデータパッド６６を露出する接触孔７１、７３が形成されている。また、半導体層４２及びゲート絶縁膜３２にはゲートパッド２６を露出する接触孔７５が形成されている。
【００２５】
ゲート線２２とデータ線とで囲まれた画素領域の基板１０上にはITO（indium tin oxide）などの透明な導電物質からなる画素電極８４が形成されていて、画素電極８４は接触孔７１を通じてドレイン電極６４と連結されている。データパッド６６上には接触孔７３を通じてデータパッド６６と連結されていて、外部との電気的接触を補完する役割をするデータ用電極８２が形成されている。また、ゲートパッド２６上にはゲートパッド２６と接触孔７５を通じて連結されていて、外部との電気的接触を補完する役割をするゲート用電極８０とが形成されている。画素電極８４は端部の周囲が維持配線２７、２８、２９及びゲート配線２２と重畳して維持蓄電器をなす。
【００２６】
ここでは導電体パターンとして透明な導電物質を用いたが、反射形液晶表示装置の場合、不透明な導電物質を用いても構わない。
【００２７】
前記のような構造において、互いに隣接する画素領域の半導体層４２はゲート線２２及び維持電極線２８の上部で分離されているが、これはソース電極６２とドレイン電極６４との間以外の半導体層にゲート電圧によって寄生チャンネルが形成されるのを防止するためである。
【００２８】
また、互いに隣接する二つのデータ線が半導体層を通じて連結されていれば、寄生チャンネルによって半導体層から漏洩電流が発生し、二つのデータ線の間に信号の干渉が生じるので、このように隣接する二つのデータ線の間の半導体層を分離する必要がある。
【００２９】
次に、前記の構造を有する液晶表示装置用薄膜トランジスタ基板の製造方法について、図１から図１６を参照しながら詳細に説明する。
【００３０】
図５、図９及び図１３のそれぞれは、本発明の実施例によって製造する中間過程における薄膜トランジスタ基板の配置図であって、製造順序にしたがって順次に示したものである。
【００３１】
図６、図１０及び図１４は、それぞれ図５、図９及び図１３において、ＶB−ＶB、VIB−VIB及びVIIB−VIIB方向からぞれぞれみた場合の断面図である。図６はＴＦＴ部、図１０は画素部、図１４は維持容量部の断面を示す図である。
【００３２】
図７、図１１及び図１５は、図５、図９及び図１３において、VIC−VIC、VIC−VIC及びVIIC−VIIC方向からそれぞれ見た場合のゲートパッド部の断面図である。図８、図１２及び図１６は、図５、図９及び１３において、ＶD−ＶD、VID−ＶID及びVIID−VIID方向からそれぞれ見た場合のデータパッド部の断面図である。
【００３３】
先ず、図５〜図８に図示したように、第１マスクを用いて基板10上にゲート線22、ゲート電極24及びゲートパッド26を含むゲート配線を横方向に形成し、縦方向の維持電極線28、縦方向の維持電極27、29を含む維持配線を形成する。
【００３４】
前述したように、ゲート配線22、24、26及び維持配線27、28、29は、アルミニウムまたはアルミニウム合金の合金膜とモリブデン、モリブデン合金またはクロムとの二重層で作ることができる。また、これらの三重層で作ることもでき、さらにアルミニウムまたはアルミニウムを除外したこれらの単一膜で形成することもできる。
【００３５】
次に、図９〜図１２に図示するように、ゲート絶縁膜32、非晶質ケイ素からなる半導体層42、ドーピングされた非晶質ケイ素層及びクロムからなるデータ用金属層の四重層を連続して積層する。次いで、第２マスクを用いてデータ金属層をパターニングしてデータ配線62、64、66を形成し、データ配線62、64、66で覆わずに露出された、ドーピングされたケイ素層をエッチングし、データ配線62、64、66の下部に接触層52、54、56を形成する。
【００３６】
次に、図１３乃至図１６のように、感光性有機絶縁膜を積層し、第３マスクを用いて半導体層42及びゲート絶縁膜32と共に有機絶縁膜を一度にエッチングする。これにより、ドレイン電極64及びデータパッド66を露出する接触孔71、73と、ゲートパッド26を露出する接触孔75とを、保護膜72、半導体層42及びゲート絶縁膜32に形成する。この時、図１３のように、保護膜72、半導体層42及びゲート絶縁膜32は、ゲート配線22、24、26及び維持配線27、28、29を殆ど覆うように互いに同一の形で形成される。また、保護膜72は、データ配線62、64、66を完全に覆うように半導体層42及びゲート絶縁膜32と同一の形で形成される。ここで、データパッド66を覆う保護膜72は接触孔を有するので、ゲート絶縁膜32及び半導体層42は保護膜72と異なる形を有することができる。
【００３７】
この時、ゲート配線22、24及び維持配線28の上部に非晶質ケイ素が残留するようになると、互いに隣接する二つのデータ線62が電気的に連結され、二つのデータ線62の間に漏洩電流による信号の干渉が生じるようになる。そこで、ゲート配線22、24及び維持配線28の上部における半導体層42の一部を除去し、互いに隣接するデータ線62の間の半導体層42を分離するのが好ましい。このために、保護膜72及び半導体層42は、ゲート配線22、24及び維持配線28の上部の一部、図中A部分で除去されるように形成する。
【００３８】
しかし、接触孔75も共に形成しなければならないので、A部分におけるゲート配線22、24及び維持配線28が外部に露出される。これを防止するためにリフロー（reflow）工程を実施する。これを通じてゲート配線22、24及び維持配線28の上部に保護膜72またはゲート絶縁膜32を残すことができる。次に、これについて詳細に説明する。この時、保護膜72のプロファイルを斜めに形成する。
【００３９】
先ず、ゲート配線22、24及び維持配線28の上部に保護膜を残す第１方法について詳細に説明する。
【００４０】
図１７は、図１３においてVIII−VIII方向から見た場合の断面図であり、リフロー工程を実施する前の図面である。図１８は、リフロー工程の実施後の断面図である。
【００４１】
図１７のように、先ず、ゲートパッド26、データパッド66及びドレイン電極64を露出する接触孔を形成する時、図１３中のＡ部分における保護膜72、半導体層42及びゲート絶縁膜32が分離されるように形成し、これらの間の開口部Ｂを通じてゲート線22が外部へ露出するようにする。
【００４２】
次に、図１８のように、リフロー工程を実施すると、リフローが可能な有機絶縁膜からなる保護膜72は開口部Ｂの内側に流れるようになるので、ゲート線22は覆われる。
【００４３】
次に、ゲート配線22、24及び維持配線28の上部にゲート絶縁膜を残す第２方法について詳細に説明する。
【００４４】
図１９は、図１７のように図１３においてVIII−VIII方向から見た場合の断面図で
あり、リフロー工程の実施前の図面である。図２０は、リフロー工程の実施後の断面図である。また、図２１は、エッチング工程が終了した断面図である。
【００４５】
図１９のように、第３マスクを用いた写真工程において、開口部Ｂを有する感光膜パターン1000を、ゲート線22の上部に形成する。また、感光膜からなる微細なパターン1001を、開口部Ｂの保護膜7２の上部に形成する。
【００４６】
次に、リフロー工程を実施して感光膜をリフローすると、図２０に示すように、微細なパターン1001（図１９参照）は開口部Ｂの中に流れ、開口部Ｂの保護膜72上部には感光膜1002が形成される。
【００４７】
続いて、エッチング工程を進行し、ゲートパッド26（図１５参照）が露出される時までエッチングすると、図２１のように半導体層42及び保護膜72はそれぞれ二つの部分42、72で分離されるが、ゲート絶縁膜32をゲート線22を覆う状態で残すことが出来る。次に、感光膜を除去する。
【００４８】
前記のように、リフローが可能な感光膜の微細なパターンを用いると、図１４及び図１５のように、画素部及びパッド部の基板10及びゲートパッド26が露出されるようにエッチングしても、図２１のようにA部分のゲート配線22、24及び維持電極線28の上部にゲート絶縁膜32を残すことができる。
【００４９】
この時、感光膜1002の厚さを調節し、開口部Ｂに残留する非晶質ケイ素を完全に除去するのが好ましく、感光膜1002を薄く形成する場合にはゲート絶縁膜32の一部上部がエッチングされることもある。
【００５０】
また、第１方法のように保護膜をリフローできる物質で形成しなくても良く、感光膜1000、1001、1002にリフローできる物質を用いればよい。また、第１方法のように、保護膜72をリフローが可能な物質で形成する場合には、微細なパターンを保護膜で形成かつリフローし、開口部Ｂの薄い膜を保護膜として形成してゲート絶縁膜32を残すこともできる。
【００５１】
前記のように、リフローを実施して選択的にエッチングする方法は、他の半導体装置の製造方法においても用いることができる。つまり、同一にエッチング工程を進行しながら、基板10及びゲートパッド26は露出すると同時に、他の部分であるゲート線22は露出されないように選択的にエッチングすることができる。
【００５２】
次に、ゲートパッド26のように保護膜72で遮られない部分のアルミニウムまたはアルミニウム合金を全面エッチングを通じて除去する。これは、以後に形成される透明導電膜のITOとの接触特性を向上するためである。ゲート配線AlまたはAl合金を上部膜にし、クロム、モリブデンまたはモリブデン合金を下部膜とする場合には、ゲートパッド26のクロム、モリブデン、モリブデン合金が露出されるようになる。
【００５３】
次に、図１〜４に図示したように、ITO膜を積層して第４マスクを用いたパターニングを実施し、ゲート用電極80及びデータ用電極82をそれぞれ形成する。ゲート用電極８０は、画素電極84と接触孔を通じてゲートパッド26及びデータパッド66のクロム、モリブデンまたはモリブデン合金と直接接触する様に形成する。画素電極84は、接触孔を通じてドレイン電極64と連結される様に形成する。
【００５４】
前記のような本発明の実施例において、ゲートパッドは上部膜をITO膜にし、下部膜はクロム、モリブデンまたはモリブデン合金にする二層構造で形成することが出来る。また、ゲートパッドを三重膜で形成する場合、最も下部にアルミニウムまたはアルミニウム合金からなる導電膜を含むことができる。
【００５５】
前述した実施例においては、保護膜と半導体層とを一度にパターニングしてマスクの数を減少させたが、段差が激しく発生して上部に形成される膜の構造が脆弱になることもある。このような問題点を改善するためには、一つの膜を形成するための感光膜パターンをリフローした後、これをマスクで下部膜をエッチングし、下部膜を上部膜の外部へ突出するように形成するのが好ましい。これについて詳細に説明する。
【００５６】
先ず、図２２及び図２３を参照しながら、本発明の他の実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
【００５７】
図２２は、本発明の他の実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。図２３は、図２２に図示した薄膜トランジスタ基板を、XI−XI′線に沿って切って図示した断面図である。
【００５８】
絶縁基板10上にアルミニウム(Al)またはアルミニウム合金(Al alloy)、モリブデン(Mo)またはモリブデン−タングステン（MoW）合金、クロム（Cr）、タンタル（Ta）などの金属または導電体からなるゲート配線が形成されている。ゲート配線は、横方向に伸びている走査信号線またはゲート線22、ゲート線22の端部に連結されていて、外部からの走査信号の印加を受けてゲート線22に伝達するゲートパッド26及びゲート線22の分枝である薄膜トランジスタのゲート電極24を含む。ここで、後述する画素電極84とゲート線22とが重畳して画素の電荷保存能力を向上する維持蓄電器をなし、維持容量が十分ではない場合、後述する画素電極82と重畳する維持電極が追加されることもある。
【００５９】
ゲート配線22、24、26は、単一層で形成されることもあるが、二重層や三重層で形成されることもある。二重層以上で形成する場合、一層は抵抗が小さい物質で、他の層は他の物質との接触特性が良い物質で作るのが好ましい。例えば、Cr/Al（またはAl合金）の二重層またはAl/Moの二重層が挙げられる。
【００６０】
ゲート配線22、24、26上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜30が形成され、ゲート配線22、24、26を覆っている。
【００６１】
ゲート絶縁膜32上には、水素化された非晶質ケイ素などの半導体からなる半導体パターン42、44、46が形成されている。半導体パターン42、44、46上には、リンなどのn型不純物で高濃度にドーピングされている非晶質ケイ素などからなる抵抗性接触層パターンまたは中間層パターン52、53、54、56が形成されている。
【００６２】
接触層パターン52、53、54、56上には、MoまたはMoW合金、Cr、AlまたはAl合金、Taなどの導電物質からなるデータ配線が形成されている。データ配線は、縦方向に形成されているデータ線62と、データ線62の一端部に連結され、外部からの画像信号の印加を受けるデータパッド66と、データ線62の分枝である薄膜トランジスタのソース電極63とを含む。また、データ配線は、データ線62、ソース電極63、及びデータパッド66と分離されていて、ゲート電極24または薄膜トランジスタのチャンネル部に対してソース電極63の反対側に位置する薄膜トランジスタのドレイン電極64も含む。
【００６３】
データ配線62、63、64、66は、ゲート配線22、24、26のように、単一層で形成できるが、二重層や三重層で形成されることもある。ゲート配線と同様、二重層以上に形成する場合には、一層は抵抗が小さい物質で、他の層は他の物質との接触特性の良い物質で作るのが好ましい。
【００６４】
接触層パターン52、53、54、56は、その下部の半導体パターン42、44、46と、その上部のデータ配線62、63、64、66との接触抵抗を減少する役割を果たす。接触槽パターン52、53、54、56は、データ配線62、63、64、66と完全に同一の形態を有する。ここで、半導体パターン42、44、46は、その上部のデータ配線62、63、64、66の外部に突出するように形成されていて、ソース電極63とドレイン電極との間では接触層パターン53、54と異なる形態を有し、切れず連結されて薄膜トランジスタのチャンネルを生成する。
【００６５】
データ配線62、63、64、66上には保護膜70が形成されている。保護膜70は、ドレイン電極64及びデータパッド66を露出する接触孔72、76を有している。また、保護膜70は、ゲート絶縁膜32と共にゲートパッド26を露出する接触孔を有している。保護膜70は、窒化ケイ素やアクリル系などの有機絶縁物質を用いて形成しても良い。
【００６６】
保護膜70上には、画素電極84が形成されている。画素電極８４は、薄膜トランジスタから画像信号を受け、上板の電極と共に電気場を生成する。画素電極84は、ITOなどの透明な導電物質からなり、接触孔72を通じてドレイン電極64と物理的・電気的に連結されて画像信号の伝達を受ける。
【００６７】
一方、ゲートパッド26及びデータパッド66上には、接触孔74、76を通じてそれぞれこれらと連結される補助ゲートパッド80及び補助データパッド82が形成されている。補助ゲートパッド80及び補助データパッド82は、ゲートパッド26及びデータパッド66と外部回路装置との接着性を補完し、パッドを保護する役割を果たす。ただし、補助ゲートパッド80及び補助データパッド82は、必須ではなく、これらを適用するかどうかは選択的である。
【００６８】
ここでは画素電極84の材料の例として透明なITOを挙げたが、反射型液晶表示装置の場合、不透明な導電物質を用いても構わない。
【００６９】
次に、本発明の他の実施例による液晶表示装置用基板の製造方法について、図２４〜３１と前記図２２及び図２３とを参照しながら詳細に説明する。
【００７０】
先ず、図２４、図２５に示したように、金属などの導電体層をスパッタリング等の方法で1000Å〜3000Åの厚さに蒸着する。次いで、第１マスクを用いて乾式または湿式エッチングし、基板10上にゲート線22、ゲートパッド26及びゲート電極24を含むゲート配線を形成する。
【００７１】
次に、図２６に示したように、ゲート絶縁膜32と、半導体である非晶質ケイ素層40と、接触層であるドーピングされた非晶質ケイ素層50とを、化学的気相蒸着法を用いてそれぞれ1500Å〜5000Å、500Å〜2000Å、300Å〜600Åの厚さに連続蒸着する。
【００７２】
次に、金属などの導電体層を、スパッタリング等の方法で1500Å〜3000Åの厚さに蒸着する。その後、導電体層上に1μｍ〜2μｍの厚さで感光膜を塗布する。次いで、第２マスクであるデータ配線用マスクを通じて感光膜に光を走査した後に現象し、感光膜パターン112、114、116を形成する。さらに、感光膜112、114、116で遮られない導電体層をエッチングし、ドーピングされた非晶質ケイ素層50の上部にデータ線62、ソース及びドレイン電極63、64及びデータパッド66を形成する。
【００７３】
次に、図２７に示したように、感光膜112、114、116をリフローし、残っている感光膜112、114、116が感光膜のない部分に薄く流れるようにし、ソース及びドレイン電極63、64の間のドーピングされた非晶質ケイ素層50を覆う新しい感光膜115を形成し、データ配線62、63、64、66の周辺が感光膜112、114、116で覆われるようにする。
【００７４】
次に、感光膜112、114、115、116で遮られないドーピングされた非晶質ケイ素層50及び非晶質ケイ素層40をエッチングし、接触層52、56、58及び半導体パターン42、44、46がデータ配線62、63、64、66の外部へ突出するように形成する。
【００７５】
次に、図２８及び図２９に示すように、感光膜パターン112、114、115、116を除去し、データ配線62、63、64、66で遮られないドーピングされた非晶質ケイ素層を除去し、ソース及びドレイン電極63、64の間の接触層58を二つの部分53、54に分離して半導体パターン44を露出する。この時、接触層52、53、54、56はデータ配線62、63、64、66と同一の形で形成される。
【００７６】
ここで、図２７に示したように、データ配線62、63、64、66で遮られない接触層52、56、58上部の感光膜112、114、115、116は他の部分より薄いので、工程順を変えることができる。すなわち、データ配線62、63、64、66で遮られないドーピングされた非晶質ケイ素層を先ず除去した後、感光膜112、114、115、116を除去することができる。この過程においては、乾式または湿式エッチング方法を全て用いることができ、この時、データ配線62、63、64、66及びゲート絶縁膜32は殆どエッチングされず、感光膜パターン112、114、115、116及び非晶質ケイ素層はエッチングされる条件下で行うのが良い。
【００７７】
また、データ配線62、63、64、66を形成した後、露出された、ドーピングされた非晶質ケイ素層をエッチングし、接触層52、53、54、56を形成することもできる。（図２７参照）
【００７８】
前記のようにデータ配線62、63、64、66を形成した後、図２６〜２７に示したように、窒化ケイ素をCVD法で蒸着するか、有機絶縁物質をスピンコーティングし、3000Å以上の厚さを有する保護膜70を形成する。次に、第３マスクを用いて保護膜70をゲート絶縁膜32と共にエッチングし、ドレイン電極64、ゲートパッド26及びデータパッド66をそれぞれ露出する接触孔72、74及び76を形成する。
【００７９】
最後に、図２２乃至図２３に示したように、400Åないし500Åの厚さのITO層を蒸着し、第４マスクを用いてエッチングして画素電極84、補助ゲートパッド80及び補助データパッド82を形成する。
【００８０】
前記のように、本実施例においてはデータ配線62、63、64、66と、その下部の接触層パターン52、53、54、56と、半導体パターン42、44、46とを一つのマスクを用いて形成することによって、マスクの数を減少させることができる。半導体パターン42、44、46をデータ配線62、63、64、66の外部に突出するように形成し、半導体パターン42、44、46、接触層52、53、54、56及びデータ配線62、63、64、66からなる三重膜の段差を二段階に形成することによって、上部に形成される保護膜70及び画素電極84の脆弱な構造を改善することができる。
【００８１】
本発明の他の実施例においては、データ配線形成時にエッチング用マスクとして用いた感光膜をリフローした後、データ配線の下部膜である半導体層をパターニングし、上部に形成される他の膜のステップカバーリッジを湾曲して形成することができる。このような方法は、前記実施例における保護膜形成時にエッチング用マスクとして用いた感光膜パターンをリフローした後、これを用いて半導体層またはゲート絶縁膜をエッチングすることもできる。
【００８２】
【発明の効果】
前記のように、本発明によると液晶表示装置用薄膜トランジスタ基板の製造時に、マスクの数を効果的に減少して製造費用を減少することができる。また、液晶表示装置の漏洩電流を効果的に防止することができ、形成される膜の脆弱な構造を改善することもできる。
【図面の簡単な説明】
【図１】本発明の実施例による液晶表示装置用薄膜トランジスタ基板。
【図２】図1に示した薄膜トランジスタ基板をII−II線に沿って切断して図示した断面図。
【図３】図1に示した薄膜トランジスタ基板をIII−III線に沿って切断して図示した断面図。
【図４】図1に示した薄膜トランジスタ基板をIV−IV線に沿って切断して図示した断面図。
【図５】本発明の実施例によって製造する中間過程における薄膜トランジスタ基板の配置図であって、製造順にしたがって、順次に示した図（図９に続く）。
【図６】図５において、ＶB−ＶB線に沿って切断して場合の断面図。
【図７】図５において、ＶC−ＶC線に沿って切断して場合の断面図。
【図８】図５において、ＶD−ＶD線に沿って切断して場合の断面図。
【図９】本発明の実施例によって製造する中間過程における薄膜トランジスタ基板の配置図であって、製造順にしたがって順次に示した図(図１３に続く)。
【図１０】図９において、VIB−VIB線に沿って切断して場合の断面図。
【図１１】図９において、VIC−VIC線に沿って切断して場合の断面図。
【図１２】図９において、VID−VID線に沿って切断して場合の断面図。
【図１３】本発明の実施例によって製造する中間過程における薄膜トランジスタ基板の配置図であって、製造順にしたがって、順次に示した図。
【図１４】図１３において、VIIB−VIIB線に沿って切断して場合の断面図。
【図１５】図１３において、VIIC−VIIC線に沿って切断して図示した断面図である。
【図１６】図１３において、VIID−VIID線に沿って切断して図示した断面図である。
【図１７】図１３において、VIII−VIII線に沿って切断した断面図。
【図１８】図１３において、VIII−VIII線に沿って切断した断面図。
【図１９】図１３において、VIII−VIII線に沿って切断した断面図。
【図２０】図１３において、VIII−VIII線に沿って切断した断面図。
【図２１】図１３において、VIII−VIII線に沿って切断した断面図。
【図２２】本発明の他の実施例による液晶表示装置用薄膜トランジスタ基板の配置図。
【図２３】図１０に示した薄膜トランジスタ基板をXI−XI′線に沿って切断した場合の断面図。
【図２４】本発明の実施例によって製造する第１段階における薄膜トランジスタ基板の配置図。
【図２５】図２４においてXIIB−XIIB′線に沿って切断した場合の断面図。
【図２６】図２４において、XIIB−XIIB′線に沿って切断した断面図であって、図２５の次の段階における断面図。
【図２７】図２４において、XIIB−XIIB′線に沿って切断した断面図であって、図２５の次の段階における断面図。
【図２８】図２７の次の段階における薄膜トランジスタ基板の配置図。
【図２９】図２８においてXVB−XVB′線に沿って切断して図示した断面図。
【図３０】図２８の次の段階における薄膜トランジスタ基板の配置図。
【図３１】図３０において、XVIB−XVIB′線に沿って切断して図示した断面図。
【符号の説明】
10 基板
26 ゲート配線
27、28、29 維持電極
30、32 ゲート絶縁膜
42、44、46 半導体層
50 非晶質ケイ素層
52、54、56 接触層
62、64、66 データ配線
70、72 保護膜
71、73、75 接触孔
80 ゲート用電極
82 データ用電極
84 画素電極
112、114、116、1002 感光膜
1000 感光膜パターン
1001 微細なパターン
【発明の属する技術分野】
本発明は、液晶表示装置用薄膜トランジスタ基板及びその製造方法に関し、より詳しくは四枚のマスクを用いて液晶表示装置用薄膜トランジスタ基板及びその製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置は現在一般的に用いられている平板表示装置の中の一つである。液晶表示装置は、電極が形成されている二枚の基板とその間に挿入されている液晶層とからなる。この表示装置は、電極に電圧を印加し、液晶層の液晶分子を再配列させることによって、透過する光の量を調節する。
【０００３】
液晶表示装置の中でも現在主に用いられているのは、二つの基板に電極がそれぞれ形成されていて、電極に印加される電圧をスイッチングする薄膜トランジスタを有している液晶表示装置である。薄膜トランジスタは、二つの基板の一方に形成されるのが一般的である。
【０００４】
【発明が解決しようとする課題】
薄膜トランジスタが形成されている基板は、マスクを用いた写真エッチング工程を通じて製造するのが一般的である。この時、生産費用を抑制するためにはマスクの数を減少させるのが好ましく、現在は通常5枚または６枚のマスクが用いられている。もちろん、４枚のマスクを用いて薄膜トランジスタ基板を製造する方法が公開されたことはあるが、これを実際に適用するのは難しい。
【０００５】
【課題を解決するための手段】
本発明の技術的課題は、少ないマスク、例えば４枚のマスクを用いて液晶表示装置用薄膜トランジスタ基板を製造する新しい方法を提供することにある。
【０００６】
また、本発明のほかの課題は、液晶表示装置の漏洩電流を防止し、液晶表示装置薄膜トランジスタ基板の段差を減少することにある。
【０００７】
前記課題を達成するために本発明は、保護膜を有機絶縁膜で形成し、保護膜と半導体層とを一度にパターニングするか、一つの膜を形成するための感光膜パターンをリフローした後、これをエッチングマスクを用いて下部の他の膜をエッチングし、下部膜が上部膜の外部へ突出するように形成する。ここで、リフローとは、観光膜を熱によって柔らかくし、流す処理を言う。
【０００８】
本発明の製造方法においては、先ず、絶縁基板上にゲート線及びゲート線と連結されているゲート電極を含むゲート配線を形成する。
【０００９】
次に、ゲート絶縁膜、半導体層及びデータ導体層を順次に積層し、データ導体層をパターニングし、ゲート線と交差するデータ線、データ線と連結されていてゲート電極に隣接するソース電極及びゲート電極に対してソース電極の反対側に位置するドレイン電極を含むデータ配線を形成する。
【００１０】
次に、データ配線及びデータ配線で遮られない半導体層上部に保護膜を積層し、保護膜と半導体層とを一度にパターニングしてドレイン電極を露出する接触孔を形成する。保護膜及び基板の上部に導電層を積層かつパターニングし、接触孔を通じてドレイン電極と連結される画素電極を形成する。
【００１１】
また、本発明による他の製造方法においては、先ず、絶縁基板上にゲート線及びこれと連結されたゲート電極を含むゲートハ配線を形成し、ゲート絶縁膜、半導体層及びデータ導電体層を順次に積層し、データ導電体層上部に感光膜パターンを形成する。
【００１２】
次に、感光膜パターンをマスクとしてデータ導電体層をエッチングし、ゲート線と交差するデータ線、データ線と連結されていて、ゲート電極に隣接するソース電極及びゲート電極に対してソース電極の反対側に位置するドレイン電極を含むデータ配線を形成して感光膜パターンをリフローする。
【００１３】
次に、感光膜パターンで遮られない半導体層をエッチングする。
【００１４】
次に、データ配線を覆う保護膜パターンを形成し、保護膜パターン上部にドレイン電極と連結される画素電極を形成する。ここで、データ導電体層と半導体層との間の抵抗を減少するために、これらの間に接触層を追加して形成する段階をさらに含み、データ配線で遮られない接触層を除去し、ソース及びドレイン電極の間の半導体層は露出する。
【００１５】
一方、ゲート配線はゲート線に連結され外部から信号の伝達を受けるゲートパッドをさらに含み、データ配線はデータ線に連結されて外部から信号の伝達を受けるデータパッドをさらに含む。 この時、ゲートパッド及びデータパッドの上部には保護膜とゲート絶縁膜とを除去し、画素電極と同一の層でゲートパッド及びデータパッドと連結される補助ゲートパッドと補助データパッドとをさらに形成することができる。
【００１６】
【発明の実施の形態】
添付の図面を参照しながら、本発明の実施形態例に係る液晶表示装置及びその製造方法について、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。
【００１７】
先ず、図１〜図４を参照しながら本発明の実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
【００１８】
図１は本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板である。図２は、図１に図示した薄膜トランジスタ基板をII−II線に沿って切断した断面図である。図３は、図１に図示した薄膜トランジスタ基板をIII−III線に沿って切断した断面図である。また、図４は、図１に図示した薄膜トランジスタ基板をIV−IV線に沿って切断した断面図である。
【００１９】
図１の薄膜トランジスタ基板は、絶縁基板１０上にアルミニウム（Al）またはアルミニウム合金（Al Alloy）とクロム（Cr）、モリブデン（Mo）またはモリブデン合金(Mo Alloy)などとからなるゲート配線及び維持配線が形成されている。ゲート配線は、横方向に伸びているゲート線２２、ゲート線２２の端部に連結されていて、外部からのゲート信号の印加を受けてゲート線に伝達するゲートパッド２６及びゲート線２２の一部である薄膜トランジスタのゲート電極２４を含む。
【００２０】
また、維持配線は、横方向に伸びている維持電極線２８と、縦方向に形成されていて、一部は維持電極線２８とゲート線２２とを連結する維持電極２７及び維持電極線２８の分枝である維持電極２９を含む。ここで、ゲート配線２２、２４、２６と維持配線２７、２８、２９とは単一膜または多重膜に形成することができ、多重膜に形成する場合には低抵抗を有する導電物質からなる膜と他の物質と接触特性が優れている物質からなる膜とを含むのが好ましい。二重膜である場合にはCr/Al（またはAl Alloy）、Al/Moを例としてあげることができる。
【００２１】
基板１０上には、窒化ケイ素(SiNX)などからなるゲート絶縁膜３２及び水素化非晶質ケイ素などの半導体からなる半導体層４２がゲート配線２４、２６及び維持配線２８と類似した形を有し、ゲート配線２４、２６及び維持配線２８を覆っている。断面図には図示されていないが、これらゲート絶縁膜３２、半導体層４２はゲート配線２２及び維持配線２７、２９と類似した形で形成されてこれらを覆っている。
【００２２】
半導体層４２上にはｎ型不純物で高濃度にドーピングされているn+水素化非晶質ケイ素などの物質からなる接触層５２、５４、５６が形成されていて、接触層５２、５４、５６上にはクロム（Cr）やモリブデン−タングステン合金などからなるデータ配線６２、６４、６６が形成されている。データ配線６２、６４、６６は縦方向に形成されていて、ゲート電極２４に隣接したソース電極を含むデータ線６２、データ線６２の一端部に連結されていて、外部からの画像信号の印加を受けるデータパッド６６、データ線６２と分離されていて、ゲート電極２４に対してソース電極の反対側に位置するドレイン電極６４を含む。接触層５２、５４、５６はデータ配線６２、６４、６６と同一の形態を有する。
【００２３】
ここで、データ配線６２、６４、６６もゲート配線２２、２４、２６のように多層構造で形成することができる。もちろん、低抵抗を有する導電物質からなる膜と他の物質と接触特性が優れている物質とからなる膜を含むのが好ましい。抵抗接触層パターン５２、５４、５６は半導体層４２とデータ配線６２、６４、６６との間の接触抵抗を減少させる機能を有し、データ配線６２、６４、６６と同一の形を有する。
【００２４】
半導体層４２上にはデータ配線６２、６４、６６を覆って有機絶縁膜からなる保護膜７２が形成されていて、保護膜７２にはドレイン電極６４及びデータパッド６６を露出する接触孔７１、７３が形成されている。また、半導体層４２及びゲート絶縁膜３２にはゲートパッド２６を露出する接触孔７５が形成されている。
【００２５】
ゲート線２２とデータ線とで囲まれた画素領域の基板１０上にはITO（indium tin oxide）などの透明な導電物質からなる画素電極８４が形成されていて、画素電極８４は接触孔７１を通じてドレイン電極６４と連結されている。データパッド６６上には接触孔７３を通じてデータパッド６６と連結されていて、外部との電気的接触を補完する役割をするデータ用電極８２が形成されている。また、ゲートパッド２６上にはゲートパッド２６と接触孔７５を通じて連結されていて、外部との電気的接触を補完する役割をするゲート用電極８０とが形成されている。画素電極８４は端部の周囲が維持配線２７、２８、２９及びゲート配線２２と重畳して維持蓄電器をなす。
【００２６】
ここでは導電体パターンとして透明な導電物質を用いたが、反射形液晶表示装置の場合、不透明な導電物質を用いても構わない。
【００２７】
前記のような構造において、互いに隣接する画素領域の半導体層４２はゲート線２２及び維持電極線２８の上部で分離されているが、これはソース電極６２とドレイン電極６４との間以外の半導体層にゲート電圧によって寄生チャンネルが形成されるのを防止するためである。
【００２８】
また、互いに隣接する二つのデータ線が半導体層を通じて連結されていれば、寄生チャンネルによって半導体層から漏洩電流が発生し、二つのデータ線の間に信号の干渉が生じるので、このように隣接する二つのデータ線の間の半導体層を分離する必要がある。
【００２９】
次に、前記の構造を有する液晶表示装置用薄膜トランジスタ基板の製造方法について、図１から図１６を参照しながら詳細に説明する。
【００３０】
図５、図９及び図１３のそれぞれは、本発明の実施例によって製造する中間過程における薄膜トランジスタ基板の配置図であって、製造順序にしたがって順次に示したものである。
【００３１】
図６、図１０及び図１４は、それぞれ図５、図９及び図１３において、ＶB−ＶB、VIB−VIB及びVIIB−VIIB方向からぞれぞれみた場合の断面図である。図６はＴＦＴ部、図１０は画素部、図１４は維持容量部の断面を示す図である。
【００３２】
図７、図１１及び図１５は、図５、図９及び図１３において、VIC−VIC、VIC−VIC及びVIIC−VIIC方向からそれぞれ見た場合のゲートパッド部の断面図である。図８、図１２及び図１６は、図５、図９及び１３において、ＶD−ＶD、VID−ＶID及びVIID−VIID方向からそれぞれ見た場合のデータパッド部の断面図である。
【００３３】
先ず、図５〜図８に図示したように、第１マスクを用いて基板10上にゲート線22、ゲート電極24及びゲートパッド26を含むゲート配線を横方向に形成し、縦方向の維持電極線28、縦方向の維持電極27、29を含む維持配線を形成する。
【００３４】
前述したように、ゲート配線22、24、26及び維持配線27、28、29は、アルミニウムまたはアルミニウム合金の合金膜とモリブデン、モリブデン合金またはクロムとの二重層で作ることができる。また、これらの三重層で作ることもでき、さらにアルミニウムまたはアルミニウムを除外したこれらの単一膜で形成することもできる。
【００３５】
次に、図９〜図１２に図示するように、ゲート絶縁膜32、非晶質ケイ素からなる半導体層42、ドーピングされた非晶質ケイ素層及びクロムからなるデータ用金属層の四重層を連続して積層する。次いで、第２マスクを用いてデータ金属層をパターニングしてデータ配線62、64、66を形成し、データ配線62、64、66で覆わずに露出された、ドーピングされたケイ素層をエッチングし、データ配線62、64、66の下部に接触層52、54、56を形成する。
【００３６】
次に、図１３乃至図１６のように、感光性有機絶縁膜を積層し、第３マスクを用いて半導体層42及びゲート絶縁膜32と共に有機絶縁膜を一度にエッチングする。これにより、ドレイン電極64及びデータパッド66を露出する接触孔71、73と、ゲートパッド26を露出する接触孔75とを、保護膜72、半導体層42及びゲート絶縁膜32に形成する。この時、図１３のように、保護膜72、半導体層42及びゲート絶縁膜32は、ゲート配線22、24、26及び維持配線27、28、29を殆ど覆うように互いに同一の形で形成される。また、保護膜72は、データ配線62、64、66を完全に覆うように半導体層42及びゲート絶縁膜32と同一の形で形成される。ここで、データパッド66を覆う保護膜72は接触孔を有するので、ゲート絶縁膜32及び半導体層42は保護膜72と異なる形を有することができる。
【００３７】
この時、ゲート配線22、24及び維持配線28の上部に非晶質ケイ素が残留するようになると、互いに隣接する二つのデータ線62が電気的に連結され、二つのデータ線62の間に漏洩電流による信号の干渉が生じるようになる。そこで、ゲート配線22、24及び維持配線28の上部における半導体層42の一部を除去し、互いに隣接するデータ線62の間の半導体層42を分離するのが好ましい。このために、保護膜72及び半導体層42は、ゲート配線22、24及び維持配線28の上部の一部、図中A部分で除去されるように形成する。
【００３８】
しかし、接触孔75も共に形成しなければならないので、A部分におけるゲート配線22、24及び維持配線28が外部に露出される。これを防止するためにリフロー（reflow）工程を実施する。これを通じてゲート配線22、24及び維持配線28の上部に保護膜72またはゲート絶縁膜32を残すことができる。次に、これについて詳細に説明する。この時、保護膜72のプロファイルを斜めに形成する。
【００３９】
先ず、ゲート配線22、24及び維持配線28の上部に保護膜を残す第１方法について詳細に説明する。
【００４０】
図１７は、図１３においてVIII−VIII方向から見た場合の断面図であり、リフロー工程を実施する前の図面である。図１８は、リフロー工程の実施後の断面図である。
【００４１】
図１７のように、先ず、ゲートパッド26、データパッド66及びドレイン電極64を露出する接触孔を形成する時、図１３中のＡ部分における保護膜72、半導体層42及びゲート絶縁膜32が分離されるように形成し、これらの間の開口部Ｂを通じてゲート線22が外部へ露出するようにする。
【００４２】
次に、図１８のように、リフロー工程を実施すると、リフローが可能な有機絶縁膜からなる保護膜72は開口部Ｂの内側に流れるようになるので、ゲート線22は覆われる。
【００４３】
次に、ゲート配線22、24及び維持配線28の上部にゲート絶縁膜を残す第２方法について詳細に説明する。
【００４４】
図１９は、図１７のように図１３においてVIII−VIII方向から見た場合の断面図で
あり、リフロー工程の実施前の図面である。図２０は、リフロー工程の実施後の断面図である。また、図２１は、エッチング工程が終了した断面図である。
【００４５】
図１９のように、第３マスクを用いた写真工程において、開口部Ｂを有する感光膜パターン1000を、ゲート線22の上部に形成する。また、感光膜からなる微細なパターン1001を、開口部Ｂの保護膜7２の上部に形成する。
【００４６】
次に、リフロー工程を実施して感光膜をリフローすると、図２０に示すように、微細なパターン1001（図１９参照）は開口部Ｂの中に流れ、開口部Ｂの保護膜72上部には感光膜1002が形成される。
【００４７】
続いて、エッチング工程を進行し、ゲートパッド26（図１５参照）が露出される時までエッチングすると、図２１のように半導体層42及び保護膜72はそれぞれ二つの部分42、72で分離されるが、ゲート絶縁膜32をゲート線22を覆う状態で残すことが出来る。次に、感光膜を除去する。
【００４８】
前記のように、リフローが可能な感光膜の微細なパターンを用いると、図１４及び図１５のように、画素部及びパッド部の基板10及びゲートパッド26が露出されるようにエッチングしても、図２１のようにA部分のゲート配線22、24及び維持電極線28の上部にゲート絶縁膜32を残すことができる。
【００４９】
この時、感光膜1002の厚さを調節し、開口部Ｂに残留する非晶質ケイ素を完全に除去するのが好ましく、感光膜1002を薄く形成する場合にはゲート絶縁膜32の一部上部がエッチングされることもある。
【００５０】
また、第１方法のように保護膜をリフローできる物質で形成しなくても良く、感光膜1000、1001、1002にリフローできる物質を用いればよい。また、第１方法のように、保護膜72をリフローが可能な物質で形成する場合には、微細なパターンを保護膜で形成かつリフローし、開口部Ｂの薄い膜を保護膜として形成してゲート絶縁膜32を残すこともできる。
【００５１】
前記のように、リフローを実施して選択的にエッチングする方法は、他の半導体装置の製造方法においても用いることができる。つまり、同一にエッチング工程を進行しながら、基板10及びゲートパッド26は露出すると同時に、他の部分であるゲート線22は露出されないように選択的にエッチングすることができる。
【００５２】
次に、ゲートパッド26のように保護膜72で遮られない部分のアルミニウムまたはアルミニウム合金を全面エッチングを通じて除去する。これは、以後に形成される透明導電膜のITOとの接触特性を向上するためである。ゲート配線AlまたはAl合金を上部膜にし、クロム、モリブデンまたはモリブデン合金を下部膜とする場合には、ゲートパッド26のクロム、モリブデン、モリブデン合金が露出されるようになる。
【００５３】
次に、図１〜４に図示したように、ITO膜を積層して第４マスクを用いたパターニングを実施し、ゲート用電極80及びデータ用電極82をそれぞれ形成する。ゲート用電極８０は、画素電極84と接触孔を通じてゲートパッド26及びデータパッド66のクロム、モリブデンまたはモリブデン合金と直接接触する様に形成する。画素電極84は、接触孔を通じてドレイン電極64と連結される様に形成する。
【００５４】
前記のような本発明の実施例において、ゲートパッドは上部膜をITO膜にし、下部膜はクロム、モリブデンまたはモリブデン合金にする二層構造で形成することが出来る。また、ゲートパッドを三重膜で形成する場合、最も下部にアルミニウムまたはアルミニウム合金からなる導電膜を含むことができる。
【００５５】
前述した実施例においては、保護膜と半導体層とを一度にパターニングしてマスクの数を減少させたが、段差が激しく発生して上部に形成される膜の構造が脆弱になることもある。このような問題点を改善するためには、一つの膜を形成するための感光膜パターンをリフローした後、これをマスクで下部膜をエッチングし、下部膜を上部膜の外部へ突出するように形成するのが好ましい。これについて詳細に説明する。
【００５６】
先ず、図２２及び図２３を参照しながら、本発明の他の実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
【００５７】
図２２は、本発明の他の実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。図２３は、図２２に図示した薄膜トランジスタ基板を、XI−XI′線に沿って切って図示した断面図である。
【００５８】
絶縁基板10上にアルミニウム(Al)またはアルミニウム合金(Al alloy)、モリブデン(Mo)またはモリブデン−タングステン（MoW）合金、クロム（Cr）、タンタル（Ta）などの金属または導電体からなるゲート配線が形成されている。ゲート配線は、横方向に伸びている走査信号線またはゲート線22、ゲート線22の端部に連結されていて、外部からの走査信号の印加を受けてゲート線22に伝達するゲートパッド26及びゲート線22の分枝である薄膜トランジスタのゲート電極24を含む。ここで、後述する画素電極84とゲート線22とが重畳して画素の電荷保存能力を向上する維持蓄電器をなし、維持容量が十分ではない場合、後述する画素電極82と重畳する維持電極が追加されることもある。
【００５９】
ゲート配線22、24、26は、単一層で形成されることもあるが、二重層や三重層で形成されることもある。二重層以上で形成する場合、一層は抵抗が小さい物質で、他の層は他の物質との接触特性が良い物質で作るのが好ましい。例えば、Cr/Al（またはAl合金）の二重層またはAl/Moの二重層が挙げられる。
【００６０】
ゲート配線22、24、26上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜30が形成され、ゲート配線22、24、26を覆っている。
【００６１】
ゲート絶縁膜32上には、水素化された非晶質ケイ素などの半導体からなる半導体パターン42、44、46が形成されている。半導体パターン42、44、46上には、リンなどのn型不純物で高濃度にドーピングされている非晶質ケイ素などからなる抵抗性接触層パターンまたは中間層パターン52、53、54、56が形成されている。
【００６２】
接触層パターン52、53、54、56上には、MoまたはMoW合金、Cr、AlまたはAl合金、Taなどの導電物質からなるデータ配線が形成されている。データ配線は、縦方向に形成されているデータ線62と、データ線62の一端部に連結され、外部からの画像信号の印加を受けるデータパッド66と、データ線62の分枝である薄膜トランジスタのソース電極63とを含む。また、データ配線は、データ線62、ソース電極63、及びデータパッド66と分離されていて、ゲート電極24または薄膜トランジスタのチャンネル部に対してソース電極63の反対側に位置する薄膜トランジスタのドレイン電極64も含む。
【００６３】
データ配線62、63、64、66は、ゲート配線22、24、26のように、単一層で形成できるが、二重層や三重層で形成されることもある。ゲート配線と同様、二重層以上に形成する場合には、一層は抵抗が小さい物質で、他の層は他の物質との接触特性の良い物質で作るのが好ましい。
【００６４】
接触層パターン52、53、54、56は、その下部の半導体パターン42、44、46と、その上部のデータ配線62、63、64、66との接触抵抗を減少する役割を果たす。接触槽パターン52、53、54、56は、データ配線62、63、64、66と完全に同一の形態を有する。ここで、半導体パターン42、44、46は、その上部のデータ配線62、63、64、66の外部に突出するように形成されていて、ソース電極63とドレイン電極との間では接触層パターン53、54と異なる形態を有し、切れず連結されて薄膜トランジスタのチャンネルを生成する。
【００６５】
データ配線62、63、64、66上には保護膜70が形成されている。保護膜70は、ドレイン電極64及びデータパッド66を露出する接触孔72、76を有している。また、保護膜70は、ゲート絶縁膜32と共にゲートパッド26を露出する接触孔を有している。保護膜70は、窒化ケイ素やアクリル系などの有機絶縁物質を用いて形成しても良い。
【００６６】
保護膜70上には、画素電極84が形成されている。画素電極８４は、薄膜トランジスタから画像信号を受け、上板の電極と共に電気場を生成する。画素電極84は、ITOなどの透明な導電物質からなり、接触孔72を通じてドレイン電極64と物理的・電気的に連結されて画像信号の伝達を受ける。
【００６７】
一方、ゲートパッド26及びデータパッド66上には、接触孔74、76を通じてそれぞれこれらと連結される補助ゲートパッド80及び補助データパッド82が形成されている。補助ゲートパッド80及び補助データパッド82は、ゲートパッド26及びデータパッド66と外部回路装置との接着性を補完し、パッドを保護する役割を果たす。ただし、補助ゲートパッド80及び補助データパッド82は、必須ではなく、これらを適用するかどうかは選択的である。
【００６８】
ここでは画素電極84の材料の例として透明なITOを挙げたが、反射型液晶表示装置の場合、不透明な導電物質を用いても構わない。
【００６９】
次に、本発明の他の実施例による液晶表示装置用基板の製造方法について、図２４〜３１と前記図２２及び図２３とを参照しながら詳細に説明する。
【００７０】
先ず、図２４、図２５に示したように、金属などの導電体層をスパッタリング等の方法で1000Å〜3000Åの厚さに蒸着する。次いで、第１マスクを用いて乾式または湿式エッチングし、基板10上にゲート線22、ゲートパッド26及びゲート電極24を含むゲート配線を形成する。
【００７１】
次に、図２６に示したように、ゲート絶縁膜32と、半導体である非晶質ケイ素層40と、接触層であるドーピングされた非晶質ケイ素層50とを、化学的気相蒸着法を用いてそれぞれ1500Å〜5000Å、500Å〜2000Å、300Å〜600Åの厚さに連続蒸着する。
【００７２】
次に、金属などの導電体層を、スパッタリング等の方法で1500Å〜3000Åの厚さに蒸着する。その後、導電体層上に1μｍ〜2μｍの厚さで感光膜を塗布する。次いで、第２マスクであるデータ配線用マスクを通じて感光膜に光を走査した後に現象し、感光膜パターン112、114、116を形成する。さらに、感光膜112、114、116で遮られない導電体層をエッチングし、ドーピングされた非晶質ケイ素層50の上部にデータ線62、ソース及びドレイン電極63、64及びデータパッド66を形成する。
【００７３】
次に、図２７に示したように、感光膜112、114、116をリフローし、残っている感光膜112、114、116が感光膜のない部分に薄く流れるようにし、ソース及びドレイン電極63、64の間のドーピングされた非晶質ケイ素層50を覆う新しい感光膜115を形成し、データ配線62、63、64、66の周辺が感光膜112、114、116で覆われるようにする。
【００７４】
次に、感光膜112、114、115、116で遮られないドーピングされた非晶質ケイ素層50及び非晶質ケイ素層40をエッチングし、接触層52、56、58及び半導体パターン42、44、46がデータ配線62、63、64、66の外部へ突出するように形成する。
【００７５】
次に、図２８及び図２９に示すように、感光膜パターン112、114、115、116を除去し、データ配線62、63、64、66で遮られないドーピングされた非晶質ケイ素層を除去し、ソース及びドレイン電極63、64の間の接触層58を二つの部分53、54に分離して半導体パターン44を露出する。この時、接触層52、53、54、56はデータ配線62、63、64、66と同一の形で形成される。
【００７６】
ここで、図２７に示したように、データ配線62、63、64、66で遮られない接触層52、56、58上部の感光膜112、114、115、116は他の部分より薄いので、工程順を変えることができる。すなわち、データ配線62、63、64、66で遮られないドーピングされた非晶質ケイ素層を先ず除去した後、感光膜112、114、115、116を除去することができる。この過程においては、乾式または湿式エッチング方法を全て用いることができ、この時、データ配線62、63、64、66及びゲート絶縁膜32は殆どエッチングされず、感光膜パターン112、114、115、116及び非晶質ケイ素層はエッチングされる条件下で行うのが良い。
【００７７】
また、データ配線62、63、64、66を形成した後、露出された、ドーピングされた非晶質ケイ素層をエッチングし、接触層52、53、54、56を形成することもできる。（図２７参照）
【００７８】
前記のようにデータ配線62、63、64、66を形成した後、図２６〜２７に示したように、窒化ケイ素をCVD法で蒸着するか、有機絶縁物質をスピンコーティングし、3000Å以上の厚さを有する保護膜70を形成する。次に、第３マスクを用いて保護膜70をゲート絶縁膜32と共にエッチングし、ドレイン電極64、ゲートパッド26及びデータパッド66をそれぞれ露出する接触孔72、74及び76を形成する。
【００７９】
最後に、図２２乃至図２３に示したように、400Åないし500Åの厚さのITO層を蒸着し、第４マスクを用いてエッチングして画素電極84、補助ゲートパッド80及び補助データパッド82を形成する。
【００８０】
前記のように、本実施例においてはデータ配線62、63、64、66と、その下部の接触層パターン52、53、54、56と、半導体パターン42、44、46とを一つのマスクを用いて形成することによって、マスクの数を減少させることができる。半導体パターン42、44、46をデータ配線62、63、64、66の外部に突出するように形成し、半導体パターン42、44、46、接触層52、53、54、56及びデータ配線62、63、64、66からなる三重膜の段差を二段階に形成することによって、上部に形成される保護膜70及び画素電極84の脆弱な構造を改善することができる。
【００８１】
本発明の他の実施例においては、データ配線形成時にエッチング用マスクとして用いた感光膜をリフローした後、データ配線の下部膜である半導体層をパターニングし、上部に形成される他の膜のステップカバーリッジを湾曲して形成することができる。このような方法は、前記実施例における保護膜形成時にエッチング用マスクとして用いた感光膜パターンをリフローした後、これを用いて半導体層またはゲート絶縁膜をエッチングすることもできる。
【００８２】
【発明の効果】
前記のように、本発明によると液晶表示装置用薄膜トランジスタ基板の製造時に、マスクの数を効果的に減少して製造費用を減少することができる。また、液晶表示装置の漏洩電流を効果的に防止することができ、形成される膜の脆弱な構造を改善することもできる。
【図面の簡単な説明】
【図１】本発明の実施例による液晶表示装置用薄膜トランジスタ基板。
【図２】図1に示した薄膜トランジスタ基板をII−II線に沿って切断して図示した断面図。
【図３】図1に示した薄膜トランジスタ基板をIII−III線に沿って切断して図示した断面図。
【図４】図1に示した薄膜トランジスタ基板をIV−IV線に沿って切断して図示した断面図。
【図５】本発明の実施例によって製造する中間過程における薄膜トランジスタ基板の配置図であって、製造順にしたがって、順次に示した図（図９に続く）。
【図６】図５において、ＶB−ＶB線に沿って切断して場合の断面図。
【図７】図５において、ＶC−ＶC線に沿って切断して場合の断面図。
【図８】図５において、ＶD−ＶD線に沿って切断して場合の断面図。
【図９】本発明の実施例によって製造する中間過程における薄膜トランジスタ基板の配置図であって、製造順にしたがって順次に示した図(図１３に続く)。
【図１０】図９において、VIB−VIB線に沿って切断して場合の断面図。
【図１１】図９において、VIC−VIC線に沿って切断して場合の断面図。
【図１２】図９において、VID−VID線に沿って切断して場合の断面図。
【図１３】本発明の実施例によって製造する中間過程における薄膜トランジスタ基板の配置図であって、製造順にしたがって、順次に示した図。
【図１４】図１３において、VIIB−VIIB線に沿って切断して場合の断面図。
【図１５】図１３において、VIIC−VIIC線に沿って切断して図示した断面図である。
【図１６】図１３において、VIID−VIID線に沿って切断して図示した断面図である。
【図１７】図１３において、VIII−VIII線に沿って切断した断面図。
【図１８】図１３において、VIII−VIII線に沿って切断した断面図。
【図１９】図１３において、VIII−VIII線に沿って切断した断面図。
【図２０】図１３において、VIII−VIII線に沿って切断した断面図。
【図２１】図１３において、VIII−VIII線に沿って切断した断面図。
【図２２】本発明の他の実施例による液晶表示装置用薄膜トランジスタ基板の配置図。
【図２３】図１０に示した薄膜トランジスタ基板をXI−XI′線に沿って切断した場合の断面図。
【図２４】本発明の実施例によって製造する第１段階における薄膜トランジスタ基板の配置図。
【図２５】図２４においてXIIB−XIIB′線に沿って切断した場合の断面図。
【図２６】図２４において、XIIB−XIIB′線に沿って切断した断面図であって、図２５の次の段階における断面図。
【図２７】図２４において、XIIB−XIIB′線に沿って切断した断面図であって、図２５の次の段階における断面図。
【図２８】図２７の次の段階における薄膜トランジスタ基板の配置図。
【図２９】図２８においてXVB−XVB′線に沿って切断して図示した断面図。
【図３０】図２８の次の段階における薄膜トランジスタ基板の配置図。
【図３１】図３０において、XVIB−XVIB′線に沿って切断して図示した断面図。
【符号の説明】
10 基板
26 ゲート配線
27、28、29 維持電極
30、32 ゲート絶縁膜
42、44、46 半導体層
50 非晶質ケイ素層
52、54、56 接触層
62、64、66 データ配線
70、72 保護膜
71、73、75 接触孔
80 ゲート用電極
82 データ用電極
84 画素電極
112、114、116、1002 感光膜
1000 感光膜パターン
1001 微細なパターン
Claims (16)
- ゲート線及びゲート線と連結されているゲート電極を含むゲート配線を、第１マスクを用いて絶縁基板上に形成する段階と、
前記ゲート配線を覆うゲート絶縁膜、半導体層、抵抗接触層及びデータ導体層を順次に積層する段階と、
第２マスクを用いて前記データ導体層をパターニングし、前記ゲート線と交差するデータ線と、前記データ線と連結されていて前記ゲート電極に隣接するソース電極と、前記ゲート電極に対して前記ソース電極の反対側に位置するドレイン電極とを含むデータ配線を形成する段階と、
前記データ配線で遮られない前記抵抗接触層を除去する段階と、
前記データ配線及び前記半導体層上部に、リフローが可能な有機絶縁物質で形成された保護膜を積層する段階と、
前記保護膜、前記半導体層及び前記ゲート絶縁膜を、第３マスクを用いて一度にパターニングすることにより、前記ドレイン電極を露出する第１接触孔を形成する段階と、
前記保護膜及び前記基板の上部に、導電層を積層する段階と、
第４マスクを用いて前記導電層をパターニングし、前記第１接触孔を通じて前記ドレイン電極と連結される画素電極を形成する段階と、を含み、
前記接触孔の形成段階において、前記ゲート線の一部を露出することによって互いに隣接する前記データ線の間の前記ゲート線上部にある前記半導体層を互いに分離し、
前記保護膜をリフローすることによって、前記露出されたゲート線の一部を前記保護膜で覆う、
液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記ゲート配線は、前記ゲート線と連結されて外部から走査信号の印加を受けるゲートパッドをさらに含み、
前記データ配線は、前記データ線と連結されて外部からデータ信号の印加を受けるデータパッドをさらに含み、
前記接触孔の形成段階において、前記ゲートパッドを露出する第２接触孔及び前記データパッドを露出する第３接触孔を、前記保護膜、前記半導体層及び前記ゲート絶縁膜に形成する、請求項１に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記ゲート配線は、アルミニウム、アルミニウム合金、クロム、モリブデンまたはモリブデン合金の単一膜、二重膜または三重膜で形成する、請求項１に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記アルミニウムまたは前記アルミニウム合金が前記二重膜または前記三重膜の上部膜である場合、前記ゲート線の一部を前記保護膜で覆う段階以後に前記上部膜を除去する段階をさらに含む、請求項３に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記導電層はＩＴＯで形成する、請求項１に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- ゲート線及びゲート線と連結されているゲート電極を含むゲート配線を、第１マスクを用いて絶縁基板上に形成する段階と、
前記ゲート配線及び前記基板上にゲート絶縁膜、半導体層、ドーピングされた非晶質ケイ素層及びデータ導体層を順次に積層する段階と、
前記データ導体層及び前記ドーピングされた非晶質ケイ素層を第２マスクを用いてパターニングし、前記ゲート線と交差するデータ線と、前記データ線と連結されていて前記ゲート電極に隣接するソース電極と、前記ゲート電極に対して前記ソース電極の反対側に位置するドレイン電極とを含むデータ配線及びその下部の接触層を形成する段階と、
前記データ配線及び前記半導体層上部に保護膜を積層する段階と、
前記ゲート線及び前記ドレイン電極に対応する位置に第１及び第２開口部を有し、前記第１開口部に形成された多数の微細パターンを含む、リフローが可能な感光膜パターンを、第３マスクを用いて前記保護膜上部に形成する段階と、
前記感光膜をリフローし、前記第１開口部の前記保護膜上部に薄い感光膜を形成する段階と、
前記薄い感光膜を含む前記感光膜パターン、前記保護膜、前記半導体層及び前記ゲート絶縁膜を、エッチングマスクでパターニングし、前記第１開口部の前記ゲート線上部には前記ゲート絶縁膜の一部を残し、前記第２開口部において前記ドレイン電極を露出する段階と、
前記保護膜及び前記基板の上部に導電層を積層する段階と、
第４マスクを用いて前記導電層をパターニングし、前記ドレイン電極と連結される画素電極を形成する段階と、
を含む液晶表示装置用薄膜トランジスタ基板の製造方法。 - 絶縁基板上に形成されていて、ゲート線と、前記ゲート線と連結されているゲート電極とを含むゲート配線と、
前記ゲート配線及び前記基板上に形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体層と、
前記半導体層上部に形成されている接触層と、
前記接触層上に前記接触層と同一の形で形成され、前記ゲート線と交差するデータ線と、前記ゲート電極に隣接したソース電極と、前記データ線及びソース電極と分離されていて、前記ゲート電極に対して前記ソース電極の反対側に位置するドレイン電極とを含むデータ配線と、
前記半導体層及び前記データ配線上部に形成され、前記ドレイン電極を露出する第１接触孔を有する保護膜と、
前記保護膜及び前記基板の上部に形成され、前記第１接触孔を通じて前記ドレイン電極と連結されている画素電極とを含み、
互いに隣接する前記データ線の間の前記ゲート線上部の前記半導体層は、前記ゲート線の一部分の上に互いに分離されていて、
前記ゲート絶縁膜、前記半導体層及び前記保護膜の端部の境界は全て同一な形に形成され、
前記分離された半導体層の間は前記保護膜で埋められている、液晶表示装置用薄膜トランジスタ基板。 - 前記ゲート配線は前記ゲート線と連結されていて、外部から走査信号の印加を受けるゲートパッドをさらに含み、
前記データ配線は、前記データ線と連結されていて、外部からデータ信号の印加を受けるデータパッドをさらに含み、
前記保護膜、前記半導体層及び前記ゲート絶縁膜は、前記ゲートパッドを露出する第２接触孔を有し、
前記保護膜は、前記データパッドを露出する第３接触孔を有する、
請求項７に記載の液晶表示装置用薄膜トランジスタ基板。 - 前記ゲート配線は、アルミニウム、アルミニウム合金、クロム、モリブデンまたはモリブデン合金の単一膜、二重膜または三重膜からなる請求項８に記載の液晶表示装置用薄膜トランジスタ基板。
- ゲート線及びこれと連結されたゲート電極を含むゲート配線を、絶縁基板上に形成する段階と、
前記ゲート配線を覆うゲート絶縁膜を積層する段階と、
前記ゲート絶縁膜上に半導体層を積層する段階と、
前記半導体層上部に導電体層を積層する段階と、
前記導電体層上部に感光膜パターンを形成する段階と、
前記感光性パターンをマスクとし、前記導電体層をエッチングして同一の層に互いに分離されているソース電極及びドレイン電極と、前記ソース電極と連結されたデータ線を含むデータ配線を形成する段階と、
前記感光膜パターンをリフローし、前記ソース及びドレイン電極の間である薄膜トランジスタチャンネル及び前記データ配線の端部に隣接した前記半導体層を前記感光膜パターンで覆う段階と、
前記感光膜パターンで遮られない前記半導体層をエッチングする段階と、
前記感光膜パターンを除去する段階と、
前記データ配線を覆う保護膜パターンを形成する段階と、
前記ドレイン電極と連結される画素電極を形成する段階と、
を含む液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記データ配線と前記半導体層とを一つのマスクを用いて形成する、請求項１０に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記半導体層は、前記データ配線の外部に突出するように形成する、請求項１１に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記ゲート配線は前記ゲート線に連結されて外部から信号の伝達を受けるゲートパッドをさらに含み、前記データ配線は前記データ線に連結されて外部から信号の伝達を受けるデータパッドをさらに含み、
前記保護膜パターン及び前記ゲート絶縁膜は前記ゲートパッド及び前記データパッドを露出する接触孔を有し、
前記接触孔を通じて前記ゲートパッド及び前記データパッドと連結され、前記画素電極と同一の層に補助ゲートパッド及び補助データパッドを形成する段階をさらに含む、請求項１０に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記半導体層と前記導電体層との間に抵抗性接触層を形成する段階と、
前記半導体層をエッチングするとき、前記接触層をエッチングする段階と、
前記感光膜パターンの除去前に前記データ配線で遮られない前記接触層をエッチングする段階と、
をさらに含む請求項１０に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記半導体層と前記導電体層との間に抵抗性接触層を形成する段階と、
前記半導体層をエッチングするとき、前記接触層をエッチングする段階と、
前記感光膜パターンの除去後に、前記データ配線で遮られない前記接触層をエッチングする段階と、
をさらに含む請求項１０に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記半導体層と前記導電体層との間に抵抗性接触層を形成する段階と、
前記データ配線を形成する段階後、前記データ配線で遮られない前記接触層をエッチングする段階と、
をさらに含む請求項１０に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980044121A KR20000026540A (ko) | 1998-10-21 | 1998-10-21 | 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판 |
| KR1019980056725A KR100330097B1 (ko) | 1998-12-21 | 1998-12-21 | 액정표시장치용박막트랜지스터기판및그제조방법 |
| KR1998P44121 | 1998-12-21 | ||
| KR1998P56725 | 1998-12-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000131719A JP2000131719A (ja) | 2000-05-12 |
| JP4413337B2 true JP4413337B2 (ja) | 2010-02-10 |
Family
ID=26634235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29972299A Expired - Fee Related JP4413337B2 (ja) | 1998-10-21 | 1999-10-21 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (5) | US6493048B1 (ja) |
| JP (1) | JP4413337B2 (ja) |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7561240B2 (en) | 1998-10-30 | 2009-07-14 | Samsung Electronics Co., Ltd. | Common electrode on substrate having non-depressed surface portion overlapping opening in pixel electrode on opposite substrate and depressed portion partially overlapping edge of the pixel electrode |
| US6524876B1 (en) * | 1999-04-08 | 2003-02-25 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| JP3616584B2 (ja) * | 2000-06-12 | 2005-02-02 | 鹿児島日本電気株式会社 | パターン形成方法及びそれを用いた表示装置の製造方法 |
| TW511147B (en) | 2000-06-12 | 2002-11-21 | Nec Corp | Pattern formation method and method of manufacturing display using it |
| JP2001355067A (ja) * | 2000-06-12 | 2001-12-25 | Anelva Corp | スパッタ成膜装置 |
| JP3415602B2 (ja) * | 2000-06-26 | 2003-06-09 | 鹿児島日本電気株式会社 | パターン形成方法 |
| JP2002162644A (ja) * | 2000-11-27 | 2002-06-07 | Hitachi Ltd | 液晶表示装置 |
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| JP2002182243A (ja) * | 2000-12-15 | 2002-06-26 | Nec Corp | 液晶表示装置用トランジスタ基板及びその製造方法 |
| SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| KR100773239B1 (ko) * | 2000-12-29 | 2007-11-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100399999B1 (ko) * | 2001-02-05 | 2003-09-29 | 삼성전자주식회사 | 멀티스트림이 기록된 기록매체, 그 기록장치, 그기록방법, 그 재생장치, 및 그 재생방법 |
| JP4410951B2 (ja) * | 2001-02-27 | 2010-02-10 | Ｎｅｃ液晶テクノロジー株式会社 | パターン形成方法および液晶表示装置の製造方法 |
| KR100799464B1 (ko) * | 2001-03-21 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| JP4943589B2 (ja) * | 2001-04-26 | 2012-05-30 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置の製造方法 |
| KR100720099B1 (ko) * | 2001-06-21 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| KR20030018667A (ko) * | 2001-08-30 | 2003-03-06 | 엘지.필립스 엘시디 주식회사 | 액정 표시소자의 데이터 배선 형성방법 |
| US6897099B2 (en) * | 2002-07-23 | 2005-05-24 | Lg. Philips Lcd Co., Ltd. | Method for fabricating liquid crystal display panel |
| KR100961941B1 (ko) | 2003-01-03 | 2010-06-08 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판 |
| KR101034181B1 (ko) * | 2003-08-21 | 2011-05-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR101090246B1 (ko) * | 2003-12-10 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| JP4646539B2 (ja) * | 2004-03-29 | 2011-03-09 | エーユー オプトロニクス コーポレイション | 液晶表示装置とその製造方法 |
| JP4627148B2 (ja) * | 2004-04-09 | 2011-02-09 | 株式会社 日立ディスプレイズ | 表示装置 |
| KR101112538B1 (ko) * | 2004-07-27 | 2012-03-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP4309331B2 (ja) * | 2004-11-26 | 2009-08-05 | Ｎｅｃ液晶テクノロジー株式会社 | 表示装置の製造方法及びパターン形成方法 |
| KR20060121370A (ko) * | 2005-05-24 | 2006-11-29 | 삼성전자주식회사 | 액정표시장치의 제조방법과 이에 의한 액정표시장치 |
| KR100957614B1 (ko) * | 2005-10-17 | 2010-05-13 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| TWI339442B (en) | 2005-12-09 | 2011-03-21 | Samsung Mobile Display Co Ltd | Flat panel display and method of fabricating the same |
| JP4563409B2 (ja) * | 2007-01-19 | 2010-10-13 | 東京エレクトロン株式会社 | リフロー処理方法およびｔｆｔの製造方法 |
| KR101431136B1 (ko) | 2007-03-08 | 2014-08-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| JP2008257077A (ja) * | 2007-04-09 | 2008-10-23 | Ips Alpha Technology Ltd | 表示装置 |
| JP5331321B2 (ja) * | 2007-08-31 | 2013-10-30 | ゴールドチャームリミテッド | 表示装置の製造方法 |
| JP5380037B2 (ja) | 2007-10-23 | 2014-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR101448903B1 (ko) * | 2007-10-23 | 2014-10-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제작방법 |
| JP5357493B2 (ja) * | 2007-10-23 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5427390B2 (ja) * | 2007-10-23 | 2014-02-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5137798B2 (ja) * | 2007-12-03 | 2013-02-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN101884112B (zh) * | 2007-12-03 | 2012-09-05 | 株式会社半导体能源研究所 | 薄膜晶体管的制造方法和显示器件的制造方法 |
| KR101458898B1 (ko) | 2008-02-12 | 2014-11-07 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| US8035107B2 (en) * | 2008-02-26 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| CN101939694B (zh) | 2008-02-27 | 2014-01-29 | 株式会社半导体能源研究所 | 液晶显示器件及其制造方法以及电子装置 |
| US8101442B2 (en) * | 2008-03-05 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing EL display device |
| US7749820B2 (en) * | 2008-03-07 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| US7989275B2 (en) * | 2008-03-10 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| US7883943B2 (en) | 2008-03-11 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
| JP5364422B2 (ja) * | 2008-04-17 | 2013-12-11 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| KR101458897B1 (ko) * | 2008-05-02 | 2014-11-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US7790483B2 (en) * | 2008-06-17 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof |
| US20100138765A1 (en) * | 2008-11-30 | 2010-06-03 | Nokia Corporation | Indicator Pop-Up |
| US8207026B2 (en) * | 2009-01-28 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and manufacturing method of display device |
| JP5503995B2 (ja) * | 2009-02-13 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7989234B2 (en) | 2009-02-16 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and method for manufacturing display device |
| US8202769B2 (en) * | 2009-03-11 | 2012-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5539765B2 (ja) * | 2009-03-26 | 2014-07-02 | 株式会社半導体エネルギー研究所 | トランジスタの作製方法 |
| KR20230155614A (ko) * | 2010-02-26 | 2023-11-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
| US8921948B2 (en) | 2011-01-12 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI535032B (zh) | 2011-01-12 | 2016-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| US8536571B2 (en) | 2011-01-12 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2011118422A (ja) * | 2011-03-01 | 2011-06-16 | Nec Lcd Technologies Ltd | 液晶表示装置、液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法 |
| TWI565067B (zh) | 2011-07-08 | 2017-01-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| JP6076038B2 (ja) * | 2011-11-11 | 2017-02-08 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| KR102024158B1 (ko) | 2011-12-23 | 2019-09-24 | 삼성디스플레이 주식회사 | 표시 장치 |
| US9935152B2 (en) | 2012-12-27 | 2018-04-03 | General Electric Company | X-ray detector having improved noise performance |
| US9917133B2 (en) | 2013-12-12 | 2018-03-13 | General Electric Company | Optoelectronic device with flexible substrate |
| US9257480B2 (en) | 2013-12-30 | 2016-02-09 | General Electric Company | Method of manufacturing photodiode detectors |
| WO2015138329A1 (en) | 2014-03-13 | 2015-09-17 | General Electric Company | Curved digital x-ray detector for weld inspection |
| CN104865765B (zh) * | 2015-06-19 | 2018-10-30 | 合肥鑫晟光电科技有限公司 | 阵列基板及制作方法、显示面板及制作方法和显示装置 |
| JP7160334B2 (ja) * | 2018-11-22 | 2022-10-25 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4970615A (en) | 1989-05-26 | 1990-11-13 | Magnetic Peripherals Inc. | Pole design for thin film magnetic heads |
| JPH06317809A (ja) | 1993-05-07 | 1994-11-15 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
| KR0139346B1 (ko) | 1994-03-03 | 1998-06-15 | 김광호 | 박막 트랜지스터 액정표시장치의 제조방법 |
| JP3439552B2 (ja) | 1994-12-08 | 2003-08-25 | 富士通ディスプレイテクノロジーズ株式会社 | 薄膜トランジスタ基板及び液晶表示装置 |
| KR100190041B1 (ko) | 1995-12-28 | 1999-06-01 | 윤종용 | 액정표시장치의 제조방법 |
| KR100212288B1 (ko) | 1995-12-29 | 1999-08-02 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100223153B1 (ko) * | 1996-05-23 | 1999-10-15 | 구자홍 | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치 |
| JP3634089B2 (ja) * | 1996-09-04 | 2005-03-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
| CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| KR100238795B1 (ko) * | 1997-03-03 | 2000-01-15 | 구본준 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 |
| JP3208658B2 (ja) * | 1997-03-27 | 2001-09-17 | 株式会社アドバンスト・ディスプレイ | 電気光学素子の製法 |
| KR19990003712A (ko) * | 1997-06-26 | 1999-01-15 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
| KR100271037B1 (ko) * | 1997-09-05 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same) |
| JP4131297B2 (ja) | 1997-10-24 | 2008-08-13 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置の製造方法 |
| JP4386978B2 (ja) * | 1998-08-07 | 2009-12-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| JP3401589B2 (ja) * | 1998-10-21 | 2003-04-28 | 株式会社アドバンスト・ディスプレイ | Ｔｆｔアレイ基板および液晶表示装置 |
-
1999
- 1999-10-20 US US09/421,478 patent/US6493048B1/en not_active Expired - Lifetime
- 1999-10-21 JP JP29972299A patent/JP4413337B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-25 US US10/280,055 patent/US6650379B2/en not_active Expired - Lifetime
- 2002-10-25 US US10/280,049 patent/US6768521B2/en not_active Expired - Lifetime
-
2004
- 2004-07-07 US US10/885,004 patent/US7139045B2/en not_active Expired - Lifetime
-
2006
- 2006-06-08 US US11/450,898 patent/US7605875B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6650379B2 (en) | 2003-11-18 |
| US20040241895A1 (en) | 2004-12-02 |
| US20030038901A1 (en) | 2003-02-27 |
| US6768521B2 (en) | 2004-07-27 |
| JP2000131719A (ja) | 2000-05-12 |
| US6493048B1 (en) | 2002-12-10 |
| US7139045B2 (en) | 2006-11-21 |
| US20060285027A1 (en) | 2006-12-21 |
| US20030053006A1 (en) | 2003-03-20 |
| US7605875B2 (en) | 2009-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4413337B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP4801828B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP4644417B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP4662700B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| CN100440014C (zh) | 液晶显示器的阵列基板及其制造方法 | |
| JP4895102B2 (ja) | 薄膜トランジスタ表示板 | |
| KR100321925B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| JP2000111958A (ja) | ４枚のマスクを利用した液晶表示装置用薄膜トランジスタ基板の製造方法及び液晶表示装置用薄膜トランジスタ基板 | |
| JP2006313906A (ja) | 薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタ基板の製造方法 | |
| JP2004311931A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| KR20000033047A (ko) | 박막트랜지스터의제조방법 | |
| JP4632617B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100623977B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JPH1138439A (ja) | アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置 | |
| KR100325668B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100580398B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100560974B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 | |
| KR100635943B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20030090210A (ko) | 박막 트랜지스터 기판 및 그의 제조방법 | |
| KR100330097B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 | |
| KR100767356B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100878238B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100695300B1 (ko) | 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법 | |
| KR100623987B1 (ko) | 박막 트랜지스터 어레이 기판, 그의 제조 방법 및 그의수리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060512 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060515 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090610 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |