JP5427390B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5427390B2
JP5427390B2 JP2008269014A JP2008269014A JP5427390B2 JP 5427390 B2 JP5427390 B2 JP 5427390B2 JP 2008269014 A JP2008269014 A JP 2008269014A JP 2008269014 A JP2008269014 A JP 2008269014A JP 5427390 B2 JP5427390 B2 JP 5427390B2
Authority
JP
Japan
Prior art keywords
photoresist pattern
film
semiconductor film
forming
photomask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008269014A
Other languages
English (en)
Other versions
JP2009124122A (ja
JP2009124122A5 (ja
Inventor
最史 藤川
邦雄 細谷
陽子 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008269014A priority Critical patent/JP5427390B2/ja
Publication of JP2009124122A publication Critical patent/JP2009124122A/ja
Publication of JP2009124122A5 publication Critical patent/JP2009124122A5/ja
Application granted granted Critical
Publication of JP5427390B2 publication Critical patent/JP5427390B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Description

本発明は、薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶や自発光素子を用いた表示装置に代表される電気光学装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数ｎｍ〜数百ｎｍ程度）を用いてＴＦＴを形成する技術が普及している。ＴＦＴは、ＩＣや電気光学装置のような電子デバイスに応用され、特に画像を表示する電気光学装置のスイッチング素子として広く応用されている。
画像を表示する電気光学装置として、薄型テレビ、パーソナルコンピュータ、携帯電話等のディスプレイに広く利用されている液晶表示装置が知られている。液晶表示装置ではパッシブマトリクス型に比べ高精細な画像が得られるアクティブマトリクス型が多く用いられるようになっている。アクティブマトリクス型の液晶表示装置においては、表示領域である画素部や、他の基板に設けられた回路の配線と電気的に接続するために基板の端部に作製される端子部などから構成され、ゲート配線とソース配線とがマトリクス状に延在し、そのマトリクスの中に配置された画素電極をＴＦＴによって制御することで、画像が表示される。詳しくは、選択された画素電極とその画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識されるというものである。
このようなアクティブマトリクス型の液晶表示装置を代表とする電気光学装置の用途は広がっており、画面サイズの大面積化とともに高精細化、高開口率化や高信頼性の要求が高まっている。また、それらと同時に生産性の向上や低コスト化の要求も高まっている。
従来では、３００℃以下の低温で大面積の基板上に形成可能であることから非晶質半導体膜として非晶質シリコン膜が好適に用いられている。また、非晶質半導体膜で形成されたチャネル形成領域を有する逆スタガ型（若しくはボトムゲート型）のＴＦＴが多く用いられており、その標準的な作製方法は確立されている。例えば、特開平９ー１７１１９７には、基板上に５枚のフォトマスク（５次写真工程）を用いてＴＦＴ部と端子部（パッド部）を形成する方法が開示されている。
特開平９ー１７１１９７号公報
従来、アクティブマトリクス型の液晶表示装置を代表とする電気光学装置は、写真蝕刻（フォトリソグラフィー）技術により、最低でも５枚以上のフォトマスクを使用してＴＦＴを有する画素部と端子部を基板上に作製していたため製造コストが高かった。生産性を向上させ歩留まりを向上させるためには、工程数を削減することが有効な手段として考えられる。
具体的には、ＴＦＴを有する画素部と端子部の製造に要するフォトマスクの枚数を削減することが必要である。フォトマスクとは、フォトリソグラフィーの技術において、基板上に成膜された薄膜をエッチング等によって所望の形状に加工する際にマスクとして機能するフォトレジストパターンを形成するために用いる。なお、基板上に成膜された薄膜を所望の形状に加工することをパターニングと呼ぶ。
このフォトマスクを１枚使用することによって、レジスト形成、プリベーク、フォトマスクを用いた露光、現像、ポストベーク等の工程と、その前後の工程において、被膜の成膜及びエッチング等の工程、さらにレジスト剥離、洗浄、乾燥工程や検査工程等の製造工程が付加され、非常に煩雑なものとなっていた。従来の５枚以上のフォトマスクを使用することはこれらの工程を５回以上繰り返すことになるから、ＴＦＴを有する画素部と端子部の生産性、歩留まりに大きな影響を及ぼしている。ＴＦＴを有する画素部と端子部の生産性、歩留まりを向上させ、製造コストを低減するために、フォトマスクを削減することは大きな課題である。
本発明はこのような問題に答えるものであり、アクティブマトリクス型の液晶表示装置に代表される電気光学装置において、ＴＦＴを有する画素部と端子部を作製する工程数を削減して、具体的にはフォトリソグラフィー工程で使用するフォトマスクの枚数を削減して、ＴＦＴを有する画素部と端子部の生産性、歩留まりを向上させ、製造コストの低減を実現することを課題としている。
上記課題を解決するために、本発明は、逆スタガ型のＴＦＴ構造を採用し、透光性基板に透過部と光強度を低減する機能を有する中間透過部と遮光部が設けられたフォトマスク（多階調フォトマスク）によって第１のフォトレジストパターンを形成し、第１のフォトレジストパターンをマスクとして第１の半導体膜及び一導電型の不純物元素を含有する第２の半導体膜のエッチングを行い、第１のフォトレジストパターンを加工して第２のフォトレジストパターンを形成し、全面に導電膜を成膜し、第２のフォトレジストパターンと第２のフォトレジストパターン上に成膜された導電膜を同時に除去することで、画素部のソース電極及びドレイン電極と端子部に延在するソース配線を形成することを特徴とする。
また、本発明においては、画素部のソース電極及びドレイン電極と端子部に延在するソース配線を同一の材料かつ同一の工程によって形成する。
なお、本発明においては、第１の半導体膜および第２の半導体膜に非晶質半導体膜を適用することも出来るし、第１の半導体膜に微結晶半導体膜と非晶質半導体膜の積層を適用することも出来る。
本発明は、透光性を有する基板上の全面に第１の導電膜を成膜し、透光性基板に透過部と遮光部が設けられた第１のフォトマスクによって第１のフォトレジストパターンを形成し、第１のフォトレジストパターンをマスクとして第１の導電膜のエッチングを行い、画素部のゲート電極と端子部に延在するゲート配線を形成し、ゲート絶縁膜として機能する絶縁膜、第１の半導体膜、及び一導電型の不純物元素を含有する第２の半導体膜を順次に成膜し、透光性基板に透過部と光強度を低減する機能を有する中間透過部と遮光部が設けられた第２のフォトマスク（多階調フォトマスク）によって第２のフォトレジストパターンを形成し、第２のフォトレジストパターンをマスクとして第１の半導体膜及び一導電型の不純物元素を含有する第２の半導体膜のエッチングを行い、第２のフォトレジストパターンを加工して第３のフォトレジストパターンを形成し、基板全面に第２の導電膜を成膜し、第３のフォトレジストパターンと第３のフォトレジストパターン上に成膜された第２の導電膜を同時に除去することで、画素部のソース電極及びドレイン電極と端子部に延在するソース配線を形成し、第２の導電膜からなる画素部のソース電極及びドレイン電極と端子部に延在するソース配線とをマスクとして第１の半導体膜及び一導電型の不純物元素を含有する第２の半導体膜のエッチングを行い、第１の導電膜からなる画素部のゲート電極と端子部に延在するゲート配線、第２の導電膜からなる画素部のソース電極及びドレイン電極と端子部に延在するソース配線を遮光部として利用すること（裏面露光）によって第４のフォトレジストパターンを形成し、第４のフォトレジストパターンをマスクとして第１の半導体膜のエッチングを行い、パッシベーション膜として機能する絶縁膜を成膜し、透光性基板に透過部と遮光部が設けられた第３のフォトマスクによって第５のフォトレジストパターンを形成し、第５のフォトレジストパターンを用いて電気的接触を実現する開口部を形成し、全面に透明導電膜を成膜し、透光性基板に透過部と遮光部が設けられた第４のフォトマスクによって第６のフォトレジストパターンを形成し、第６のフォトレジストパターンをマスクとして透明導電膜のエッチングを行い、画素部の画素電極と端子部の電極を形成することを特徴とする。
また、本発明においては、画素部のゲート電極と端子部に延在するゲート配線を同一の材料かつ同一の工程によって形成し、画素部のソース電極及びドレイン電極と端子部に延在するソース配線を同一の材料かつ同一の工程によって形成する。
なお、本発明においては、第１の半導体膜および第２の半導体膜に非晶質半導体膜を適用することも出来るし、第１の半導体膜に微結晶半導体膜と非晶質半導体膜の積層を適用することも出来る。
本発明により、アクティブマトリクス型の液晶表示装置に代表される電気光学装置において、逆スタガ型のＴＦＴを有する画素部と端子部を４枚のフォトマスクで作製することができ、従来必要であったフォトマスクの枚数（最低５枚以上）より１枚削減することができる。１枚のフォトマスクの削減により、電気光学装置の生産性、歩留まりを向上させ、製造コストの低減を実現することができる。
より具体的には、本発明により、逆スタガ型のＴＦＴを有する画素部のソース電極及びドレイン電極と端子部に延在するソース配線のパターニング用のフォトマスクを削減することができ、画素部のソース電極及びドレイン電極と端子部に延在するソース配線のパターニングのためのエッチング工程も省略することができるため、電気光学装置の生産性、歩留まりを向上させ、製造コストの低減を実現することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
（実施の形態１）
本発明の実施の形態について、図１〜図１２を用いて説明する。本実施の形態では基板１００上に、チャネル形成領域に非晶質半導体膜を適用したＴＦＴを逆スタガ型で作製する方法について工程に従って詳細に説明する。また、それと同時に、他の基板に設けられた回路の配線と電気的に接続するために、基板１００の端部に作製される端子部の作製工程を示す。図１は本実施の形態によって作製される半導体装置の上面図であり、図２〜図１２は図１のＡ−Ｂ、Ｂ−Ｃ及びＤ−Ｅ断面を示しており、Ａ―Ｂ断面は画素部、Ｂ−Ｃ及びＤ−Ｅ断面は端子部にそれぞれ該当する。なお、図１においては、一本のソース線及び一本のゲート線が延在した端子部の構成が示されているが、実際の液晶や自発光素子を用いた表示装置では複数の画素がマトリクス状に存在しており、それに対応して複数のソース線及びゲート線が存在していることはいうまでもない。
なお、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその趣旨から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解できる。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。
まず、図２（Ａ）において、透光性を有する基板１００を用意する。基板１００にはコーニング社の♯７０５９ガラスや♯１７３７ガラス等に代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス等のガラス基板を用いることができる。その他に、石英基板、プラスチック基板等の透光性基板を使用することもできる。基板１００がマザーガラスの場合には、基板の大きさとして、第１世代（３２０ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍ、または１１００ｍｍ×１２５０ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のものを用いればよい。
次いで、画素部のゲート電極と端子部に延在するゲート配線を構成する導電膜１０１を基板１００の上の全面に成膜した後、レジスト１０２を形成する。
そして、透光性の基板１０３に透過部とクロム（Ｃｒ）等の金属膜から成る遮光部１０４が設けられた第１のフォトマスク１０５を用いて、フォトリソグラフィー工程を行う。図２（Ａ）に示される矢印は照射される露光の光をイメージしており、露光の光は第１のフォトマスク１０５を通過した後、レジスト１０２に照射される。露光及び現像工程を経て、フォトレジストパターン１０６を形成し（図２（Ｂ）参照）、エッチングにより導電膜１０１の不要な部分を除去することでパターニングを行い（図３（Ａ）参照）、フォトレジストパターン１０６を剥離することによって画素部のゲート電極１５７と端子部に延在するゲート配線１０７を形成する（図３（Ｂ）参照）。画素部のゲート電極と端子部に延在するゲート配線は同一の材料から形成されている。
画素部のゲート電極１５７と端子部に延在するゲート配線１０７はアルミニウム（Ａｌ）や銅（Ｃｕ）等の低抵抗導電性材料で形成することが望ましいが、単体では耐熱性が劣り、ヒロック等の問題を生じやすく、また腐蝕しやすい、剥離しやすい（基板との密着性）等の問題点があるので耐熱性導電性材料と組み合わせて形成する。また、低抵抗導電性材料としてＡｇＰｄＣｕ合金を用いても良い。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜、または前記元素を成分とする窒化物で形成する。例えば、チタン（Ｔｉ）と銅（Ｃｕ）の積層、窒化タンタルと銅（Ｃｕ）との積層が挙げられる。また、チタン（Ｔｉ）、シリコン（Ｓｉ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）等の耐熱性導電性材料と組み合わせて形成した場合、平坦性が向上するため好ましい。また、このような耐熱性導電性材料のみ、例えばモリブデン（Ｍｏ）とタングステン（Ｗ）を組み合わせて形成しても良い。
液晶表示装置を実現するためには、画素部のゲート電極１５７と端子部に延在するゲート配線１０７は耐熱性導電性材料と低抵抗導電性材料とを組み合わせて形成することが望ましい。この時の適した組み合わせを説明する。
画面サイズが５型程度までなら耐熱性導電性材料の窒化物から成る導電膜（Ａ）と耐熱性導電性材料からなる導電膜（Ｂ）とを積層した二層構造とする。導電膜（Ｂ）は、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）から選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜で形成すれば良く、導電膜（Ａ）は窒化タンタル膜、窒化タングステン膜、窒化チタン膜等で形成する。導電膜（Ａ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とし、導電膜（Ｂ）は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とする。
一方、大画面に適用するには耐熱性導電性材料から成る導電膜（Ａ）と低抵抗導電性材料から成る導電膜（Ｂ）と耐熱性導電性材料から成る導電膜（Ｃ）とを積層した三層構造とすることが好ましい。低抵抗導電性材料から成る導電膜（Ｂ）は、アルミニウム（Ａｌ）を成分とする材料で形成し、純アルミニウム（Ａｌ）の他に、０．０１〜５ａｔｏｍｉｃ％のスカンジウム（Ｓｃ）、チタン（Ｔｉ）、ネオジム（Ｎｄ）、シリコン（Ｓｉ）等を含有するアルミニウム（Ａｌ）を使用する。導電膜（Ｃ）は導電膜（Ｂ）のアルミニウム（Ａｌ）にヒロックが発生するのを防ぐ効果がある。導電膜（Ａ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とし、導電膜（Ｂ）は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とし、導電膜（Ｃ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とする。本実施の形態では、チタン（Ｔｉ）をターゲットとしたスパッタ法により導電膜（Ａ）をチタン（Ｔｉ）膜で５０ｎｍの厚さに成膜し、アルミニウム（Ａｌ）をターゲットとしたスパッタ法により導電膜（Ｂ）をアルミニウム（Ａｌ）膜で２００ｎｍの厚さに成膜し、チタン（Ｔｉ）をターゲットとしたスパッタ法により導電膜（Ｃ）をチタン（Ｔｉ）膜で５０ｎｍの厚さに成膜する。
なお、本実施の形態においてレジストにはポジ型レジストを使用する。ポジ型レジストとは、露光の光の照射領域が現像液に可溶化するタイプのレジストである。もちろん適用可能であればネガ型レジストを用いても良い。ネガ型レジストとは、露光の光の照射領域が現像液に不溶化するタイプのレジストのことである。
次いで、絶縁膜１０８を全面に成膜する（図３（Ｃ）参照）。絶縁膜１０８はプラズマＣＶＤ法やスパッタ法等の方法を用いて成膜し、膜厚を５０〜２００ｎｍとする。この絶縁膜１０８はゲート絶縁膜として機能する。
例えば、絶縁膜１０８として窒化シリコン膜を用い、１５０ｎｍの厚さで成膜する。もちろん、絶縁膜１０８は窒化シリコン膜に限定されるものではなく、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化タンタル膜等の他の絶縁膜を用い、これらの材料から成る単層または積層構造として成膜しても良い。例えば、窒化シリコン膜の積層構造や、下層を窒化シリコン膜とし、上層を酸化シリコン膜とする積層構造としても良い。ここでは、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、シリコン（Ｓｉ）が２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。さらには、周波数が１ＧＨｚのマイクロ波プラズマＣＶＤ装置を用いて絶縁膜１０８を成膜することが好ましい。マイクロ波プラズマＣＶＤ装置で成膜した酸化窒化シリコン膜、窒化酸化シリコン膜等は、耐圧が高く、後に形成されるＴＦＴの信頼性を高めることができる。
次いで、プラズマＣＶＤ法やスパッタ法等の方法を用いて絶縁膜１０８の上に５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さで第１の非晶質半導体膜１０９を成膜する（図３（Ｃ）参照）。
代表的には、この第１の非晶質半導体膜には非晶質シリコン（ａ−Ｓｉ）膜を用いるが、その他には、非晶質シリコンゲルマニウム膜、非晶質シリコンカーバイド等の非晶質構造を有する化合物半導体膜を適用することも可能である。
次いで、一導電型の不純物元素を含有する第２の非晶質半導体膜１１０を２０〜８０ｎｍの厚さで成膜する。一導電型の不純物元素を含有する第２の非晶質半導体膜１１０は、プラズマＣＶＤ法やスパッタ法等の方法で全面に成膜する（図３（Ｃ）参照）。
一導電型の不純物元素を含有する第２の非晶質半導体膜１１０は、ｎ型のＴＦＴを形成する場合には、代表的な不純物元素としてリン（Ｐ）を添加すれば良い。
次いで、図４（Ａ）に示すように全面にレジスト１１１を塗布する。
そして、透光性の基板１１２に透過部と光強度を低減する機能を有する中間透過部１１３とＣｒ等の金属膜から成る遮光部１１４が設けられた第２のフォトマスク１１５を用いて、フォトリソグラフィー工程を行う。図４（Ａ）に示される矢印は照射される露光の光をイメージしており、露光の光は第２のフォトマスク１１５を通過した後、レジスト１１１に照射される。露光及び現像工程を経て、フォトレジストパターン１１６を形成する（図４（Ｂ）参照）。
第２のフォトマスク１１５は、多階調フォトマスクと呼ばれ、通常のフォトマスクが透過部と遮光部のみを有するのに対し、それに加えて中間透過部が形成されていることに特徴がある。つまり、多階調フォトマスクとは露光の光が透過する割合がほぼ１００％となる透光性基板上に透過率が１％以上９９％以下となる中間透過部を設け、さらに透過率がほぼ０％となる遮光部を設けた構造のフォトマスクを意味する。この中間透過部の形成方法により、ハーフトーンフォトマスクとグレートーンフォトマスクに分類される。
ハーフトーンフォトマスクは中間透過部に中間透過膜を形成することで実現する。一方、グレートーンフォトマスクは透過部に解像度以下のスリットを形成し、そのスリットによって露光の光の一部を遮ることで、中間透過部を形成する。このような多階調フォトマスクで露光されたレジストは露光部分、半露光部分、未露光部分がそれぞれ形成される。半露光部分のレジストを現像するとその厚みは露光部分と未露光部分のレジストの間の厚みになる（図４（Ｂ）参照）。
次いで、フォトレジストパターン１１６を用いて、第１の非晶質半導体膜１０９と第２の非晶質半導体膜１１０の不要な部分をエッチングによって除去することでパターニングを行う（図５（Ａ）参照）。
次いで、酸素プラズマアッシング等の処理によって、フォトレジストパターン１１６の膜厚及び幅を薄くするように加工を行い、フォトレジストパターン１１７を形成する（図５（Ｂ）参照）。
次いで、全面に金属材料から成る導電膜１１８をスパッタ法や真空蒸着法等の方法を用いて成膜する。導電膜１１８の材料としては、第２の非晶質半導体膜１１０とオーミックコンタクトのとれる金属材料であれば特に限定されず、アルミニウム（Ａｌ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）から選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜等が挙げられる。本実施の形態ではスパッタ法を用い、導電膜１１８として、５０〜１５０ｎｍの厚さで成膜したチタン（Ｔｉ）膜と、そのチタン（Ｔｉ）膜上に重ねてアルミニウム（Ａｌ）を３００〜４００ｎｍの厚さで成膜し、さらにその上にチタン（Ｔｉ）膜を１００〜１５０ｎｍの厚さで成膜する（図５（Ｃ）参照）。
この時、図５（Ｃ）に示すように、フォトレジストパターン１１７上の導電膜１１８とそれ以外の領域上の導電膜１１８とでは、フォトレジストパターン１１７の存在により段差が生じる。この段差によって、導電膜１１８は分断される。これにより、フォトレジストパターン１１７を剥離して除去する際に、フォトレジストパターン１１７上の分断された導電膜１１８を、フォトレジストパターン１１７と一体にして同時に除去することができる（リフトオフ法）。結果として、新たなフォトマスクを必要とせず、パターニングのためのエッチング工程を行うことなく導電膜１１８のパターニングをすることができ、画素部のソース電極及びドレイン電極１５９と端子部に延在するソース配線１１９を形成することができる（図６（Ａ）参照）。画素部のソース電極及びドレイン電極と端子部に延在するソース配線は同一の材料から形成されている。
なお、フォトレジストパターン１１７上の導電膜１１８とそれ以外の領域上の導電膜１１８との段差による分断を確実に行うためには、フォトレジストパターン１１７の膜厚及び形状と導電膜１１８の膜厚及び形状との関係を十分に考慮する必要がある。フォトレジストパターン１１７については、段差を大きくするために膜厚を厚くした方が好ましく（数μｍ〜数十μｍ）、または導電膜１１８の被覆性を下げるために形状を逆テーパー形状にしても良い。フォトレジストパターン１１７は、レジスト１１１を第２のフォトマスク１１５を用いて露光、現像した後、さらに酸素プラズマアッシングして加工した後の形状であるため、レジスト１１１には十分な膜厚が必要とされる。
一方、導電膜１１８については、導電膜１１８の被覆性を下げるために膜厚は薄い方が好ましい。また、本実施の形態のように、導電膜１１８を積層構造で成膜することは、同じ膜厚を有する導電膜１１８を単層で成膜するよりも好ましい。導電膜１１８を被覆性の低い薄い膜厚の積層によって成膜するので、導電膜１１８を単層で成膜する場合よりも、導電膜１１８の被覆性は下がる。さらに、導電膜１１８を構成する第２層目（以下、第２層目と呼ぶ）を成膜するときには、フォトレジストパターン１１７上には分断された導電膜１１８を構成する第１層目（以下、第１層目と呼ぶ）が存在している。このため、フォトレジストパターン１１７上の分断された第１層目とそれ以外の領域上の分断された第１層目との段差は、第１層目を成膜する前のフォトレジストパターン１１７の存在による段差と同じ高さを有することになり、この段差によって第２層目も分断されやすくなっている。導電膜１１８の第３層目以降を成膜する場合についても同様のことがいえる。
次いで、画素部のソース電極及びドレイン電極１５９と端子部に延在するソース配線１１９をマスクとして、画素部のソース電極及びドレイン電極１５９と端子部に延在するソース配線１１９に覆われていない第２の非晶質半導体膜１１０と第１の非晶質半導体膜１０９の一部をエッチングによって除去することでパターニングを行う。第１の非晶質半導体膜１０９のチャネルが形成される部分については、その表層面はエッチングされ膜厚が薄くなっている（図６（Ｂ）参照）。
次いで、図６（Ｃ）に示すように全面にレジスト１２０を形成する。そして、すでに基板１００の上に形成されている画素部のゲート電極と端子部に延在するゲート配線１０７、画素部のソース電極及びドレイン電極１５９と端子部に延在するソース配線１１９を遮光部として利用して、基板１００の裏面側（薄膜が形成されていない面側）から露光の光を照射し、フォトリソグラフィー工程を行う（裏面露光）。図６（Ｃ）に示される矢印は照射される露光の光をイメージしており、露光の光は基板１００を通過した後、レジスト１２０に照射される。露光及び現像工程を経て、フォトレジストパターン１２１を形成する（図７（Ａ）参照）。
次いで、フォトレジストパターン１２１を用いて、第１の非晶質半導体膜１０９の不要な部分をエッチングによって除去することでパターニングを行う（図７（Ｂ）参照）。フォトレジストパターン１２１を剥離することによって図７（Ｃ）に示す状態を得る。
次いで、プラズマＣＶＤ法やスパッタ法等の方法を用い、絶縁膜１２２を全面に成膜する（図８（Ａ）参照）。絶縁膜１２２は窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン等を用い、これらの材料から成る単層または積層構造として成膜しても良く、パッシベーション膜として機能する。
次いで、図８（Ｂ）に示すように全面にレジスト１２３を形成する。そして、透光性の基板１２４に透過部と金属膜から成る遮光部１２５が設けられた第３のフォトマスク１２６を用いて、フォトリソグラフィー工程を行う。図８（Ｂ）に示される矢印は照射される露光の光をイメージしており、露光の光は第３のフォトマスク１２６を通過した後、レジスト１２３に照射される。露光及び現像工程を経て、フォトレジストパターン１２７を形成する（図９（Ａ）参照）。
次いで、フォトレジストパターン１２７を用いて、後の工程において形成される透明導電膜との電気的接続を実現するための開口部１２８を形成する（図９（Ｂ）参照）。フォトレジストパターン１２７を剥離することによって図９（Ｃ）に示す状態を得る。
次いで、スパッタリング法や真空蒸着法等の方法を用い、全面に透明導電膜１２９を成膜する（図１０（Ａ）参照）。透明導電膜１２９の材料として、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３−ＳｎＯ２、以下ＩＴＯという）等を用いる。ＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３−ＺｎＯ）を用いても良い。Ｉｎ２Ｏ３−ＺｎＯは表面平滑性に優れ、ＩＴＯと比較して熱安定性にも優れており、アルミニウム（Ａｌ）膜との腐蝕反応を防止することもできる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加したものを用いることもできる。
次いで、図１０（Ｂ）に示すように全面にレジスト１３０を形成する。そして、透光性の基板１３１に透過部と金属膜から成る遮光部１３２が設けられた第４のフォトマスク１３３を用いて、フォトリソグラフィー工程を行う。図１０（Ｂ）に示される矢印は照射される露光の光をイメージしており、露光の光は第４のフォトマスク１３３を通過した後、レジスト１３０に照射される。露光及び現像工程を経て、フォトレジストパターン１３４を形成する（図１１（Ａ）参照）。
次いで、フォトレジストパターン１３４を用いて、透明導電膜１２９の不要な部分をエッチングによって除去することでパターニングを行う（図１１（Ｂ）参照）。フォトレジストパターン１３４を剥離することによって、図１１（Ｃ）に示す状態を得る。透明導電膜１２９は、画素部においては画素電極として機能し、端子部においては他の基板に設けられた回路の配線と電気的に接続するための電極として機能する。
このように、本実施の形態では４枚のフォトマスクを使用して、逆スタガ型のＴＦＴを有する画素部１３５と端子部１３６を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の電気光学装置を作製するための一方の基板（以下ＴＦＴ基板という）とすることができる。
次いで、図１２に示すように、画素部にのみポリイミド樹脂等から成る配向膜１３７を選択的に形成する。配向膜１３７を選択的に形成する方法としては、スクリーン印刷法を用いても良いし、フォトレジストパターンを形成するフォトリソグラフィー工程を用いても良い。そして、配向膜１３７にラビング処理を施して、後の工程において設けられる液晶分子がある一定のプレチルト角を持って配向するようにする。
次いで、ＴＦＴ基板と、対向電極１３９と配向膜１４０とが設けられた対向基板１３８とをスペーサ（図示しない）で基板間隔を保持しながらシール材（図示しない）により貼り合わせた後、ＴＦＴ基板と対向基板との間に液晶１４１を注入し、注入口（図示しない）は樹脂材料で封止する。液晶１４１を設ける方法としては、上述のような注入方法でも構わないし、ＴＦＴ基板と対向基板とを貼り合わせる前に液晶を滴下する滴下方法を用いても良い。
次いで、端子部にフレキシブルプリント基板（ＦＰＣ）を接続する。ＦＰＣはポリイミド等の有機樹脂フィルム１４２に銅配線１４３が形成されていて、異方性導電性接着剤１４６によって端子部を覆う透明導電膜１２９と接続する。異方性導電性接着剤１４６は接着剤１４４と導電性粒子１４５から構成される。導電性粒子１４５は金等のメッキが施された数十μｍ〜数百μｍ径の導電性表面を有する粒子であり、この導電性粒子１４５が端子部を覆う透明導電膜と銅配線１４３とに接触することにより電気的な接続が実現される。さらに、この部分の機械的強度を高めるために樹脂層１４７を設ける。なお、図１２で新たに示される構成要素については、図１では図示していない。
以上の従来よりもフォトマスクの使用枚数を削減した工程を経て、アクティブマトリクス型の液晶表示装置を代表とする電気光学装置を完成させることができる。
なお、本実施の形態においては、電気光学装置の代表の一つとして液晶表示装置について説明を行ったが、有機ＥＬ表示装置のような自発光表示装置にも適用できることはいうまでもない。
（実施の形態２）
本実施の形態では、ＴＦＴのチャネル形成領域として機能する薄膜に微結晶半導体膜を用いる例について図１３を用いて説明する。なお、図１３では、図１のＡ―Ｂ断面に対応する画素部についてのみ図示している。
まず、実施の形態１に従って、基板２００の上に第１のフォトマスクを用いて画素部のゲート電極２０１と端子部に延在するゲート配線を形成する。続いて、全面に絶縁膜２０２を成膜する。
次いで、絶縁膜２０２上に微結晶半導体膜２０３、第１の非晶質半導体膜２０４、一導電型の不純物元素を含有する第２の非晶質半導体膜２０５を順に成膜する。なお、少なくとも、絶縁膜２０２、微結晶半導体膜２０３、及び第１の非晶質半導体膜２０４を連続的に成膜することが好ましい。さらには、絶縁膜２０２、微結晶半導体膜２０３、第１の非晶質半導体膜２０４、及び一導電型の不純物元素を含有する第２の非晶質半導体膜２０５を連続的に成膜することが好ましい。少なくとも、絶縁膜２０２、微結晶半導体膜２０３、及び第１の非晶質半導体膜２０４を大気に触れさせることなく連続成膜することで、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、ＴＦＴ特性のばらつきを低減することができる。
この微結晶半導体膜２０３は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０．６ｃｍ−１よりも低波数側にシフトしている。即ち、単結晶シリコンを示す５２０．６ｃｍ−１と非晶質シリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、ネオン（Ｎｅ）等の希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜２０３が得られる。このような微結晶半導体膜に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
また、微結晶半導体膜２０３は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ装置、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により成膜することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等の水素化シリコン又はハロゲン化シリコンを水素で希釈して成膜することができる。また、これらに加え、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、ネオン（Ｎｅ）から選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜２０３を成膜することができる。これらのときの水素化シリコン又はハロゲン化シリコンに対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。
また、微結晶半導体膜２０３は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、ＴＦＴのチャネル形成領域として機能する微結晶半導体膜２０３に対しては、ｐ型を付与する不純物元素を、成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ２Ｈ６、ＢＦ３等の不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化シリコン又はハロゲン化シリコンに混入させると良い。そしてボロン（Ｂ）の濃度を、例えば１×１０１４〜６×１０１６ａｔｏｍｓ／ｃｍ３とすると良い。
また、微結晶半導体膜２０３の酸素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、窒素及び炭素の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。酸素、窒素、及び炭素が微結晶半導体膜２０３に混入する濃度を低減することで、微結晶半導体膜２０３がｎ型になることを防止することができる。
また、微結晶半導体膜２０３は、０ｎｍより厚く５０ｎｍ以下、好ましくは０ｎｍより厚く２０ｎｍ以下で成膜する。微結晶半導体膜２０３は後に形成されるＴＦＴのチャネル形成領域として機能する。微結晶半導体膜２０３の厚さを上記の範囲内とすることで、後に形成されるＴＦＴは、完全空乏型となる。また、微結晶半導体膜２０３は微結晶で構成されているため、非晶質半導体膜と比較して抵抗が低い。このため、微結晶半導体膜２０３を用いたＴＦＴは、電流電圧特性を示す曲線の立ち上がり部分の傾きが急峻となり、スイッチング素子としての応答性が優れ、高速動作が可能となる。また、ＴＦＴのチャネル形成領域に微結晶半導体膜２０３を用いることで、ＴＦＴの閾値の変動を抑制することが可能である。このため、電気特性のばらつきの少ない電気光学装置を作製することができる。
また、微結晶半導体膜２０３は非晶質半導体膜と比較して移動度が高い。このため、表示素子のスイッチングとして、チャネル形成領域が微結晶半導体膜２０３で形成されるＴＦＴを用いることで、チャネル形成領域の面積、即ちＴＦＴの面積を縮小することが可能である。このため、一画素あたりに示すＴＦＴの面積が小さくなり、画素の開口率を高めることが可能である。この結果、解像度の高い電気光学装置を作製することができる。
第１の非晶質半導体膜２０４は、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等の水素化シリコン気体又はハロゲン化シリコン気体を用いて、プラズマＣＶＤ法により成膜することができる。また、上記気体に、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、ネオン（Ｎｅ）から選ばれた一種または複数種の希ガス元素で希釈して第１の非晶質半導体膜２０４を成膜することができる。水素化シリコン又はハロゲン化シリコンの流量は１倍以上５倍未満の流量の水素を用いて、水素を含む第１の非晶質半導体膜２０４を成膜することができる。また、上記気体と窒素またはアンモニアとを用いることで、窒素を含む第１の非晶質半導体膜２０４を成膜することができる。また、上記気体と、フッ素または塩素を含む気体（Ｆ２、Ｃｌ２、ＨＦ、ＨＣｌ等）を用いることで、フッ素または塩素を含む第１の非晶質半導体膜２０４を成膜することができる。
また、第１の非晶質半導体膜２０４は、ターゲットに非晶質半導体を用いて水素、または希ガスでスパッタリングして成膜することができる。このとき、アンモニア、窒素、またはＮ２Ｏを雰囲気中に含ませることにより、窒素を含む第１の非晶質半導体膜２０４を成膜することができる。また、雰囲気中にフッ素または塩素を含む気体（Ｆ２、Ｃｌ２、ＨＦ、ＨＣｌ等）を含ませることにより、フッ素または塩素を含む第１の非晶質半導体膜２０４を成膜することができる。
また、第１の非晶質半導体膜２０４として、微結晶半導体膜２０３の表面にプラズマＣＶＤ法またはスパッタリング法により第１の非晶質半導体膜２０４を成膜した後、第１の非晶質半導体膜２０４の表面を水素プラズマ、窒素プラズマ、またはハロゲンプラズマで処理して、第１の非晶質半導体膜２０４の表面を水素化、窒素化、またはハロゲン化してもよい。
この第１の非晶質半導体膜２０４は、結晶粒を含まない非晶質半導体膜で成膜することが好ましい。このため、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、またはマイクロ波プラズマＣＶＤ法で成膜する場合は、結晶粒を含まない非晶質半導体膜となるように、成膜条件を制御することが好ましい。
また、第１の非晶質半導体膜２０４は、後の工程において、一部エッチングされるため、そのときに、第１の非晶質半導体膜２０４の一部が残存する厚さで成膜することが好ましい。代表的には、１０ｎｍ以上１００ｎｍ以下の厚さで成膜することが好ましい。
微結晶半導体膜２０３の表面に、第１の非晶質半導体膜２０４を成膜することで、微結晶半導体膜２０３に含まれる結晶粒の表面の自然酸化を防止することが可能である。特に、非晶質半導体と微結晶粒が接する領域では、結晶格子の歪に由来し、亀裂が入りやすい。この亀裂が酸素に触れると結晶粒は酸化され、酸化シリコンが形成される。しかしながら、微結晶半導体膜２０３の表面に第１の非晶質半導体膜２０４を成膜することで、微結晶粒の酸化を防ぐことができる。
また、第１の非晶質半導体膜２０４は、非晶質半導体、または、水素、窒素、若しくはハロゲンを含む非晶質半導体で成膜するため、チャネル形成領域として機能する微結晶半導体膜２０３よりも抵抗が高い。このため、後に形成されるＴＦＴにおいて、一導電型の不純物元素を含有する第２の非晶質半導体膜２０５と、微結晶半導体膜２０３との間に成膜される第１の非晶質半導体膜２０４は高抵抗領域として機能する。このため、ＴＦＴのオフ電流を低減することができる。このようなＴＦＴを電気光学装置のスイッチング素子として用いた場合、液晶表示装置等のコントラストを向上させることができる。
一導電型の不純物元素を含有する第２の非晶質半導体膜２０５は、ｎ型のＴＦＴを形成する場合には、代表的な不純物元素としてリン（Ｐ）を添加すれば良く、水素化シリコン等にＰＨ３等の不純物気体を加えれば良い。一導電型の不純物元素を含有する第２の非晶質半導体膜２０５は膜厚２〜５０ｎｍ（好ましくは１０〜３０ｎｍ）とすれば良い。
次いで、実施の形態１に従って、第２のフォトマスクを用いて形成される第２のフォトレジストパターンをマスクとして、微結晶半導体膜２０３、第１の非晶質半導体膜２０４、及び一導電型の不純物元素を含有する第２の非晶質半導体膜２０５のエッチングを行う。続けて、実施の形態１と同様の手法によって、新たなフォトマスクを用いず、第２のフォトレジストパターンを加工することによって第３のフォトレジストパターンを形成し、第３のフォトレジストパターンも含めた基板全面に導電膜を成膜し、第３のフォトレジストパターンと第３のフォトレジストパターン上に形成された導電膜を同時に除去することで、エッチング工程を行うことなく画素部のソース電極及びドレイン電極２０６と端子部に延在するソース配線を形成する。
以下、実施の形態１に従って、第３のフォトマスク及び第４のフォトマスクを用いて、合計４枚のフォトマスクによって、チャネル形成領域に微結晶半導体膜２０３を用いた逆スタガ型のＴＦＴを完成させることができる。なお、図１３において、２０７は絶縁膜、２０８は透明導電膜を示している。
（実施の形態３）
本発明の半導体装置及び電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を図１４及び図１５に示す。
図１４（Ａ）はデジタルカメラであり、本体１０００、表示部１００１、撮像部、操作キー１００２、シャッターボタン１００３等を含む。なお、図１４（Ａ）は表示部１００１側からの図であり、撮像部は示していない。本発明により、より安価な表示部を有するデジタルカメラが実現できる。
図１４（Ｂ）はノート型パーソナルコンピュータであり、本体１００４、筐体１００５、表示部１００６、キーボード１００７、外部接続ポート１００８、ポインティングデバイス１００９等を含む。本発明により、より安価な表示部を有するノート型パーソナルコンピュータを実現することができる。
図１４（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体１０１０、筐体１０１１、第１の表示部１０１２、第２の表示部１０１３、記録媒体（ＤＶＤ等）読込部１０１４、操作キー１０１５、スピーカ部１０１６等を含む。第１の表示部１０１２は主として画像情報を表示し、第２の表示部１０１３は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明により、安価な表示部を有する画像再生装置を実現することができる。
また、図１４（Ｄ）は表示装置であり、筐体１０１７、支持台１０１８、表示部１０１９、スピーカ１０２０、ビデオ入力端子１０２１などを含む。この表示装置は、上述した実施の形態で示した作製方法により形成したＴＦＴをその表示部１０１９及び駆動回路に用いることにより作製される。なお、表示装置には液晶表示装置、発光装置などがあり、具体的には薄型テレビ、パーソナルコンピュータ、広告表示などの全ての情報表示用表示装置が含まれる。本発明により、安価な表示部を有する表示装置、特に２２インチ〜５０インチの大画面を有する大型の表示装置を実現することができる。
また、図１５で示す携帯電話機２０００は、操作スイッチ類２００４、マイクロフォン２００５などが備えられた本体（Ａ）２００１と、表示パネル（Ａ）２００８、表示パネル（Ｂ）２００９、スピーカ２００６等が備えられた本体（Ｂ）２００２とが、蝶番２０１０で開閉可能に連結されている。表示パネル（Ａ）２００８と表示パネル（Ｂ）２００９は、回路基板２００７と共に本体（Ｂ）２００２の筐体２００３の中に収納される。表示パネル（Ａ）２００８及び表示パネル（Ｂ）２００９の画素部は筐体２００３に形成された開口窓から視認できるように配置される。
表示パネル（Ａ）２００８と表示パネル（Ｂ）２００９は、その携帯電話機２０００の機能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル（Ａ）２００８を主画面とし、表示パネル（Ｂ）２００９を副画面として組み合わせることができる。
本発明により、安価な表示部を有する携帯電話機を実現することができる。
本実施の形態に係る携帯電話機２０００は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、蝶番２０１０の部位に撮像素子を組み込んで、カメラ付きの携帯電話機としても良い。また、操作スイッチ類２００４、表示パネル（Ａ）２００８、表示パネル（Ｂ）２００９を一つの筐体内に納めた構成としても、上記した作用効果を奏することができる。また、表示部を複数個そなえた情報表示端末に本実施の形態の構成を適用しても、同様な効果を得ることができる。
以上の様に、本発明を実施する、即ち実施の形態１及び２のいずれか一の作製方法を用いて、様々な電子機器を完成させることができる。
本発明は、アクティブマトリクス型の液晶表示装置に代表される電気光学装置の分野において、逆スタガ型のＴＦＴを有する画素部及び端子部の作製に関して、透光性基板に透過部と光強度を低減する機能を有する中間透過部と遮光部が設けられたフォトマスク（多階調フォトマスク）を採用する。さらには、画素部のソース電極及びドレイン電極と端子部に延在するソース配線のパターニングにリフトオフ方法を採用する。これにより、従来必要であったフォトマスクの枚数（最低５枚以上）を削減することができ、さらには画素部のソース電極及びドレイン電極と端子部に延在するソース配線のパターニングのためのエッチング工程も省略することができるため、電気光学装置の生産性、歩留まりを向上させ、製造コストの低減を実現することができる。
本発明によって作製される半導体装置の上面図。 本発明によって作製される半導体装置の作製工程を示す断面図。 本発明によって作製される半導体装置の作製工程を示す断面図。 本発明によって作製される半導体装置の作製工程を示す断面図。 本発明によって作製される半導体装置の作製工程を示す断面図。 本発明によって作製される半導体装置の作製工程を示す断面図。 本発明によって作製される半導体装置の作製工程を示す断面図。 本発明によって作製される半導体装置の作製工程を示す断面図。 本発明によって作製される半導体装置の作製工程を示す断面図。 本発明によって作製される半導体装置の作製工程を示す断面図。 本発明によって作製される半導体装置の作製工程を示す断面図。 本発明によって作製される半導体装置の作製工程を示す断面図。 本発明によって作製される半導体装置の作製工程を示す断面図。 電子機器の一例を示す図。 電子機器の一例を示す図。
符号の説明
１００ 基板
１０１ 導電膜
１０２ レジスト
１０３ 基板
１０４ 遮光部
１０５ 第１のフォトマスク
１０６ フォトレジストパターン
１０７ ゲート配線
１０８ 絶縁膜
１０９ 第１の非晶質半導体膜
１１０ 第２の非晶質半導体膜
１１１ レジスト
１１２ 基板
１１３ 中間透過部
１１４ 遮光部
１１５ 第２のフォトマスク
１１６ フォトレジストパターン
１１７ フォトレジストパターン
１１８ 導電膜
１１９ ソース配線
１２０ レジスト
１２１ フォトレジストパターン
１２２ 絶縁膜
１２３ レジスト
１２４ 基板
１２５ 遮光部
１２６ 第３のフォトマスク
１２７ フォトレジストパターン
１２８ 開口部
１２９ 透明導電膜
１３０ レジスト
１３１ 基板
１３２ 遮光部
１３３ 第４のフォトマスク
１３４ フォトレジストパターン
１３５ 画素部
１３６ 端子部
１３７ 配向膜
１３８ 対向基板
１３９ 対向電極
１４０ 配向膜
１４１ 液晶
１４２ 有機樹脂フィルム
１４３ 銅配線
１４４ 接着剤
１４５ 導電性粒子
１４６ 異方性導電性接着剤
１４７ 樹脂層
１５７ ゲート電極
１５９ ソース電極及びドレイン電極
２００ 基板
２０１ ゲート電極
２０２ 絶縁膜
２０３ 微結晶半導体膜
２０４ 第１の非晶質半導体膜
２０５ 第２の非晶質半導体膜
２０６ ソース電極及びドレイン電極
２０７ 絶縁膜
２０８ 透明導電膜
１０００ 本体
１００１ 表示部
１００２ 操作キー
１００３ シャッターボタン
１００４ 本体
１００５ 筐体
１００６ 表示部
１００７ キーボード
１００８ 外部接続ポート
１００９ ポインティングデバイス
１０１０ 本体
１０１１ 筐体
１０１２ 第１の表示部
１０１３ 第２の表示部
１０１４ 記録媒体（ＤＶＤ等）読込部
１０１５ 操作キー
１０１６ スピーカ部
１０１７ 筐体
１０１８ 支持台
１０１９ 表示部
１０２０ スピーカ
１０２１ ビデオ入力端子
２０００ 携帯電話機
２００１ 本体（Ａ）
２００２ 本体（Ｂ）
２００３ 筐体
２００４ 操作スイッチ類
２００５ マイクロフォン
２００６ スピーカ
２００７ 回路基板
２００８ 表示パネル（Ａ）
２００９ 表示パネル（Ｂ）
２０１０ 蝶番

Claims (6)

  1. 透光性を有する基板上にゲート電極を形成し、
    前記基板及び前記ゲート電極上にゲート絶縁膜を成膜し、
    前記ゲート絶縁膜上に第１の半導体膜を成膜し、
    前記第１の半導体膜上に一導電型の不純物元素を含有する第２の半導体膜を成膜し、
    前記第２の半導体膜上に接して、多階調フォトマスクを用いて第１のフォトレジストパターンを形成し、
    前記第１のフォトレジストパターンをマスクとして前記第１の半導体膜及び前記第２の半導体膜のエッチングを行い、
    前記第１のフォトレジストパターンを加工して第２のフォトレジストパターンを形成し、
    前記ゲート絶縁膜、前記エッチングが行われた前記第２の半導体膜、及び前記第２のフォトレジストパターン上に導電膜を成膜し、
    前記第２のフォトレジストパターン上に成膜された前記導電膜を前記第２のフォトレジストパターンと同時に除去することによってソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
  2. 透光性を有する基板上に画素部のゲート電極及び端子部に延在するゲート配線を同一の材料で形成し、
    前記基板、前記ゲート電極、及び前記ゲート配線上にゲート絶縁膜を成膜し、
    前記ゲート絶縁膜上に第１の半導体膜を成膜し、
    前記第１の半導体膜上に一導電型の不純物元素を含有する第２の半導体膜を成膜し、
    前記第２の半導体膜上に接して、多階調フォトマスクを用いて第１のフォトレジストパターンを形成し、
    前記第１のフォトレジストパターンをマスクとして前記第１の半導体膜及び前記第２の半導体膜のエッチングを行い、
    前記第１のフォトレジストパターンを加工して第２のフォトレジストパターンを形成し、
    前記ゲート絶縁膜、前記エッチングが行われた前記第２の半導体膜、及び前記第２のフォトレジストパターン上に導電膜を成膜し、
    前記第２のフォトレジストパターン上に成膜された前記導電膜を前記第２のフォトレジストパターンと同時に除去することによって前記画素部のソース電極及びドレイン電極と、前記端子部に延在するソース配線と、を形成することを特徴とする半導体装置の作製方法。
  3. 透光性を有する基板上に第１の導電膜を成膜し、
    前記第１の導電膜上に、第１のフォトマスクを用いて第１のフォトレジストパターンを形成し、
    前記第１のフォトレジストパターンをマスクとして前記第１の導電膜のエッチングを行い、画素部のゲート電極及び端子部に延在するゲート配線を形成し、
    前記基板、前記ゲート電極、及び前記ゲート配線上にゲート絶縁膜を成膜し、
    前記ゲート絶縁膜上に第１の半導体膜を成膜し、
    前記第１の半導体膜上に一導電型の不純物元素を含有する第２の半導体膜を成膜し、
    前記第２の半導体膜上に、多階調フォトマスクである第２のフォトマスクを用いて第２のフォトレジストパターンを形成し、
    前記第２のフォトレジストパターンをマスクとして前記第１の半導体膜及び前記第２の半導体膜に第１のエッチングを行い、
    前記第２のフォトレジストパターンを加工して第３のフォトレジストパターンを形成し、
    前記ゲート絶縁膜、前記第１のエッチングが行われた前記第２の半導体膜、及び前記第３のフォトレジストパターン上に第２の導電膜を成膜し、
    前記第３のフォトレジストパターン上に成膜された前記第２の導電膜を前記第３のフォトレジストパターンと同時に除去することによって前記画素部のソース電極及びドレイン電極と、前記端子部に延在するソース配線と、を形成し、
    前記ソース電極、前記ドレイン電極、及び前記ソース配線をマスクとして前記第１の半導体膜及び前記第２の半導体膜に第２のエッチングを行い、
    前記ゲート電極、前記ゲート配線、前記ソース電極、前記ドレイン電極、及び前記ソース配線をフォトマスクとした裏面露光により、第４のフォトレジストパターンを形成し、
    前記第４のフォトレジストパターンをマスクとして前記第１の半導体膜に第３のエッチングを行い、
    前記ゲート絶縁膜、前記第３のエッチングが行われた前記第１の半導体膜、前記ソース電極、前記ドレイン電極、及び前記ソース配線上に絶縁膜を成膜し、
    前記絶縁膜上に、第３のフォトマスクを用いて第５のフォトレジストパターンを形成し、
    前記第５のフォトレジストパターンをマスクとして前記絶縁膜に第４のエッチングを行い、前記絶縁膜に開口部を形成し、
    前記ゲート配線、前記ソース電極、前記ドレイン電極、前記ソース配線、及び前記第４のエッチングが行われた前記絶縁膜上に透明導電膜を成膜し、
    前記透明導電膜上に、第４のフォトマスクを用いて第６のフォトレジストパターンを形成し、
    前記第６のフォトレジストパターンをマスクとして前記透明導電膜に第５のエッチングを行うことを特徴とする半導体装置の作製方法。
  4. 請求項１または２において、
    前記第２のフォトレジストパターンは逆テーパー形状であることを特徴とする半導体装置の作製方法。
  5. 請求項３において、
    前記第３のフォトレジストパターンは逆テーパー形状であることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至５のいずれか一において、前記多階調フォトマスクはハーフトーンフォトマスク又はグレートーンフォトマスクであることを特徴とする半導体装置の作製方法。
JP2008269014A 2007-10-23 2008-10-17 半導体装置の作製方法 Expired - Fee Related JP5427390B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008269014A JP5427390B2 (ja) 2007-10-23 2008-10-17 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007275804 2007-10-23
JP2007275804 2007-10-23
JP2008269014A JP5427390B2 (ja) 2007-10-23 2008-10-17 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009124122A JP2009124122A (ja) 2009-06-04
JP2009124122A5 JP2009124122A5 (ja) 2011-10-27
JP5427390B2 true JP5427390B2 (ja) 2014-02-26

Family

ID=40588490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008269014A Expired - Fee Related JP5427390B2 (ja) 2007-10-23 2008-10-17 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US7776664B2 (ja)
JP (1) JP5427390B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101448903B1 (ko) 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
JP5357493B2 (ja) * 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101884112B (zh) * 2007-12-03 2012-09-05 株式会社半导体能源研究所 薄膜晶体管的制造方法和显示器件的制造方法
KR101446249B1 (ko) 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
JP5503995B2 (ja) * 2009-02-13 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2302359A1 (en) 2009-09-24 2011-03-30 Université De Reims Champagne-Ardenne Serum infrared spectroscopy for non invasive assessment of hepatic fibrosis in patients with chronic liver disease
JP5348002B2 (ja) * 2010-02-10 2013-11-20 カシオ計算機株式会社 薄膜トランジスタ基板の製造方法
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、並びに表示装置
CN102655146B (zh) * 2012-02-27 2013-06-12 京东方科技集团股份有限公司 阵列基板、阵列基板的制备方法及显示装置
CN102707575B (zh) * 2012-05-18 2015-02-25 北京京东方光电科技有限公司 掩模板及制造阵列基板的方法
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN104040693B (zh) * 2012-12-04 2017-12-12 深圳市柔宇科技有限公司 一种金属氧化物tft器件及制造方法
GB2561004B (en) 2017-03-31 2022-06-01 Pragmatic Printing Ltd Electronic structures and their methods of manufacture
US20200035709A1 (en) * 2018-07-30 2020-01-30 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
USRE34658E (en) * 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
JPH0311744A (ja) 1989-06-09 1991-01-21 Citizen Watch Co Ltd 薄膜トランジスタの製造方法
JPH09127707A (ja) * 1995-10-30 1997-05-16 Casio Comput Co Ltd レジストパターンの形成方法
DE69635239T2 (de) 1995-11-21 2006-07-06 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Flüssigkristall-Anzeige
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP3507771B2 (ja) * 2000-07-03 2004-03-15 鹿児島日本電気株式会社 パターン形成方法及び薄膜トランジスタの製造方法
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW488080B (en) * 2001-06-08 2002-05-21 Au Optronics Corp Method for producing thin film transistor
KR100789090B1 (ko) * 2002-12-30 2007-12-26 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
JP2005322845A (ja) * 2004-05-11 2005-11-17 Sekisui Chem Co Ltd 半導体デバイスと、その製造装置、および製造方法
US7608490B2 (en) * 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7588970B2 (en) * 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101201017B1 (ko) * 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101225440B1 (ko) * 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US7807516B2 (en) * 2005-06-30 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7867791B2 (en) * 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
US7914971B2 (en) * 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI517378B (zh) * 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2007165860A (ja) * 2005-11-17 2007-06-28 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
EP1958019B1 (en) * 2005-12-05 2017-04-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
EP2270583B1 (en) * 2005-12-05 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101477262B1 (ko) * 2005-12-28 2014-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
KR101277218B1 (ko) * 2006-06-29 2013-06-24 엘지디스플레이 주식회사 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법

Also Published As

Publication number Publication date
US7776664B2 (en) 2010-08-17
JP2009124122A (ja) 2009-06-04
US20090117691A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
JP5427390B2 (ja) 半導体装置の作製方法
JP5383256B2 (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
JP5357493B2 (ja) 半導体装置の作製方法
JP5380037B2 (ja) 半導体装置の作製方法
US8895333B2 (en) Method for manufacturing semiconductor device with pixel electrode over gate electrode of thin film transistor
US8148730B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5367338B2 (ja) 表示装置の作製方法
JP5394126B2 (ja) 薄膜トランジスタ及び該薄膜トランジスタを有する表示装置
US8541785B2 (en) Display device
TW201250864A (en) Method for manufacturing semiconductor device
US7883943B2 (en) Method for manufacturing thin film transistor and method for manufacturing display device
JP5371487B2 (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
JP2009265635A (ja) 表示装置及びその作製方法
JP5997725B2 (ja) 表示装置
JP5593025B2 (ja) 半導体装置
JP5539765B2 (ja) トランジスタの作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5427390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees