CN102655146B - 阵列基板、阵列基板的制备方法及显示装置 - Google Patents

阵列基板、阵列基板的制备方法及显示装置 Download PDF

Info

Publication number
CN102655146B
CN102655146B CN2012100485747A CN201210048574A CN102655146B CN 102655146 B CN102655146 B CN 102655146B CN 2012100485747 A CN2012100485747 A CN 2012100485747A CN 201210048574 A CN201210048574 A CN 201210048574A CN 102655146 B CN102655146 B CN 102655146B
Authority
CN
China
Prior art keywords
graphene
film
electrode
pixel electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2012100485747A
Other languages
English (en)
Other versions
CN102655146A (zh
Inventor
张锋
戴天明
姚琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN2012100485747A priority Critical patent/CN102655146B/zh
Publication of CN102655146A publication Critical patent/CN102655146A/zh
Priority to US13/876,351 priority patent/US20140070220A1/en
Priority to PCT/CN2012/086229 priority patent/WO2013127220A1/zh
Application granted granted Critical
Publication of CN102655146B publication Critical patent/CN102655146B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明涉及显示技术，公开了一种阵列基板，阵列基板的像素结构中，漏电极和像素电极导电性连接，并且像素电极，或源电极和漏电极，或像素电极、源电极和漏电极由石墨烯形成。本发明还公开了上述阵列基板的制备方法，具体使用氧化石墨烯溶液实现图案化石墨烯薄膜的制备。本发明阵列基板中，采用石墨烯薄膜制备上述电极，其化学稳定性高、柔韧性好、不易发生离子扩散，并且可以大幅度降低成本，提高产品竞争力；阵列基板制备方法中，石墨烯材质的电极，对衬底无损伤，适用于多种衬底，例如柔性衬底等；并且，整个工艺操作简单，不需要昂贵的设备，从而降低设备投资成本，能够制备大面积石墨烯薄膜，可大规模使用。

Description

阵列基板、阵列基板的制备方法及显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板、阵列基板的制备方法及显示装置。
背景技术
近年来显示技术发展很快，平板显示器以其完全不同的显示和制造技术使之同传统的视频图像显示器有很大的差别。薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场占据了主导地位。目前多采用四次掩膜工艺制备平板显示器中的阵列基板：(1)形成栅极金属；(2)形成栅极绝缘层、有源层、源极和漏极；(3)形成钝化层以及钝化层过孔；(4)形成像素电极，并通过钝化层过孔与漏极相连接。目前工艺中多采用ITO(Indium Tin Oxides，铟锡金属氧化物)作为像素电极，但是ITO面临的问题越来越严重：(1)ITO价格昂贵；(2)ITO在酸和碱存在时，容易出现离子扩散，它的使用容易对制造工厂环境和人体健康造成危害；(3)离子扩散到器件中会造成器件性能下降；(4)ITO材质较脆，在发生变形时容易损坏，应用于柔性显示领域存在很大困难。
英国曼彻斯特大学Geim教授2004年发现的石墨烯(Graphene)薄膜是一种单层碳原子紧密堆积成二维蜂窝状结构的碳质新材料。石墨烯的室温本征电子迁移率可达200000cm2/Vs，是Si电子迁移率(～1400cm2/Vs)的约140倍，GaAs(～8500cm2/Vs)的约20倍，GaN(～2000cm2/Vs)的约100倍。而石墨烯室温下的电阻值却只有铜(Cu)的2/3，人们还发现石墨烯可耐受1亿～2亿A/cm2的电流密度，这是铜耐受量的100倍左右。同时，石墨烯还具有优良的透光性、导热性以及化学稳定性。因此，石墨烯作为一种划时代的材料备受青睐。
目前，人们可以通过多种方法得到石墨烯，如：机械剥离法，化学气相沉积法，SiC基板热分解法和化学法。机械剥离法是一种反复在石墨上粘贴并揭下粘合胶带来制备石墨烯的方法，该方法很难控制所获得的石墨烯片的大小及层数，而且只能勉强获得数毫米见方的石墨烯片；化学气相沉积法是在真空容器中将甲烷等碳素源加热至1000℃左右使其分解，然后在Ni及Cu等金属箔上形成石墨烯薄膜的技术；SiC基板热分解法是将SiC基板加热至1300℃左右后除去表面的Si，剩余的C自发性重新组合形成石墨烯片的工艺。以上制备方法要么很难获得大面积的石墨烯薄膜，要么制备温度很高，成本较高，不利于石墨烯薄膜的大规模工业化生产。化学法是首先使石墨粉氧化，然后投入溶液内溶化，在基板上涂上薄薄的一层后再使其还原，该方法工艺简单、温度较低、成本较低、可以制作大面积石墨烯薄膜，能够实现石墨烯薄膜的大规模工业化生产。
基于石墨烯的电子器件，通常需要图案化石墨烯薄膜，目前石墨烯薄膜图案化的技术有：(1)先图案化催化剂，生长得到图案化的石墨烯再转移。这种方法不能将图案化的石墨烯精确定位到器件衬底上；(2)先转移大面积的石墨烯到器件衬底上，再通过光刻、刻蚀的方法，最终刻蚀出所需要的图案化的石墨烯。这种方法应用了氧等离子体刻蚀，不可避免的会对石墨烯以及器件的其他部分造成辐照损伤；(3)利用模板压印的方法，在需要石墨烯的地方压印上石墨烯。这种方法对不同图形的石墨烯，要求制作不同的模板，且模板制备工艺复杂，成本太高。综上所述，开发简单、有效并具有普适性的石墨烯图案化方法是实现石墨烯大规模、低成本使用的前提条件，具有巨大的科学研究价值和经济价值。
发明内容
(一)要解决的技术问题
本发明要解决的首要技术问题是如何提高平板显示器阵列基板上像素电极的稳定性和柔韧性；
本发明进一步要解决的技术问题是如何降低石墨烯薄膜构图工艺的成本和复杂度。
(二)技术方案
为了解决上述首要技术问题，本发明提供了一种阵列基板，包括薄膜晶体管和像素电极；所述薄膜晶体管中的漏电极与所述像素电极导电性连接，其中，所述像素电极由石墨烯形成，或者所述薄膜晶体管中的源电极和漏电极由石墨烯形成，或者所述像素电极、所述薄膜晶体管中的源电极和漏电极均由石墨烯形成。
进一步地，为了降低石墨烯薄膜构图工艺的成本和复杂度，本发明还提供了一种阵列基板的制备方法，包括：在基板上形成薄膜晶体管和像素电极；其特征在于，所述薄膜晶体管中的漏电极与所述像素电极导电性连接，所述像素电极由石墨烯形成，或者所述薄膜晶体管中的源电极和漏电极由石墨烯形成，或者所述像素电极、所述薄膜晶体管中的源电极和漏电极均由石墨烯形成。
其中，所述像素电极由石墨烯形成，其制备包括以下步骤：
S1：在需要制备像素电极的基板表面形成一层光刻胶，并对其进行图案化，将对应用于形成所述像素电极图案的区域的光刻胶去除；
S2：在完成步骤S1的基板表面上形成一层氧化石墨烯溶液，并将氧化石墨烯溶液烘干成膜；
S3：对所述氧化石墨烯膜进行还原处理，得到石墨烯薄膜；
S4：去除剩余的光刻胶以及其上形成的石墨烯薄膜，获得由石墨烯薄膜制成的所述像素电极。
其中，所述源电极和漏电极由石墨烯形成，其制备包括以下步骤：
S21：在需要制备源电极和漏电极的基板表面形成一层光刻胶，并对其进行图案化，将对应所述源电极和漏电极图案的光刻胶去除；
S22：在完成步骤S21的基板表面上形成一层氧化石墨烯溶液，并将氧化石墨烯溶液烘干成膜；
S23：对所述氧化石墨烯膜进行还原处理，得到石墨烯薄膜；
S24：去除剩余的光刻胶以及其上形成的石墨烯薄膜，获得由石墨烯薄膜制成的所述源电极和漏电极。
其中，所述源电极、漏电极和像素电极均由石墨烯形成，其制备包括以下步骤：
S31：在需要制备源电极、漏电极和像素电极的基板表面形成一层光刻胶，并对其进行图案化，将对应所述源电极、漏电极和像素电极图案的光刻胶去除；
S32：在完成步骤S31的基板表面上形成一层氧化石墨烯溶液，并将氧化石墨烯溶液烘干成膜；
S33：对所述氧化石墨烯膜进行还原处理，得到石墨烯薄膜；
S34：去除剩余的光刻胶以及其上形成的石墨烯薄膜，获得由石墨烯薄膜制成的所述源电极、漏电极和像素电极。
其中，氧化石墨烯溶液在20℃-80℃温度下烘干成膜。
其中，采用肼的水溶液对所述氧化石墨烯膜进行还原处理。
其中，所述还原处理的具体过程为：在密闭容器内将所述肼的水溶液加热到60℃-90℃，利用肼蒸汽熏蒸氧化石墨烯膜24h-48h进行还原。
本发明还进一步提供了一种显示装置，该显示装置包括上述结构的阵列基板或者上述制备方法所制得的阵列基板。
(三)有益效果
上述技术方案所提供的阵列基板，像素电极、或者源电极和漏电极、或者像素电极、源电极和漏电极采用石墨烯薄膜，其化学稳定性高、柔韧性好、不易发生离子扩散，并且可以大幅度降低成本，提高产品竞争力；同时，上述方案所提供的阵列基板的制备方法中，通过一次掩膜工艺同时形成阵列基板的源极、漏极和像素电极，从而达到减少工艺步骤的目的，提高产能；石墨烯材质的电极，对衬底无损伤，适用于多种衬底，例如柔性衬底等；并且，采用氧化石墨烯溶液制备石墨烯薄膜，通过简单的在衬底上形成图案化的光刻胶实现石墨烯薄膜的图案化，该图案化方法由于预先形成精确的图案化的光刻胶，因此可以将石墨烯图案精确定位到器件衬底上；整个工艺操作简单，不需要昂贵的设备，从而降低设备投资成本，能够制备大面积石墨烯薄膜，可大规模使用。
附图说明
图1是本发明实施例1的阵列基板一个像素区域的像素结构示意图；
图2是图1中的A-A’截面图；
图3是本发明实施例4中的在基板上制备栅极和公共电极后的结构示意图；
图4是图3中的A-A’截面图；
图5是本发明实施例4中的制备栅极绝缘层、有源层和刻蚀阻挡层后的结构示意图；
图6是图5中的A-A’截面图；
图7是本发明实施例4中在有源层、刻蚀阻挡层和栅极绝缘层上方形成图案化光刻胶的局部区域侧视图；
图8是在图7所示的图案化光刻胶上形成一层连续的石墨烯薄膜的侧视图；
图9是基于图8所最终形成的图案化石墨烯薄膜的侧视图。
其中，100：基板；1：栅极；2：公共电极；3：栅极绝缘层；4：有源层；5：刻蚀阻挡层；6：源极；7：漏极；8：像素电极；11：衬底；21：光刻胶；31：石墨烯薄膜。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例1
阵列基板包括具有多个像素区域的基板，本实施例以其中一个像素区域为例，介绍阵列基板的结构。下面以现有的常规的一种薄膜晶体管的结构为例进行介绍，如图1所示，本发明不局限于针对该种结构的阵列基板进行改进，仅以此为例，便于描述。
图1示出了本实施例的阵列基板一个像素区域的像素结构示意图，图2是图1中的A-A’截面图。如图所示，一个像素区域中，形成有薄膜晶体管和像素电极。具体地，在基板100上形成有栅极1和公共电极2，在栅极1和公共电极2上方连续覆盖有栅极绝缘层3，栅极1上方的栅极绝缘层3上形成有半导体层，即有源层4，有源层4的上方形成有刻蚀阻挡层5。源电极6连续覆盖在栅极绝缘层3、有源层4和刻蚀阻挡层5的部分区域上，漏电极7连续覆盖在刻蚀阻挡层5、有源层4和栅极绝缘层3的部分区域上，源电极6和漏电极7之间为沟道区。像素电极8覆盖在剩余的栅极绝缘层3上，并且像素电极8和漏电极7导电性连接。根据制作工艺的不同，可以选择性的设置或者不设置刻蚀阻挡层5，优选的可以通过设置刻蚀阻挡层5，用于保护有源层4免受刻蚀影响。
为了提高像素电极的稳定性和阵列基板的适用范围，本实施例中采用石墨烯制备像素电极8，利用石墨烯优良的透光性、导热性和化学稳定性，实现像素电极8的化学稳定性，降低产品成本，阵列基板可用于柔性显示领域，扩大其适用范围。
本实施例中，栅极1和公共电极2的采用相同的材料制备，可选用Mo、或Al、或Cu、或AlNd，或上述四种金属的合金，即Mo合金、或Al合金、或Cu合金、或AlNd合金。栅极绝缘层3和刻蚀阻挡层5的材质选用SiNx、SiO2等，起到耐腐蚀的作用；有源层4为半导体层，其材质选用A-Si、A-IGZO等。
实施例2
本实施例的液晶显示阵列基板的结构与实施例1的阵列基板的结构相同，其不同之处在于，本实施例的源电极6和漏电极7也采用石墨烯制备。因源电极6、漏电极7和像素电极8在制备工艺中属于同一层级，且漏电极7和像素电极8导电性连接，所以采用石墨烯制备源电极6、漏电极7和像素电极8的制备工艺更简单，成本更低。本实施例中刻蚀阻挡层5的设置能够保护有源层4免受源电极6、漏电极7和像素电极8制备中所带来的腐蚀损伤。
实施例3
本实施例的液晶显示阵列基板的结构与实施例1的阵列基板的结构相同，其不同之处在于，本实施例的源电极6和漏电极7采用石墨烯制备。因源电极6和漏电极7在制备工艺中属于同一层级，制备工艺简单，且石墨烯材质的源电极6和漏电极7化学稳定性高、柔韧性好、不易发生离子扩散，对衬底无损伤，适用于多种衬底，例如柔性衬底等。
实施例4
本实施例的阵列基板制备方法包括两部分过程，第一部分为常规性的栅极、公共电极、栅极绝缘层、有源层和刻蚀阻挡层的制备；第二部分为采用石墨烯材质的源电极、漏电极和像素电极的制备。
图3-图6示出了第一部分制备过程中每个过程所形成基板的结构示意图，具体包括以下过程。
首先，在基板100上每个像素区域制备栅极1和公共电极2。
具体地，在基板100上沉积一层金属薄膜，通过构图工艺，形成栅极1和公共电极2，如图3、4所示。本实施例中所述的构图工艺可以为光刻、网络印刷和打印等常规构图工艺，后续不再详细描述。该金属薄膜可以为Mo、或Al、或Cu、或AlNd，或上述四种金属的合金，即Mo合金、或Al合金、或Cu合金、或AlNd合金。
其次，在完成上述过程的基板100上制备栅极绝缘层3、有源层4和刻蚀阻挡层5。
具体地，在栅极1和公共电极2上连续形成栅极绝缘层3、半导体层和钝化层，通过构图工艺，在栅极1对应的栅极绝缘层3上形成有源层4和刻蚀阻挡层5，如图5、6所示。栅极绝缘层3和刻蚀阻挡层5的材质为SiNx、SiO2等，刻蚀阻挡层5起保护沟道的作用，防止在后续的刻蚀及其他工艺中对沟道造成损伤以及污染。有源层4的材质为A-Si、A-IGZO等。
本实施例中所述的形成工艺可以为沉积、涂覆等，后续不做详细描述。
图7-图9示出了第二部分制备过程中每个过程的结构示意图。该制备过程中，石墨烯材质的源电极6、漏电极7和像素电极8作为同一层级，覆盖在栅极绝缘层3、有源层4和刻蚀阻挡层5上方，为了描述方便，在图7-图9的标示中，将第一部分制备过程中所制得的阵列基板标记为衬底11，基于此来描述石墨烯的图案化过程。其中，根据制作工艺的不同，可以选择性的设置或者不设置刻蚀阻挡层5，优选的可以通过设置刻蚀阻挡层5，用于保护有源层4免受刻蚀影响。
首先，在衬底11上形成一层光刻胶21，并对其进行图案化，将源电极6、漏电极7和像素电极8图案对应位置处的光刻胶21去除。
具体地，使用相应的掩膜版，通过紫外光刻或电子束刻蚀等工艺图案化光刻胶21，其中需要形成石墨烯图案的源电极6、漏电极7和像素电极8对应区域的光刻胶21经曝光、显影工艺被去除，如图7所示。
其次，将氧化石墨烯溶液连续形成在衬底11表面，使氧化石墨烯溶液连续覆盖在光刻胶21和光刻胶21图案之间的衬底11上，并将氧化石墨烯溶液烘干成膜。
具体地，采用旋涂、喷涂等方式将氧化石墨烯溶液涂布在衬底11上，在20℃-80℃温度下烘干成膜，在该温度下能到快速得到致密、性质稳定的氧化石墨烯膜。
接下来，对氧化石墨烯膜进行还原处理，得到石墨烯薄膜。
具体地，将形成了氧化石墨烯膜的衬底11放置于密闭容器中，将肼的水溶液加热到60℃-90℃，利用肼蒸汽熏蒸衬底11，持续时间为24h-48h，将氧化石墨烯膜还原得到石墨烯薄膜31，如图8所示。在该条件下对氧化石墨烯膜进行还原，能够实现在最佳的还原条件下获得石墨烯薄膜31。上述用于对氧化石墨烯膜进行还原处理的肼的水溶液也可以用氢碘酸或者氢溴酸溶液等其它卤化物代替。
最后，使用光刻胶剥离液(例如丙酮)除去剩余的光刻胶21及其上形成的石墨烯薄膜31，获得具有源电极6、漏电极7和像素电极8图案的石墨烯薄膜。
具体地，将完成上述过程的衬底11放置在光刻胶剥离液中浸泡2min-10min，除去光刻胶21及其上形成的石墨烯薄膜31，保留源电极6、漏电极7和像素电极8图案位置处对应的石墨烯薄膜31，即制得源电极6、漏电极7和像素电极8。
本实施例中，所使用的氧化石墨烯溶液可以通过市售获得。并且，光刻胶21的厚度设置为1μm-10μm，该厚度值大于还原后的石墨烯薄膜的厚度，能够保证光刻胶剥离液或丙酮将光刻胶21及其上形成的石墨烯薄膜31彻底清除掉。若光刻胶21厚度过大，会造成光刻胶的浪费，若光刻胶21厚度过小，还原后的石墨烯薄膜将图案化后的光刻胶21完全覆盖住，光刻胶剥离液或丙酮不能与光刻胶直接接触，就不能够将光刻胶21及其上形成的石墨烯薄膜31去除掉，实现不了本发明的目的。
另外，本实施例中的光刻胶21也可以采用亚克力材料，其效果与光刻胶基本相同。
实施例5
本实施例的阵列基板制备方法与实施例4的制备方法相似，其区别之处在于仅像素电极8由石墨烯形成，只需改变光刻胶图案化工艺中所使用的掩膜版的结构，即可实现石墨烯材质的像素电极8的制备。
实施例6
本实施例的阵列基板制备方法与实施例4的制备方法相似，其区别之处在于仅源电极6和漏电极7由石墨烯形成，只需改变光刻胶图案化工艺中所使用的掩膜版的结构，即可实现石墨烯材质的源电极6和漏电极7的制备。
实施例7
本实施例提供了一种显示装置，该显示装置包括实施例1或实施例2中的阵列基板，或者采用实施例3或实施例4中制备方法所制得的阵列基板。
本实施例中，显示装置可以为液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
由以上实施例可以看出，与现有技术中采用ITO作为像素电极相比，本发明中电极采用石墨烯薄膜，其化学稳定性高，不易发生离子扩散，并且对衬底无损伤，适用于多种衬底，例如柔性衬底等，可以大幅度降低成本，提高产品竞争力；同时，本发明所提供的阵列基板制备方法中，通过一次掩膜工艺同时形成阵列基板的源极、漏极和像素电极，从而达到减少工艺步骤的目的，提高产能；并且，采用氧化石墨烯溶液制备石墨烯薄膜，通过简单的在衬底上形成图案化的光刻胶或亚克力材料实现石墨烯薄膜的图案化，该图案化方法由于预先形成精确的图案化的光刻胶或亚克力材料，因此可以将石墨烯图案精确定位到器件衬底上；整个工艺操作简单，不需要昂贵的设备，从而降低设备投资成本，能够制备大面积石墨烯薄膜，可大规模使用。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (6)

1.一种阵列基板的制备方法，包括：在基板上形成薄膜晶体管和像素电极；其特征在于，所述薄膜晶体管中的漏电极与所述像素电极导电性连接，所述像素电极由石墨烯形成；
当所述像素电极由石墨烯形成时，其制备包括以下步骤：
S1：在需要制备像素电极的基板表面形成一层光刻胶，并对其进行图案化，将对应用于形成所述像素电极图案的区域的光刻胶去除；
S2：在完成步骤S1的基板表面上形成一层氧化石墨烯溶液，并将氧化石墨烯溶液烘干成膜；
S3：对所述氧化石墨烯膜进行还原处理，得到石墨烯薄膜；
S4：去除剩余的光刻胶以及其上形成的石墨烯薄膜，获得由石墨烯薄膜制成的所述像素电极。
2.一种阵列基板的制备方法，包括：在基板上形成薄膜晶体管和像素电极；其特征在于，所述薄膜晶体管中的漏电极与所述像素电极导电性连接，所述薄膜晶体管中的源电极和漏电极由石墨烯形成；
当所述源电极和漏电极由石墨烯形成时，其制备包括以下步骤：
S21：在需要制备源电极和漏电极的基板表面形成一层光刻胶，并对其进行图案化，将对应所述源电极和漏电极图案的光刻胶去除；
S22：在完成步骤S21的基板表面上形成一层氧化石墨烯溶液，并将氧化石墨烯溶液烘干成膜；
S23：对所述氧化石墨烯膜进行还原处理，得到石墨烯薄膜；
S24：去除剩余的光刻胶以及其上形成的石墨烯薄膜，获得由石墨烯薄膜制成的所述源电极和漏电极。
3.一种阵列基板的制备方法，包括：在基板上形成薄膜晶体管和像素电极；其特征在于，所述薄膜晶体管中的漏电极与所述像素电极导电性连接，所述像素电极、所述薄膜晶体管中的源电极和漏电极均由石墨烯形成；
当所述源电极、漏电极和像素电极均由石墨烯形成时，其制备包括以下步骤：
S31：在需要制备源电极、漏电极和像素电极的基板表面形成一层光刻胶，并对其进行图案化，将对应所述源电极、漏电极和像素电极图案的光刻胶去除；
S32：在完成步骤S31的基板表面上形成一层氧化石墨烯溶液，并将氧化石墨烯溶液烘干成膜；
S33：对所述氧化石墨烯膜进行还原处理，得到石墨烯薄膜；
S34：去除剩余的光刻胶以及其上形成的石墨烯薄膜，获得由石墨烯薄膜制成的所述源电极、漏电极和像素电极。
4.如权利要求1-3中任一项所述的阵列基板的制备方法，其特征在于，氧化石墨烯溶液在20℃-80℃温度下烘干成膜。
5.如权利要求1-3中任一项所述的阵列基板的制备方法，其特征在于，采用肼的水溶液对所述氧化石墨烯膜进行还原处理。
6.如权利要求5所述的阵列基板的制备方法，其特征在于，所述还原处理的具体过程为：在密闭容器内将所述肼的水溶液加热到60℃-90℃，利用肼蒸汽熏蒸氧化石墨烯膜24h-48h进行还原。
CN2012100485747A 2012-02-27 2012-02-27 阵列基板、阵列基板的制备方法及显示装置 Active CN102655146B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2012100485747A CN102655146B (zh) 2012-02-27 2012-02-27 阵列基板、阵列基板的制备方法及显示装置
US13/876,351 US20140070220A1 (en) 2012-02-27 2012-12-07 Array substrate, method for manufacturing the same and display device
PCT/CN2012/086229 WO2013127220A1 (zh) 2012-02-27 2012-12-07 阵列基板、阵列基板的制备方法及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100485747A CN102655146B (zh) 2012-02-27 2012-02-27 阵列基板、阵列基板的制备方法及显示装置

Publications (2)

Publication Number Publication Date
CN102655146A CN102655146A (zh) 2012-09-05
CN102655146B true CN102655146B (zh) 2013-06-12

Family

ID=46730744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100485747A Active CN102655146B (zh) 2012-02-27 2012-02-27 阵列基板、阵列基板的制备方法及显示装置

Country Status (3)

Country Link
US (1) US20140070220A1 (zh)
CN (1) CN102655146B (zh)
WO (1) WO2013127220A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655146B (zh) * 2012-02-27 2013-06-12 京东方科技集团股份有限公司 阵列基板、阵列基板的制备方法及显示装置
CN104332390B (zh) * 2014-08-28 2017-07-28 京东方科技集团股份有限公司 一种图案化石墨烯制作方法、阵列基板以及显示装置
WO2016055805A1 (en) * 2014-10-09 2016-04-14 Cambridge Enterprise Limited Liquid crystal device
CN105070658B (zh) * 2015-08-19 2017-11-07 京东方科技集团股份有限公司 石墨烯图案及其形成方法、显示基板制备方法及显示装置
CN105304495A (zh) * 2015-09-21 2016-02-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN105261654B (zh) * 2015-11-05 2018-12-28 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板
CN105576123B (zh) * 2016-01-08 2018-07-20 中国计量学院 全石墨烯族柔性有机场效应管及其制造方法
CN107369896A (zh) * 2017-02-17 2017-11-21 全普光电科技(上海)有限公司 天线结构及其制备方法、超薄手机及其制备方法
CN107024806A (zh) * 2017-04-20 2017-08-08 深圳市华星光电技术有限公司 显示基板的制作方法、显示基板及液晶显示面板
CN107104078A (zh) * 2017-06-06 2017-08-29 深圳市华星光电技术有限公司 石墨烯电极及其图案化制备方法，阵列基板
CN107652624B (zh) * 2017-10-17 2020-05-12 中南大学 一种三维多孔石墨烯/蜜胺泡沫复合电磁屏蔽材料及其制备方法
CN108319069A (zh) * 2018-03-30 2018-07-24 惠州市华星光电技术有限公司 镜面显示装置
CN114326232A (zh) * 2021-12-30 2022-04-12 广州华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示面板和显示装置
CN115000085A (zh) * 2022-05-24 2022-09-02 福建华佳彩有限公司 一种避免igzo与像素电极相互蚀刻的tft基板及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110252A (en) * 1976-12-06 1978-08-29 Phillips Petroleum Company Catalytically active AlCl3 -graphite intercalate
JP2001526639A (ja) * 1997-04-02 2001-12-18 アマーシャム・ファルマシア・バイオテック・ユーケイ・リミテッド 三環式塩基類似体
KR101213946B1 (ko) * 2005-12-28 2012-12-18 엘지디스플레이 주식회사 박막트랜지스터 및 그제조방법 및 이를 구비한액정표시장치 및 그제조방법
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
JP4669957B2 (ja) * 2007-03-02 2011-04-13 日本電気株式会社 グラフェンを用いる半導体装置及びその製造方法
JP4737474B2 (ja) * 2007-09-07 2011-08-03 日本電気株式会社 半導体素子
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
GB0802912D0 (en) * 2008-02-15 2008-03-26 Carben Semicon Ltd Thin-film transistor, carbon-based layer and method of production thereof
CN101614917B (zh) * 2008-06-25 2011-04-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
WO2010074918A1 (en) * 2008-12-23 2010-07-01 The Trustees Of The University Of Pennsylvania High yield preparation of macroscopic graphene oxide membranes
US8164089B2 (en) * 2009-10-08 2012-04-24 Xerox Corporation Electronic device
KR20120047541A (ko) * 2010-11-04 2012-05-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN102153075B (zh) * 2011-03-22 2013-06-19 桂林理工大学 超声辅助Hummers法合成氧化石墨烯的方法
KR20130006999A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
CN102629579B (zh) * 2011-09-29 2014-04-16 京东方科技集团股份有限公司 一种柔性tft阵列基板及其制造方法和显示装置
CN102629577B (zh) * 2011-09-29 2013-11-13 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN102629578B (zh) * 2011-09-29 2014-05-07 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN102651339B (zh) * 2011-09-29 2014-11-05 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN102709236A (zh) * 2011-12-15 2012-10-03 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN102655146B (zh) * 2012-02-27 2013-06-12 京东方科技集团股份有限公司 阵列基板、阵列基板的制备方法及显示装置

Also Published As

Publication number Publication date
CN102655146A (zh) 2012-09-05
WO2013127220A1 (zh) 2013-09-06
US20140070220A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
CN102655146B (zh) 阵列基板、阵列基板的制备方法及显示装置
CN107424957B (zh) 柔性tft基板的制作方法
CN102629579B (zh) 一种柔性tft阵列基板及其制造方法和显示装置
CN104253159B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN106129122B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN104538352A (zh) 阵列基板及其制造方法、显示装置
CN103715096A (zh) 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN102637636A (zh) 有机薄膜晶体管阵列基板及其制作方法和显示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN106935658A (zh) 一种薄膜晶体管及其制备方法、阵列基板
EP3333900B1 (en) Manufacturing method for thin film transistor
CN102651322A (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示器件
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
CN109742151A (zh) 薄膜晶体管及其制作方法、阵列基板和显示面板
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
CN106328592A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN102629578B (zh) 一种tft阵列基板及其制造方法和显示装置
CN102508385A (zh) 像素结构、阵列基板及其制作方法
CN107204377A (zh) 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板
CN106920753A (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
CN105629598A (zh) Ffs模式的阵列基板及制作方法
CN108962919A (zh) 阵列基板及其制作方法、显示面板
CN105047675B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN105633100B (zh) 薄膜晶体管阵列面板及其制作方法
CN104485363A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant