CN110676266B - Tft基板及其制备方法、显示装置 - Google Patents

Tft基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN110676266B
CN110676266B CN201910912284.4A CN201910912284A CN110676266B CN 110676266 B CN110676266 B CN 110676266B CN 201910912284 A CN201910912284 A CN 201910912284A CN 110676266 B CN110676266 B CN 110676266B
Authority
CN
China
Prior art keywords
metal layer
layer
etching
metal
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910912284.4A
Other languages
English (en)
Other versions
CN110676266A (zh
Inventor
章仟益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN201910912284.4A priority Critical patent/CN110676266B/zh
Publication of CN110676266A publication Critical patent/CN110676266A/zh
Application granted granted Critical
Publication of CN110676266B publication Critical patent/CN110676266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种TFT基板及其制备方法、显示装置,其可以使得背沟道蚀刻‑氧化铟镓锌型TFT基板中的铜膜层的线宽更细,从而能够应用于解析度更高的布线,同时通过NF3和O2刻蚀气体对作为沟道底层的钼膜层进行干刻蚀,以防止氧化铟镓锌膜层受到损伤。

Description

TFT基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域,尤其涉及一种TFT基板及其制备方法、显示装置。
背景技术
液晶显示装置(Liquid Crystal Display,LCD)具有机身薄、省电、无辐射等众多优点,得到了广泛的应用,如:移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等。
有机发光二极管(Organic Light-Emitting Diode,OLED)显示器,也称为有机电致发光显示器,是一种新兴的平板显示装置,由于其具有制备工艺简单、成本低、功耗低、发光亮度高、工作温度适应范围广、体积轻薄、响应速度快,而且易于实现彩色显示和大屏幕显示、易于实现和集成电路驱动器相匹配、易于实现柔性显示等优点,因而具有广阔的应用前景。
OLED按照驱动方式可以分为无源矩阵型OLED(Passive Matrix OLED,PMOLED)和有源矩阵型OLED(Active Matrix OLED,AMOLED)两大类,即直接寻址和薄膜晶体管矩阵寻址两类。其中,AMOLED具有呈阵列式排布的像素,属于主动显示类型,发光效能高,通常用作高清晰度的大尺寸显示装置。
薄膜晶体管(Thin Film Transistor,简称TFT)是目前液晶显示装置和有源矩阵型OLED显示装置中的主要驱动元件,直接关系到高性能平板显示装置的发展方向。薄膜晶体管具有多种结构,制备相应结构的薄膜晶体管的材料也具有多种,非晶硅(a-Si)材料是比较常见的一种。
随着液晶显示装置和OLED显示装置向着大尺寸和高分辨率的方向发展,传统的a-Si仅有1cm2/(Vs)左右的迁移率已经无法满足要求,以铟镓锌氧化物(IGZO)为代表的金属氧化物材料具备超过10cm2/(Vs)以上的迁移率,而且相应薄膜晶体管的制备与现有的a-Si为半导体驱动的产线的兼容性好,近年来迅速成为显示领域研发的重点。
氧化铟镓锌(indium gallium zinc oxide,即IGZO)作为半导体有源层的TFT一般采用刻蚀阻挡(ESL)结构,由于有刻蚀阻挡层(Etch Stop Layer)存在,源漏极(Source/Drain)的蚀刻过程中,刻蚀阻挡层可以有效的保护IGZO不受到影响,保证TFT具有优异的半导体特性。但是ESL结构的IGZO TFT的制备过程较为复杂,需要经过6次黄光工艺,不利于降低成本,因此业界普遍追求黄光工艺更少的背沟道蚀刻(BCE)结构的IGZO TFT的开发。无论是ESL结构的TFT还是BCE结构的TFT,源漏极金属上均覆盖有钝化层(PV)。
目前,在薄膜晶体管阵列基板的制备过程中,源漏极金属大多采用铜/钼Cu/Mo膜层或铜/钼钛Cu/MoTi膜层,该结构中因考虑钼Mo残留或者铜酸不同型号等问题会导致铜膜层刻蚀较快,线宽偏差(CD bias)一般超过1.5um,满足不了线宽较细的铜膜层刻蚀;同时也容易出现铜/钼Cu/Mo侧蚀;形成的侧壁(sidewall)不平缓导致钝化层或者栅极绝缘层刺穿等问题。
另外,有关研究人员发现,镍Ni可作为一种新型的阻挡层材料,不仅刻蚀阻挡效果较佳,接触电阻等特性与Mo或者MoTi相当,且在刻蚀过程中因电化学反应可抑制铜Cu的刻蚀速率,加快钼Mo的刻蚀速率,防止出现铜/钼Cu/Mo侧蚀或者钼残留等问题;且镍Ni活泼型强,可通过H2O2系铜酸刻蚀。
发明内容
本发明的目的在于,提供一种TFT基板及其制备方法、显示装置,其可以使得背沟道蚀刻-氧化铟镓锌型TFT基板中的铜膜层的线宽更细,从而能够应用于解析度更高的布线,同时通过NF3和O2刻蚀气体对作为沟道底层的钼Mo膜层进行干刻蚀,以防止氧化铟镓锌膜层受到损伤。
根据本发明的一方面,本发明提供了一种TFT基板,所述TFT基板包括:一衬底基板;一栅极,设于所述衬底基板;一栅极绝缘层,覆盖于所述栅极;一有源层,设于所述栅极绝缘层;源极和漏极,设于所述有源层上;以及一钝化层,所述钝化层设置在所述有源层、所述源极、所述漏极和所述栅极绝缘层上;所述源极和所述漏极包括依次层叠设置的:一第一金属层,设于所述有源层上;一第二金属层,设于所述第一金属层上;一第三金属层,设于所述第二金属层上;所述第二金属层为镍或镍合金制成,所述第三金属层为铜材料制成。
在本发明的一实施例中,所述有源层的材料包括氧化铟镓锌。
在本发明的一实施例中,所述钝化层的材料包括氧化硅。
根据本发明的另一方面,本发明提供一种TFT基板的制备方法,所述方法包括如下步骤:在一衬底基板上沉积金属材料;图形化所述金属材料以形成栅极;在所述衬底基板上形成一栅极绝缘层,以覆盖图形化的栅极;在所述栅极绝缘层上形成一有源层,且位于所述栅极的上方;在所述栅极绝缘层上依次层叠形成一第一金属层、一第二金属层和一第三金属层,其中所述第二金属层为镍或镍合金制成,所述第三金属层为铜材料制成;以及通过涂胶、曝光和刻蚀方式对第一金属层、第二金属层、第三金属层和有源层进行图形化处理,以形成图形化的源极、漏极和有源层。
在本发明的一实施例中,在形成图形化的源极、漏极和有源层步骤之后,进一步包括:在图形化的源极、漏极、有源层和栅极绝缘层上形成一钝化层。
在本发明的一实施例中,在所述栅极绝缘层上形成一有源层的步骤中,采用N2和O2进行烘烤,烘烤的时间为60~150分钟,温度为200~400度。
在本发明的一实施例中,在所述栅极绝缘层上依次层叠形成一第一金属层、一第二金属层和一第三金属层的步骤中,所述第二金属层和第一金属层的厚度之和为10~50纳米。
在本发明的一实施例中,在通过涂胶、曝光和刻蚀方式对第一金属层、第二金属层、第三金属层和有源层进行图形化处理的步骤中,采用铜酸对所述第一金属层、第二金属层、第三金属层进行刻蚀,采用草酸对所述有源层进行刻蚀。
在本发明的一实施例中,在通过刻蚀方式对第一金属层进行图形化处理的步骤中,对位于源漏极间隔区中的部分第一金属层采用刻蚀气体进行干法刻蚀,所述刻蚀气体为NF3和O2的混合气体。
根据本发明的另一方面,提供一种显示装置,所述显示装置包括上述TFT基板。
本发明的优点在于,本发明所述TFT基板及其制备方法可以使得背沟道蚀刻-氧化铟镓锌型TFT基板中的铜膜层的线宽更细,满足金属膜层规格尺寸更小的器件需求,从而能够应用于解析度更高的布线,同时通过NF3和O2刻蚀气体对作为沟道底层的钼Mo膜层进行干刻蚀,以防止氧化铟镓锌表面沟道受到损伤。同时,湿刻蚀可以形成较好的刻蚀坡度角,防止侧蚀的产生。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明的一实施例中的TFT基板的结构示意图。
图2是本发明的一实施例中的TFT基板的制备方法的步骤流程图。
图3A至图3J是本发明所述实施例中的TFT背板的制备工艺的流程图。
图4是本发明的一实施例中的显示装置的示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的说明书和权利要求书以及上述附图中的术语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应当理解,这样描述的对象在适当情况下可以互换。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含。
在本专利文档中,下文论述的附图以及用来描述本发明公开的原理的各实施例仅用于说明,而不应解释为限制本发明公开的范围。所属领域的技术人员将理解,本发明的原理可在任何适当布置的系统中实施。将详细说明示例性实施方式,在附图中示出了这些实施方式的实例。此外,将参考附图详细描述根据示例性实施例的终端。附图中的相同附图标号指代相同的元件。
本发明说明书中使用的术语仅用来描述特定实施方式,而并不意图显示本发明的概念。除非上下文中有明确不同的意义,否则,以单数形式使用的表达涵盖复数形式的表达。在本发明说明书中,应理解,诸如“包括”、“具有”以及“含有”等术语意图说明存在本发明说明书中揭示的特征、数字、步骤、动作或其组合的可能性,而并不意图排除可存在或可添加一个或多个其他特征、数字、步骤、动作或其组合的可能性。附图中的相同参考标号指代相同部分。
本发明提供了一种TFT基板。所述TFT基板包括:一衬底基板;一栅极,设于所述衬底基板;一栅极绝缘层,覆盖于所述栅极;一有源层,设于所述栅极绝缘层;源极和漏极,设于所述有源层上;以及一钝化层,所述钝化层设置在所述有源层、所述源极、所述漏极和所述栅极绝缘层上。所述源极和所述漏极包括依次层叠设置的:一第一金属层,设于所述有源层上;一第二金属层,设于所述第一金属层上;一第三金属层,设于所述第二金属层上。所述第二金属层为镍或镍合金制成,所述第三金属层为铜材料制成。
以下将通过一实施例来详细说明本发明的TFT基板。
参阅图1至图3J,本发明的一实施例中的TFT基板的示意图。在本实施例中,所述TFT基板包括:一衬底基板10、一栅极20、一栅极绝缘层30、一有源层40、源极51和漏极52以及一钝化层60。
其中,所述栅极20设置在所述衬底基板10上。所述栅极20可以通过物理气相沉积(Physical Vapor Deposition,即PVD)方式沉积而形成。所述栅极20可以使用铝、钛、铝/钼、铜/钛、铜/镍/钼材料。优选的,所述栅极20可以包括铜/镍/钼的叠层结构。
所述栅极绝缘层30设置在所述衬底基板10和栅极20上。所述栅极绝缘层30和下文所述的有源层40是通过化学气相沉积(Chemical Vapor Deposition,即CVD)而形成的。所述栅极绝缘层30可以使用氮化硅、氧化硅材料制成。
所述有源层40设置在所述栅极绝缘层30上。所述有源层40的材料包括氧化铟镓锌(IGZO)。所述有源层40形成图案后,需要进行烘烤处理,烘烤气体为N2、O2等气体,时间为60至150分钟,温度为200至400度。
所述源极51和所述漏极52设置在所述有源层40上且彼此间隔设置。所述源极51和所述漏极52由金属层经图案化后形成。所述金属层70包括:一第一金属层41,所述第一金属层41设置在所述有源层40上;一第二金属层42,所述第二金属层42设置在所述第一金属层41上;一第三金属层43,所述第三金属层43设置在所述第二金属层42上。在本实施例中,所述第一金属层41的材料可以为钼,但不限于钼,也可以为钼钛、钛等;所述第二金属层42可以为镍或镍合金;所述第三金属层43可以为铜。所述第一金属层41和所述第二金属层42可以作为刻蚀阻挡层,所述第三金属层43作为金属膜层,三者形成叠层结构。所述第一金属层41和所述第二金属层42的厚度为10~50纳米。
在上述实施例中,镍Ni作为一种新型的阻挡层材料,不仅具有刻蚀阻挡效果较佳的特点,接触电阻等特性与钼Mo或者钼钛MoTi相当,而且在刻蚀过程中因电化学反应可抑制铜Cu的刻蚀速率,加快钼Mo的刻蚀速率,从而防止出现铜/钼Cu/Mo侧蚀或者钼残留等问题;且镍Ni活泼型强,可通过H2O2系铜酸刻蚀,因此,有效地解决现有技术中所存在的问题。
所述钝化层60设置在所述有源层40、所述源极51、所述漏极和所述栅极绝缘层30上。所述钝化层60的材料包括氧化硅。
另外,本发明一种TFT基板的制备方法,其包括如下步骤:在一衬底基板上沉积金属材料;图形化所述金属材料以形成栅极;在所述衬底基板上形成一栅极绝缘层,以覆盖图形化的栅极;在所述栅极绝缘层上形成一有源层,且位于所述栅极的上方;在所述栅极绝缘层上依次层叠形成一第一金属层、一第二金属层和一第三金属层,其中所述第一金属层为金属材料制成,所述第二金属层为镍或镍合金制成,所述第三金属层为铜材料制成;以及通过涂胶、曝光和刻蚀方式对第一金属层、第二金属层、第三金属层和有源层进行图形化处理,以形成图形化的源极、漏极和有源层。
进一步,在形成图形化的源极、漏极和有源层步骤之后,进一步包括:在图形化的源极、漏极、有源层和栅极绝缘层上形成一钝化层。
以下将通过一实施例进一步详细说明TFT基板的制备方法。
参阅图2和图3A至图3J,图2是本发明的一实施例中的TFT基板的制备方法的步骤流程图。图3A至图3J是本发明所述实施例中的TFT背板的制备工艺的流程图。
在本实施例中,提供一种TFT基板的制备方法,所述方法包括如下步骤:
结合参阅图3A,步骤S210:提供衬底基板,在所述衬底基板上沉积金属材料并刻蚀形成栅极,在所述衬底基板极所述栅极上形成栅极绝缘层。
所述金属材料可以为铝、钛、铝/钼、铜/钛、铜/镍/钼材料。优选的,所述栅极20可以包括铜/镍/钼的叠层结构。所述栅极绝缘层30设置在所述衬底基板10和栅极20上。所述栅极绝缘层30和所述有源层40是通过化学气相沉积(PVD)而形成的。所述栅极绝缘层30可以使用氮化硅、氧化硅材料制成。
结合参阅图3B,步骤S220:在所述栅极绝缘层上沉积半导体材料并进行烘烤形成有源层。
所述有源层40的材料可以为氧化铟镓锌(IGZO)。
在步骤S220中,采用N2和O2进行烘烤,烘烤的时间为60~150分钟,温度为200~400度。
结合参阅图3C,步骤S230:在所述有源层上沉积金属材料,以形成金属层,所述金属层70包括设置在所述有源层上的第一金属层41、设置在所述第一金属层41上的第二金属层42和设置在所述第二金属层42上的第三金属层43。所述第一金属层41的材料可以例如为钼、钼钛、钛等,所述第二金属层42可以为镍或镍合金,所述第三金属层43可以为铜。
所述第一金属层41和所述第二金属层42可以作为刻蚀阻挡层,所述第三金属层43作为金属膜层,三者形成叠层结构。所述第一金属层41和所述第二金属层42的厚度之和为10~50纳米。镍(Ni)作为一种新型的阻挡层材料,不仅具有刻蚀阻挡效果较佳的特点,接触电阻等特性与钼(Mo)或者钼钛(MoTi)相当,而且在刻蚀过程中因电化学反应可抑制铜(Cu)的刻蚀速率,加快钼(Mo)的刻蚀速率,从而防止出现铜/钼(Cu/Mo)侧蚀或者钼残留等问题;且Ni活泼型强,可通过H2O2系铜酸刻蚀,因此,有效地解决现有技术中所存在的问题。
结合参阅图3D,步骤S240:在作为源漏极层的金属层70上定义出源漏极图案区71和设置在所述源漏极图案区71周围的非图案区72,其中所述源漏极图案区71包括源极预定图案区711、漏极预定图案区712及位于所述源极预定图案区711和所述漏极预定图案区712之间的源漏极间隔区713。进一步,在所述金属层70上形成一光阻层80,采用半色调掩模板对所述光阻层进行图形化处理,以去除所述光阻层80上对应于非图案区72的部分,使得所述光阻层80上对应于所述源漏极间隔区713的部分的厚度减薄。
当采用半色调掩模板对所述光阻层80进行图形化处理之后,露出沟道区域。需说明的是,所述沟道区域即指所述源漏极间隔区713所在的位置。因此,所述沟道区域的顶层为第三金属层,本实施例中为铜膜层。所述沟道区域的中层为第二金属层,本实施例中为镍膜层。所述沟道区域的底层为第一金属层,本实施例中为钼膜层。
结合参阅图3E,步骤S250:采用不同的蚀刻液对所述金属层70和所述有源层进行图形化,以去除所述非图案区。
在步骤S250中,采用铜酸对所述金属层70进行刻蚀,采用草酸对所述有源层进行刻蚀。
结合参阅图3F,步骤S260:对剩余的光阻层进行灰化处理,去除所述光阻层上对应于所述源漏极间隔区的部分,使得所述光阻层上对应于所述源极预定图案区和所述漏极预定图案区的部分的厚度减薄。
结合参阅图3G,步骤S270:通过蚀刻液对所述金属层70的源漏极间隔区进行蚀刻,以去除所述源漏极间隔区中对应的第三金属层43、第二金属层42和部分第一金属层41。
结合参阅图3H,步骤S280:通过蚀刻气体对所述源漏极间隔区中剩余的第一金属层41进行干法刻蚀。
在此步骤中,采用电感耦合等离子体干法刻蚀。由于钼刻蚀对氧化铟镓锌选择比非常高,因此所述刻蚀气体采用NF3和O2的混合气体。通过NF3和O2的混合气体对所述源漏极间隔区中剩余的第一金属层41进行干法刻蚀,降低了有源层表面沟道的损失;且在上述步骤S270中采用湿刻蚀法可以形成较好的刻蚀坡度角(taper),防止侧蚀的产生,即有效地避免现有技术中所存在的问题。
结合参阅图3I,步骤S290:剥离剩余的光阻层,以获得间隔设置的源极51和漏极52。
结合参阅图3J,步骤S2100:在所述源极、所述漏极、所述有源层和所述栅极绝缘层上形成钝化层60。
所述钝化层60的材料包括氧化硅。
另外,上述步骤S210至步骤S2100的实施,可以作为非晶硅/氧化铟镓锌a-Si/IGZO产品中的金属膜层的应用。且,上述方法不局限于优选的4mask背沟道蚀刻-氧化铟镓锌型(BCE-IGZO型)器件结构,也适用于其他的多次mask产品。
参阅图4,在本发明的一实施例中,本发明提供一种显示装置200,所述显示装置200包括上述TFT基板100。所述TFT基板100的具体结构如上文所述,在此不再赘述。
本发明所述TFT基板及其制备方法可以使得特别如背沟道蚀刻-氧化铟镓锌型TFT基板中的铜膜层的线宽更细,满足金属膜层规格尺寸更小的器件需求,从而能够应用于解析度更高的布线,同时通过NF3和O2刻蚀气体对沟道底层Mo进行干刻蚀,以防止有源层表面沟道受到损伤。同时,湿刻蚀可以形成较好的刻蚀坡度角,防止侧蚀的产生。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种TFT基板的制备方法,其特征在于,包括如下步骤:
在一衬底基板上沉积金属材料;
图形化所述金属材料以形成栅极;
在所述衬底基板上形成一栅极绝缘层,以覆盖图形化的栅极;
在所述栅极绝缘层上形成一有源层,且位于所述栅极的上方,所述有源层的材料包括氧化铟镓锌;在所述栅极绝缘层上形成一有源层的步骤中,采用N2和O2进行烘烤,烘烤的时间为60~150分钟,温度为200~400度;
在所述栅极绝缘层上依次层叠形成一第一金属层、一第二金属层和一第三金属层,其中所述第二金属层为镍或镍合金制成,所述第三金属层为铜材料制成,所述第一金属层和所述第二金属层作为刻蚀阻挡层,所述第三金属层作为金属膜层,在通过涂胶、曝光和刻蚀方式对第一金属层、第二金属层、第三金属层和有源层进行图形化处理的步骤中,采用铜酸对所述第一金属层、第三金属层进行刻蚀,采用通过H2O2系铜酸对所述第二金属层进行刻蚀;以及
通过涂胶、曝光和刻蚀方式对第一金属层、第二金属层、第三金属层和有源层进行图形化处理,以形成图形化的源极、漏极和有源层;在通过刻蚀方式对第一金属层进行图形化处理的步骤中,对位于源漏极间隔区中的部分第一金属层采用刻蚀气体进行干法刻蚀,所述刻蚀气体为NF3和O2的混合气体。
2.根据权利要求1所述的TFT基板的制备方法,其特征在于,在形成图形化的源极、漏极和有源层步骤之后,进一步包括:在图形化的源极、漏极、有源层和栅极绝缘层上形成一钝化层。
3.根据权利要求1所述的TFT基板的制备方法,其特征在于,在所述栅极绝缘层上依次层叠形成一第一金属层、一第二金属层和一第三金属层的步骤中,所述第二金属层和第一金属层的厚度之和为10~50纳米。
4.根据权利要求1所述的TFT基板的制备方法,其特征在于,在通过涂胶、曝光和刻蚀方式对第一金属层、第二金属层、第三金属层和有源层进行图形化处理的步骤中,采用草酸对所述有源层进行刻蚀。
CN201910912284.4A 2019-09-25 2019-09-25 Tft基板及其制备方法、显示装置 Active CN110676266B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910912284.4A CN110676266B (zh) 2019-09-25 2019-09-25 Tft基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910912284.4A CN110676266B (zh) 2019-09-25 2019-09-25 Tft基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN110676266A CN110676266A (zh) 2020-01-10
CN110676266B true CN110676266B (zh) 2022-05-27

Family

ID=69078939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910912284.4A Active CN110676266B (zh) 2019-09-25 2019-09-25 Tft基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN110676266B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244034A (zh) * 2020-01-17 2020-06-05 Tcl华星光电技术有限公司 阵列基板及其制造方法
CN111487826A (zh) * 2020-05-12 2020-08-04 Tcl华星光电技术有限公司 显示面板及其制作方法、显示终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51135542A (en) * 1975-05-19 1976-11-24 Matsushita Electric Ind Co Ltd Semiconductor device
CN101419916A (zh) * 2007-10-24 2009-04-29 台湾薄膜电晶体液晶显示器产业协会 薄膜晶体管的制造方法
CN105762112A (zh) * 2016-04-28 2016-07-13 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51135542A (en) * 1975-05-19 1976-11-24 Matsushita Electric Ind Co Ltd Semiconductor device
CN101419916A (zh) * 2007-10-24 2009-04-29 台湾薄膜电晶体液晶显示器产业协会 薄膜晶体管的制造方法
CN105762112A (zh) * 2016-04-28 2016-07-13 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN110676266A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
CN107689345B (zh) Tft基板及其制作方法与oled面板及其制作方法
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
US11177293B2 (en) Array substrate and fabricating method thereof, and display device
US9391207B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
CN103378164B (zh) 阵列基板及其制造方法
US9812472B2 (en) Preparation method of oxide thin-film transistor
US9117915B2 (en) Thin film transistor, pixel structure and method for fabricating the same
WO2018006441A1 (zh) 薄膜晶体管、阵列基板及其制备方法
CN106098699B (zh) 一种阵列基板、其制作方法、显示面板及其制作方法
WO2016165187A1 (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
US20180182787A1 (en) Tft substrate manufacturing method
EP3703112A1 (en) Method for manufacturing oled backplane
US10121901B2 (en) Pixel structure with isolator and method for fabricating the same
CN104091810A (zh) 阵列基板及其制作方法、显示装置
TWI416736B (zh) 薄膜電晶體及其製造方法
WO2017219412A1 (zh) 顶栅型薄膜晶体管的制作方法
US20220020867A1 (en) Manufacturing method of display substrate, display substrate and display device
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
CN110676266B (zh) Tft基板及其制备方法、显示装置
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN109742153B (zh) 阵列基板、薄膜晶体管及其制造方法
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof
US11923380B2 (en) Display panel with LTPO TFT having top-gate oxide TFT and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant