CN111244034A - 阵列基板及其制造方法 - Google Patents

阵列基板及其制造方法 Download PDF

Info

Publication number
CN111244034A
CN111244034A CN202010050465.3A CN202010050465A CN111244034A CN 111244034 A CN111244034 A CN 111244034A CN 202010050465 A CN202010050465 A CN 202010050465A CN 111244034 A CN111244034 A CN 111244034A
Authority
CN
China
Prior art keywords
metal layer
layer
patterned
metal
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010050465.3A
Other languages
English (en)
Inventor
陈梦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202010050465.3A priority Critical patent/CN111244034A/zh
Priority to PCT/CN2020/075679 priority patent/WO2021142874A1/zh
Priority to US16/757,389 priority patent/US11552106B2/en
Publication of CN111244034A publication Critical patent/CN111244034A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Abstract

本申请提供一种阵列基板及其制造方法，阵列基板的图案化金属构件包括依次层叠设置于基板上的图案化第一金属层、图案化第二金属层以及图案化铜层，蚀刻液蚀刻第二金属层的速率小于蚀刻液蚀刻第一金属层的速率，图案化第二金属层和图案化第一金属层的结构，可以避免蚀刻第二金属层出现金属残留的问题的同时，可以避免图案化第二金属层被腐蚀而导致铜掏空问题，且图案化第一金属层与基板的附着力大于图案化铜层与基板的附着力，提高图案化金属构件在基板上的附着力的同时，且能阻挡铜扩散。

Description

阵列基板及其制造方法
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制造方法。
背景技术
在高世代液晶面板中，铜材料作为金属线因其阻抗低、抗电迁移能力强等优点使得代替传统的铝材料称为趋势。但铜金属与玻璃附着性差，易发生金属剥离，且铜金属易发生扩散，薄膜晶体管(Thin Film Transistor，TFT)器件性能产生恶化。通常会增加一层金属层来改善铜金属层的附着性及阻挡铜扩散，传统显示面板的制造工艺中，通常使用增加的金属层选择有钼/钛/钼钛合金等。在使用钼金属作为双金属层的工艺中，因铜/钼结构在金属图案化过程中易发生双金属腐蚀，在后续光阻剥离过程中会发生铜金属的腐蚀，形成铜掏空的现象，铜掏空的发生会形成金属尖端，在后续制造工艺中不同层别的金属易发生静电击穿现象，对产品良率造成极大影响。使用钼钛合金作为增加的金属层能明显改善铜金属腐蚀的现象，但由于钼钛合金中钛金属的存在，在金属的图案化制程中必须使用含氟元素的湿蚀刻液进行蚀刻，且蚀刻速率较低，易发生钼钛金属残留的问题。
因此，有必要提出一种技术方案提升铜层的附着性以及阻挡铜扩散的同时，避免增加一层金属层导致的铜腐蚀以及金属残留问题。
发明内容
本申请的目的在于提供一种阵列基板及其制造方法，以提高阵列基板上的铜的附着性并阻挡铜扩散的同时，避免增加一层金属层导致的铜腐蚀以及金属残留问题。
为实现上述目的，本申请提供一种阵列基板的制造方法，所述制造方法包括如下步骤：
于基板上形成整面的第一金属层；
于所述第一金属层远离所述基板的表面上形成整面的第二金属层；
于所述第二金属层远离所述第一金属层的表面上形成整面的铜层；
于所述铜层表面形成光阻层，所述光阻层经光罩曝光以及显影液显影后，剩余部分所述光阻层覆盖所述铜层的区域为保留区，显影液去除所述光阻层的区域为蚀刻区；
采用蚀刻液蚀刻所述蚀刻区的铜层、第二金属层以及第一金属层，去除剩余所述光阻层，得所述阵列基板的图案化金属构件；
其中，所述蚀刻液蚀刻所述第一金属层的蚀刻速率大于所述蚀刻液蚀刻所述第二金属层的蚀刻速率，所述第一金属层与所述基板的附着力大于所述铜层与所述基板的附着力。
在上述阵列基板的制造方法中，所述第一金属层的制备材料包括钼，所述第二金属层的制备材料包括钛以及钒中的至少一种。
在上述阵列基板的制造方法中，所述第一金属层为钼层，所述第二金属层为钼钛合金层。
在上述阵列基板的制造方法中，所述第一金属层和所述第二金属层的厚度之和大于或等于5纳米且小于或等于100纳米，所述蚀刻液中氟离子的含量大于0wt％且小于0.1wt％。
在上述阵列基板的制造方法中，所述第一金属层的厚度的取值范围为大于或等于5纳米且小于或等于100纳米，所述第二金属层的厚度的取值范围为大于或等于5纳米且小于或等于100纳米。
在上述阵列基板的制造方法中，所述图案化金属构件包括源漏电极以及数据线，和/或，所述图案化金属构件包括栅极以及扫描线。
一种阵列基板，所述阵列基板包括基板以及图案化金属构件，所述图案化金属构件包括依次层叠设置于所述基板上的图案化第一金属层、图案化第二金属层以及图案化铜层，
其中，所述图案化第一金属层与所述基板的附着力大于所述图案化铜层与所述基板的附着力，所述图案化金属构件是经过蚀刻液蚀刻依次层叠设置于所述基板上的第一金属层、第二金属层以及铜层得到，所述蚀刻液蚀刻所述第二金属层的蚀刻速率小于所述蚀刻液蚀刻所述第一金属层的蚀刻速率。
在上述阵列基板中，所述第一金属层为钼层，所述第二金属层为钼钛合金层。
在上述阵列基板中，所述第一金属层和所述第二金属层的厚度之和大于或等于5纳米且小于或等于100纳米。
在上述阵列基板中，所述图案化金属构件包括源漏电极以及数据线，和/或，所述图案化金属构件包括栅极以及扫描线。
有益效果：本申请提供一种阵列基板及其制造方法，阵列基板的图案化金属构件包括依次层叠设置于基板上的图案化第一金属层、图案化第二金属层以及图案化铜层，蚀刻液蚀刻第二金属层的速率小于蚀刻液蚀刻第一金属层的速率，图案化第二金属层和图案化第一金属层的结构，可以避免第二金属层出现金属残留的问题的同时，可以避免图案化第二金属层被腐蚀而导致铜掏空问题，且图案化第一金属层与基板的附着力大于图案化铜层与基板的附着力，提高图案化金属构件在基板上的附着力，且能阻挡铜扩散。
附图说明
图1为本申请实施例阵列基板的结构示意图；
图2为图1所示阵列基板中源漏电极的结构示意图；
图3为制造本申请实施例阵列基板的流程示意图；
图4A-4E为按图3所示流程制造阵列基板的过程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1以及图2，图1为本申请实施例阵列基板的结构示意图，图2为图1所示阵列基板中源漏电极的结构示意图。阵列基板100为薄膜晶体管阵列基板，阵列基板100可以用于液晶显示面板，也可以应用于有机发光二极管显示面板。阵列基板100包括基板10以及设置于基板10上多个阵列排布的薄膜晶体管11、数据线(未示出)以及扫描线(未示出)等。
薄膜晶体管可以为底栅型薄膜晶体管或顶栅型薄膜晶体管。在本实施例中，薄膜晶体管为顶栅型薄膜晶体管。薄膜晶体管包括有源层111、栅极112、源漏电极113、栅极绝缘层114以及层间绝缘层115，栅极绝缘层114形成于栅极112以及有源层111之间，层间绝缘层115形成于源漏电极113和栅极112之间，源漏电极113包括源电极1131以及漏电极1132，源电极1131和漏电极1132均通过层间绝缘层115和栅极绝缘层114上的过孔与有源层111接触。
在本实施例中，图案化金属构件包括同层设置的源漏电极113、数据线以及其他金属导线等。图案化金属构件是通过蚀刻液蚀刻依次层叠设置于基板10上的第一金属层、第二金属层以及铜层得到。其中，图案化第一金属层与基板10的附着力大于图案化铜层与基板10的附着力，提高图案化金属构件在基板10上的附着力的同时，能避免铜层中的铜扩散至有源层111中，避免铜扩散影响薄膜晶体管的电性能，蚀刻液蚀刻第二金属层的速率小于蚀刻液蚀刻第一金属层的蚀刻速率，以使得需要完全蚀刻掉第二金属层才能蚀刻第一金属层，避免第二金属层残留，且图案化第二金属层不会出现腐蚀，也避免图案化第二金属层腐蚀导致图案化铜层出现掏空问题。
以下结合源漏电极对图案化金属构件进行描述。图案化金属构件包括依次层叠设置于基板10上的图案化第一金属层11311、图案化第二金属层1312以及图案化铜层11313。
图案化第一金属层11311用于提高图案化金属构件在基板上的附着力以及阻挡铜扩散的同时，还用于避免第二金属层蚀刻出现残留的问题。第一金属层的制备材料包括钼。可以为钼；也可以为包括钼的二元合金，例如，钼铌合金、钼钽合金以及钼钨合金等；也可以为包括钼的三元合金，例如，钼铌钨合金等。图案化第一金属层11311的厚度的取值范围为大于或等于5纳米且小于或等于100纳米，图案化第一金属层11311的厚度太薄，一方面会导致对铜的扩散性阻挡较差，另一方面会导致图案化金属构件易剥离；图案化第一金属层11311太厚会增加蚀刻难度，降低阵列基板100的可量产性。图案化第一金属层11311的厚度为5纳米、10纳米以及50纳米。
图案化第二金属层11312用于改善形成图案化铜层过程中的铜腐蚀问题，由于蚀刻液蚀刻第二金属层的速率较蚀刻第一金属层的速率慢，图案化第二金属层更不容易出现腐蚀，而形成铜掏空的前提条件是要图案化第二金属层被腐蚀，故图案化第二金属层11312可以避免图案化铜层出现铜掏空问题。另外，由于蚀刻时，需要第二金属层蚀刻完全后才能蚀刻第一金属层，待去除的第二金属层不会出现残留，而蚀刻第一金属层的速率快，待去除的第一金属层也不会出现残留。图案化第二金属层11312的厚度的取值范围为大于5纳米且小于100纳米。例如图案化第二金属层11312的厚度为10纳米、30纳米或50纳米。第二金属层的制备材料包括钛以及钒中的至少一种。
因此，第一金属层、第二金属层以及铜层的叠层结构以蚀刻得到图案化金属构件时，可以提高图案化金属构件在基板上的附着力的同时，避免出现金属残留，避免出现铜掏空的问题，且提高阻挡铜的扩散性的能力，避免铜扩散至有源层而影响薄膜晶体管的电性能。
具体地，第一金属层为钼层，第二金属层为钼钛合金层，以提高图案化金属构件在基板上的附着力的同时，避免铜扩散至有源层中，且能避免形成图案化金属构件的过程中出现金属残留以及铜掏空的问题，降低静电击穿的风险。
进一步地，第一金属层和第二金属层的厚度之和大于或等于5纳米且小于或等于100纳米，例如第一金属层和第二金属层的厚度之和为8纳米、10纳米、20纳米或者50纳米，第一金属层和第二金属层的厚度之和小于或等于传统单层钼层或钼钛合金层的厚度，使得钼钛合金的厚度减小，可以使得蚀刻液中氟离子的含量减少，蚀刻液中氟离子的含量大于0wt％且小于0.1wt％，以避免含氟蚀刻液对基板(一般为玻璃)造成腐蚀，避免基板出现无法重工的问题。其中，钼钛合金层中，钼原子与钛原子的数目之比为1：1，此比例也可以根据需要调整。
进一步地，第一金属层和第二金属层的厚度之和大于或等于10纳米且小于或等于50纳米，蚀刻液中氟离子的含量大于0wt％且小于0.01wt％，以进一步地实现第一金属层、第二金属层以及铜层的图案化的同时，进一步地避免含氟蚀刻液对基板10造成腐蚀，特别是薄膜晶体管为底栅型薄膜晶体管且栅极直接形成于玻璃上时。
在本实施例中，图案化金属构件包括源漏电极以及数据线。在其他实施例中，图案化金属构件也可以包括栅极以及扫描线。
请参阅图3，其为制造本申请实施例阵列基板的流程示意图。阵列基板的制造方法包括如下步骤：
S101：于基板上形成整面的第一金属层。
如图4A所示，基板10设置有有源层111、覆盖有源层111和基板10的栅极绝缘层114、形成于栅极绝缘层114上且对应设置于有源层111正上方的栅极112、覆盖栅极112以及栅极绝缘层114的层间绝缘层115，层间绝缘层115和栅极绝缘层114有连通的过孔以使部分有源层111显露。采用溅射沉积于层间绝缘层115的表面及其过孔中形成第一金属层。第一金属层与基板10的附着力大于铜层与基板10的附着力，以提高待形成的图案化金属构件在基板10上的附着力。第一金属层的制备材料包括钼。第一金属层的厚度的取值范围为大于或等于5纳米且小于或等于100纳米。
S102:于第一金属层远离基板的表面上形成整面的第二金属层。
如图4B所示，采用溅射沉积工艺于第一金属层远离基板的表面上形成整面的第二金属层。第二金属层的制备材料包括钛以及钒中的至少一种。第二金属层的厚度的取值范围为大于或等于5纳米且小于或等于100纳米。
S103：于第二金属层远离第一金属层的表面上形成整面的铜层。
如图4C所示，采用溅射沉积工艺于第二金属层远离第一金属层的表面上形成整面的铜层。铜层使得待制得的图案化金属构件具有良好的导电性。
S104:于铜层表面形成光阻层116，光阻层116经光罩曝光以及显影液显影后，剩余部分光阻层116覆盖铜层的区域为保留区，显影液去除光阻层的区域为蚀刻区，如图4D所示。
S105:采用蚀刻液蚀刻蚀刻区的铜层、第二金属层以及第一金属层，去除剩余光阻层，得阵列基板的图案化金属构件。
此阶段为湿法蚀刻，蚀刻液为蚀刻酸。蚀刻液包括过氧化氢、铜离子螯合剂、氟离子以及水。蚀刻酸喷射至铜层上，以逐渐蚀刻铜层、第二金属层以及第一金属层，形成图案化金属构件，图案化金属构件包括源漏电极(1131，1132)以及数据线(未示出)，如图4E所示。蚀刻液蚀刻第一金属层的蚀刻速率大于蚀刻液蚀刻第二金属层的蚀刻速率，使得第一金属层可以完全蚀刻掉，不会出现残留，且需要完全蚀刻掉第二金属层，才能蚀刻第一金属层，使得第二金属层也不会出现蚀刻残留，由于第二金属层在蚀刻过程中更不容易出现腐蚀，而形成铜掏空的前提条件时图案化第二金属层被腐蚀，故图案化第二金属层可以避免图案化铜层出现铜掏空问题。
在本实施例中，第一金属层为钼层，第二金属层为钼钛合金层。由于蚀刻液对钼金属的蚀刻能力强于钼钛金属，发生钼钛残留的可能性降低；由于与铜金属层直接接触的是钼钛金属层，而铜/钼钛双金属腐蚀电位差异小，不会发生铜腐蚀的现象。
在本实施例中，第一金属层和第二金属层的厚度之和大于或等于5纳米且小于或等于100纳米，使得第一金属层和第二金属层的厚度与传统的单层钼钛合金层的厚度相同，钼钛合金层的厚度小于传统钼钛合金的厚度，可以减少蚀刻液中的氟离子的含量，蚀刻液中氟离子的含量大于0wt％且小于0.1wt％，进一步地，蚀刻液中氟离子的含量大于0wt％且小于0.01wt％，例如蚀刻液中的氟离子的含量为0.005wt％，以避免氟离子含量过高造成基板腐蚀的问题。
在本实施例中，图案化金属构件包括源漏电极(1131，1132)以及数据线(未示出)。在其他实施例中，图案化金属构件也可以包括栅极以及扫描线，栅极以及扫描线的制备方法与源漏电极以及数据线的制备方法相同，此处不作详述。
本实施例阵列基板的制造方法通过依次形成层叠设置的第一金属层、第二金属层以及铜层，蚀刻液蚀刻第二金属层的速率小于蚀刻液蚀刻第一金属层的速率，图案化第二金属层和图案化第一金属层的结构，可以避免第二金属层出现金属残留的问题的同时，可以避免图案化第二金属层被腐蚀而导致铜掏空问题，降低静电击穿的风险，且第一金属层与基板的附着力大于铜层与基板的附着力，提高图案化金属构件在基板上的附着力，且能阻挡铜扩散。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板的制造方法，其特征在于，所述制造方法包括如下步骤：
于基板上形成整面的第一金属层；
于所述第一金属层远离所述基板的表面上形成整面的第二金属层；
于所述第二金属层远离所述第一金属层的表面上形成整面的铜层；
于所述铜层表面形成光阻层，所述光阻层经光罩曝光以及显影液显影后，剩余部分所述光阻层覆盖所述铜层的区域为保留区，显影液去除所述光阻层的区域为蚀刻区；
采用蚀刻液蚀刻所述蚀刻区的铜层、第二金属层以及第一金属层，去除剩余所述光阻层，得所述阵列基板的图案化金属构件；
其中，所述蚀刻液蚀刻所述第一金属层的蚀刻速率大于所述蚀刻液蚀刻所述第二金属层的蚀刻速率，所述第一金属层与所述基板的附着力大于所述铜层与所述基板的附着力。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述第一金属层的制备材料包括钼，所述第二金属层的制备材料包括钛以及钒中的至少一种。
3.根据权利要求1或2所述的阵列基板的制造方法，其特征在于，所述第一金属层为钼层，所述第二金属层为钼钛合金层。
4.根据权利要求3所述的阵列基板的制造方法，其特征在于，所述第一金属层和所述第二金属层的厚度之和大于或等于5纳米且小于或等于100纳米，所述蚀刻液中氟离子的含量大于0wt％且小于0.1wt％。
5.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述第一金属层的厚度的取值范围为大于或等于5纳米且小于或等于100纳米，所述第二金属层的厚度的取值范围为大于或等于5纳米且小于或等于100纳米。
6.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述图案化金属构件包括源漏电极以及数据线，和/或，所述图案化金属构件包括栅极以及扫描线。
7.一种阵列基板，其特征在于，所述阵列基板包括基板以及图案化金属构件，所述图案化金属构件包括依次层叠设置于所述基板上的图案化第一金属层、图案化第二金属层以及图案化铜层，
其中，所述图案化第一金属层与所述基板的附着力大于所述图案化铜层与所述基板的附着力，所述图案化金属构件是经过蚀刻液蚀刻依次层叠设置于所述基板上的第一金属层、第二金属层以及铜层得到，所述蚀刻液蚀刻所述第二金属层的蚀刻速率小于所述蚀刻液蚀刻所述第一金属层的蚀刻速率。
8.根据权利要求7所述的阵列基板，其特征在于，所述第一金属层为钼层，所述第二金属层为钼钛合金层。
9.根据权利要求8所述的阵列基板，其特征在于，所述第一金属层和所述第二金属层的厚度之和大于或等于5纳米且小于或等于100纳米。
10.根据权利要求7所述的阵列基板，其特征在于，所述图案化金属构件包括源漏电极以及数据线，和/或，所述图案化金属构件包括栅极以及扫描线。
CN202010050465.3A 2020-01-17 2020-01-17 阵列基板及其制造方法 Pending CN111244034A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010050465.3A CN111244034A (zh) 2020-01-17 2020-01-17 阵列基板及其制造方法
PCT/CN2020/075679 WO2021142874A1 (zh) 2020-01-17 2020-02-18 阵列基板及其制造方法
US16/757,389 US11552106B2 (en) 2020-01-17 2020-02-18 Array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010050465.3A CN111244034A (zh) 2020-01-17 2020-01-17 阵列基板及其制造方法

Publications (1)

Publication Number Publication Date
CN111244034A true CN111244034A (zh) 2020-06-05

Family

ID=70864174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010050465.3A Pending CN111244034A (zh) 2020-01-17 2020-01-17 阵列基板及其制造方法

Country Status (3)

Country Link
US (1) US11552106B2 (zh)
CN (1) CN111244034A (zh)
WO (1) WO2021142874A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242413A (zh) * 2020-10-10 2021-01-19 武汉华星光电技术有限公司 灯板及显示装置
CN113031356A (zh) * 2021-02-26 2021-06-25 Tcl华星光电技术有限公司 一种显示面板及其制备方法
CN113064298A (zh) * 2021-03-01 2021-07-02 Tcl华星光电技术有限公司 显示面板及其制备方法
CN113629149A (zh) * 2021-07-27 2021-11-09 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
WO2023216306A1 (zh) * 2022-05-11 2023-11-16 深圳市华星光电半导体显示技术有限公司 显示面板及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766423A (ja) * 1993-08-31 1995-03-10 Toshiba Corp 液晶表示装置用アレイ基板
CN103531594A (zh) * 2013-10-30 2014-01-22 京东方科技集团股份有限公司 一种阵列基板和显示器件
CN106292094A (zh) * 2015-05-28 2017-01-04 鸿富锦精密工业（深圳）有限公司 电连接结构及其制作方法
CN106783876A (zh) * 2016-12-13 2017-05-31 深圳市华星光电技术有限公司 Coa基板的制作方法及coa基板
CN110676266A (zh) * 2019-09-25 2020-01-10 深圳市华星光电技术有限公司 Tft基板及其制备方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
CN100464396C (zh) * 2005-10-31 2009-02-25 中华映管股份有限公司 薄膜晶体管的制作方法
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI396893B (zh) 2009-10-22 2013-05-21 Univ Nat Chiao Tung 光電裝置
KR101934977B1 (ko) * 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN106229260A (zh) * 2016-08-31 2016-12-14 深圳市华星光电技术有限公司 一种薄膜晶体管及其制造方法
CN110459607B (zh) * 2019-08-08 2021-08-06 Tcl华星光电技术有限公司 薄膜晶体管阵列基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766423A (ja) * 1993-08-31 1995-03-10 Toshiba Corp 液晶表示装置用アレイ基板
CN103531594A (zh) * 2013-10-30 2014-01-22 京东方科技集团股份有限公司 一种阵列基板和显示器件
CN106292094A (zh) * 2015-05-28 2017-01-04 鸿富锦精密工业（深圳）有限公司 电连接结构及其制作方法
CN106783876A (zh) * 2016-12-13 2017-05-31 深圳市华星光电技术有限公司 Coa基板的制作方法及coa基板
CN110676266A (zh) * 2019-09-25 2020-01-10 深圳市华星光电技术有限公司 Tft基板及其制备方法、显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242413A (zh) * 2020-10-10 2021-01-19 武汉华星光电技术有限公司 灯板及显示装置
CN113031356A (zh) * 2021-02-26 2021-06-25 Tcl华星光电技术有限公司 一种显示面板及其制备方法
CN113031356B (zh) * 2021-02-26 2023-01-24 Tcl华星光电技术有限公司 一种显示面板及其制备方法
CN113064298A (zh) * 2021-03-01 2021-07-02 Tcl华星光电技术有限公司 显示面板及其制备方法
CN113629149A (zh) * 2021-07-27 2021-11-09 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
WO2023216306A1 (zh) * 2022-05-11 2023-11-16 深圳市华星光电半导体显示技术有限公司 显示面板及电子设备

Also Published As

Publication number Publication date
US11552106B2 (en) 2023-01-10
WO2021142874A1 (zh) 2021-07-22
US20210408053A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
CN111244034A (zh) 阵列基板及其制造方法
KR101199533B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
US7649581B2 (en) Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same
JP4644417B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US7696088B2 (en) Manufacturing methods of metal wire, electrode and TFT array substrate
WO2017185838A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
KR20080037296A (ko) 박막 트랜지스터 기판 및 그 제조방법
JP2007134691A (ja) 配線、これを含む薄膜トランジスタ基板、及びその製造方法
TW200810129A (en) Active matrix TFT array substrate and method of manufacturing the same
US20210408178A1 (en) Display panel and manufacturing method thereof
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
JP2008536295A (ja) 銀被覆電極を有するｌｃｄ装置
CN111584509B (zh) 显示面板及其制备方法、显示装置
JP2010157740A (ja) Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法
JP2000235190A (ja) 液晶ディスプレイパネル及びその製造方法
CN101771072A (zh) 主动元件阵列基板及其制作方法
TWI471948B (zh) 氧化物薄膜電晶體製程方法
WO2022027741A1 (zh) 阵列基板、其制备方法以及显示面板
CN107275343B (zh) 底栅型tft基板的制作方法
JP2019536284A (ja) アレイ基板及びアレイ基板の製造方法
KR101594471B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
WO2021082089A1 (zh) 阵列基板的制备方法及阵列基板
CN110211874B (zh) 薄膜晶体管的制备方法及薄膜晶体管
KR20080035045A (ko) 표시 기판의 제조 방법
US11411026B2 (en) Method for manufacturing array substrate and array substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200605