CN111584509B - 显示面板及其制备方法、显示装置 - Google Patents

显示面板及其制备方法、显示装置 Download PDF

Info

Publication number
CN111584509B
CN111584509B CN202010405428.XA CN202010405428A CN111584509B CN 111584509 B CN111584509 B CN 111584509B CN 202010405428 A CN202010405428 A CN 202010405428A CN 111584509 B CN111584509 B CN 111584509B
Authority
CN
China
Prior art keywords
insulating layer
gate insulating
layer
thickness
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010405428.XA
Other languages
English (en)
Other versions
CN111584509A (zh
Inventor
卓毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010405428.XA priority Critical patent/CN111584509B/zh
Publication of CN111584509A publication Critical patent/CN111584509A/zh
Application granted granted Critical
Publication of CN111584509B publication Critical patent/CN111584509B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种显示面板及其制备方法、显示装置，所述显示面板包括基板、有源层、栅极绝缘层以及金属层，其中，所述栅极绝缘层包括第一栅极绝缘层以及第二栅极绝缘层。所述显示面板的制备方法包括：提供一基板；在所述基板的上表面依次制备出有源层、栅极绝缘层以及金属层；其中，制备出栅极绝缘层以及金属层包括：刻蚀所述有源层上方的部分所述栅极绝缘层。本发明的技术效果在于，减小源漏极与遮光层之间的电容。

Description

显示面板及其制备方法、显示装置
技术领域
本发明涉及显示领域，特别涉及一种显示面板及其制备方法、显示装置。
背景技术
顶栅自对准结构(Top-gate Self-align)的Oxide TFT技术，通常都会先做一层遮光层金属，另外栅极和源漏极会通过两道Photo制程实现。为了缩短制程时间，降低成本，可以通过一道Photo制程制作栅极，源极，漏极电极(可称为GSD技术)，但是若采用这种技术源漏极与遮光层金属之间的栅极绝缘层厚度较小，薄膜晶体管器件以及金属层跨线区域的电容较大。
发明内容
本发明的目的在于，解决现有显示装置中薄膜晶体管以及金属层跨线区域的电容较大的技术问题。
为实现上述目的，本发明提供一种显示面板，包括：基板；有源层，设于所述基板上；栅极绝缘层，设于所述基板上且覆盖所述有源层；金属层，设于所述栅极绝缘层上，所述金属层包括栅极以及源漏极，所述源漏极连接至所述有源层，所述栅极位于所述有源层的上方；其中，所述栅极绝缘层包括：第一栅极绝缘层，设于所述栅极下方；以及第二栅极绝缘层，设于所述源漏极下方；所述第一栅极绝缘层的厚度小于所述第二栅极绝缘层的厚度。
进一步地，所述第一栅极绝缘层的厚度为1000埃米～3000埃米；所述第二栅极绝缘层的厚度为2000埃米～10000埃米。
为实现上述目的，本发明还提供一种显示面板的制备方法，包括以下步骤：提供一基板；形成有源层于所述基板上；形成栅极绝缘层于所述基板上且覆盖所述有源层；提供一掩膜板，将所述掩膜板置于所述栅极绝缘层上；对所述有源层所在区域的栅极绝缘层进行曝光，去除部分厚度的栅极绝缘层，并形成第一栅极绝缘层、第二栅极绝缘层以及贯穿所述栅极绝缘层的接触孔；形成一金属层于所述栅极绝缘层上以及所述接触孔中，并对所述金属层进行图案化处理，形成源漏极以及栅极，其中所述源漏极通过所述接触孔连接至所述有源层，所述栅极下方的第一栅极绝缘层的厚度小于所述源漏极下方的第二栅极绝缘层的厚度。
进一步地，所述掩膜板包括：第一部分，与所述有源层相对设置，所述第一部分为半透光区；第二部分，环绕所述第一部分，所述第二部分为遮蔽区；以及第三部分，设于所述第一部分与所述第二部分之间，所述第三部分为全透光区。
进一步地，所述第一部分的透光率为30％～50％。
进一步地，对所述有源层所在区域的栅极绝缘层进行曝光包括：在所述有源层以及所述基板的上表面制备出栅极绝缘层；在所述栅极绝缘层的上表面涂布一层光阻层；将所述掩膜板对准所述栅极绝缘层；曝光显影处理所述栅极绝缘层，获得第一栅极绝缘层、第二栅极绝缘层以及第三栅极绝缘层，所述第三栅极绝缘层位于所述第一栅极绝缘层以及所述第二栅极绝缘层之间；以及灰化处理所述第一栅极绝缘层上方的光阻层。
进一步地，所述显示面板的制备方法还包括：刻蚀处理所述第三栅极绝缘层，去除所述第三栅极绝缘层，形成接触孔。
进一步地，所述显示面板的制备方法还包括：等离子体轰击所述接触孔，导体化所述接触孔处的有源层。
进一步地，所述第一栅极绝缘层的厚度为1000埃米～3000埃米；所述第二栅极绝缘层的厚度为2000埃米～10000埃米。
为实现上述目的，本发明还提供一种显示装置，包括如前文所述的显示面板。
本发明的技术效果在于，在同时制备栅极以及源漏极的工序中，对栅极绝缘层进行多次刻蚀，使得栅极下方的第一栅极绝缘层的厚度小于源漏极下方的第二栅极绝缘层的厚度，保证栅极绝缘层的厚度的同时，减小源漏极与遮光层之间的电容，保证显示装置的显示效果。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为本发明实施例所述显示面板的结构图；
图2为本发明实施例所述显示面板的制备方法的流程图；
图3为本发明实施例所述放置掩膜板步骤的示意图；
图4为本发明实施例所述有源层所在区域的栅极绝缘层进行曝光的示意图；
图5为本发明实施例所述接触孔形成后的示意图。
部分组件标识如下：
1、基板；2、缓冲层；3、有源层；4、栅极绝缘层；5、金属层；6、钝化层；7、阳极层；
41、第一栅极绝缘层；42、第二栅极绝缘层；43、第三栅极绝缘层；
51、栅极；52、源漏极；
10、掩膜板；20、光阻层；30、接触孔；
11、第一部分；12、第二部分；13、第三部分。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本发明实施例提供一种显示装置，具体的包括如图1所示的显示面板，所述显示面板包括基板1、缓冲层2、有源层3、栅极绝缘层4、金属层5、钝化层6以及阳极层7。
基板1为硬质基板，一般为玻璃基板，起到支撑作用及衬底作用。
遮光层设于基板1的上表面，起到遮光作用，所述遮光层的厚度为500～2000埃米，所述遮光层的材质为遮光材料，所述遮光材料为金属，具体包括：钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的任一种，或者是合金。
缓冲层2设于基板1的上表面，且覆盖所述遮光层，缓冲层2起到缓冲的作用，缓冲层2的材质为无机材料，所述无机材料包括硅的氧化物或硅的氮化物，或是多层结构，缓冲层22的厚度为1000埃米～5000埃米。
有源层3设于缓冲层2的上表面，有源层3的材质为金属氧化物半导体材料，所述金属氧化物半导体材料包括铟镓锌氧化物(IGZO)、铟镓钛氧化物(IZTO)，铟镓锌钛氧化物(IGZTO)，有源层3的厚度为100埃米～1000埃米。有源层3设于所述遮光层的上方，即有源层3与所述遮光层相对设置，有源层3给显示面板提供电路支持。
栅极绝缘层4设于有源层3的上表面，栅极绝缘层4的材质为无机材料，所述无机材料包括硅的氧化物或硅的氮化物或是多层薄膜结构，栅极绝缘层4的厚度为2000埃米～10000埃米。栅极绝缘层4与有源层3相对设置，栅极绝缘层4起到绝缘的作用，防止显示面板内部的各线路之间短路。
栅极绝缘层4包括第一栅极绝缘层41以及第二栅极绝缘层42，第一栅极绝缘层41设于有源层3的上表面，第二栅极绝缘层42设于所述缓冲层的上表面，且环绕第一栅极绝缘层41。第一栅极绝缘层41的厚度小于第二栅极绝缘层42的厚度，具体地，第一栅极绝缘层41的厚度为1000埃米～3000埃米，第二栅极绝缘层42的厚度为2000埃米～10000埃米。
金属层5设于栅极绝缘层4的上表面，金属层5的材质为金属材料，所述金属材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等，或者是合金，或者是多层薄膜结构。金属层5的厚度为2000埃米～8000埃米，金属层5包括栅极51以及源漏极52，栅极51设于第一栅极绝缘层41的上表面，源漏极52设于第二栅极绝缘层42的上表面。
栅极51下方的第一栅极绝缘层41的厚度小于源漏极52下方的第二栅极绝缘层42的厚度，保证了源漏极52下方第二栅极绝缘层42的厚度，减小TFT器件以及金属跨线区的电容。
钝化层6设于金属层5以及栅极绝缘层4的上表面，钝化层6的材质为无机材料，所述无机材料包括硅的氧化物或硅的氮化物或是多层薄膜结构，起到绝缘作用及隔绝外界水氧的作用。钝化层6的厚度为1000埃米～5000埃米。在有源层3的上方设有贯穿栅极绝缘层4的接触孔20，接触孔30便于金属层5与有源层3之间的电性连接。
在钝化层6的上表面还可设有平坦层，在此不作详细赘述。
阳极层7设于钝化层6或是所述平坦层的上表面，且穿过钝化层6或是所述平坦层，电连接至源漏极52。
在阳极层7的上表面还可制备像素电极等相关电极层以及膜层，在此不作详细阐述。
本实施例所述显示装置的技术效果在于，栅极下方的第一栅极绝缘层的厚度小于源漏极下方的第二栅极绝缘层的厚度，保证栅极绝缘层的厚度的同时，减小源漏极与遮光层之间的电容，保证显示装置的显示效果。
如图2所示，本实施例还提供一种显示面板的制备方法，包括步骤S1～S7。
S1提供一基板，所述基板为硬质基板，一般为玻璃基板，起到支撑作用及衬底作用，清洗所述基板，以备用。
S2形成有源层于所述基板上，具体包括：在所述基板的上表面沉积一层遮光材料，所述遮光材料为金属，包括：钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等，或者是合金，通过蚀刻处理，蚀刻出图案，形成遮光层，所述遮光层的厚度为500埃米～2000埃米，所述遮光层起到遮光作用。
在所述遮光层及所述基板的上表面沉积一层无机材料，所述无机材料包括硅的氧化物或硅的氮化物，或是多层结构，形成缓冲层，所述缓冲层起到缓冲的作用，所述缓冲层的厚度为1000埃米～5000埃米。
在所述缓冲层的上表面沉积一层金属氧化物半导体材料，所述金属氧化物半导体材料包括铟镓锌氧化物(IGZO)、铟镓钛氧化物(IZTO)，铟镓锌钛氧化物(IGZTO)，图案化处理所述半导体材料，形成有源层，所述有源层的厚度为100埃米～1000埃米。所述有源层设于所述遮光层的上方，即所述有源层与所述遮光层相对设置，所述有源层用以给显示面板提供电路支持。
S3形成栅极绝缘层于所述基板上且覆盖所述有源层，具体地，在所述有源层的上表面沉积一层无机材料，所述无机材料包括硅的氧化物或硅的氮化物或是多层薄膜结构，所述栅极绝缘层的厚度为2000埃米～10000埃米，所述栅极绝缘层起到绝缘作用。
S4提供一掩膜板，将所述掩膜板置于所述栅极绝缘层上，具体地，参见图3，掩膜板10包括第一部分11、第二部分12以及第三部分13。第一部分11与有源层3相对设置，第一部分11为半透光区，透过率为30％～50％，用以蚀刻第一栅极绝缘层；第二部分12环绕第一部分11，第二部分12为遮蔽区，即其透光率为0，用以蚀刻第二栅极绝缘层；第三部分13设于第一部分11与第二部分12之间，第三部分13为全透光区，即其透过率为100％，用以蚀刻接触孔。
S5对所述有源层所在区域的栅极绝缘层进行曝光，具体地，在所述栅极绝缘层的上表面涂布一层光阻层20；将所述掩膜板对准所述栅极绝缘层，采用Half-Tone工艺，曝光显影处理所述栅极绝缘层，先蚀刻出一定厚度的栅极绝缘层，去除部分厚度的栅极绝缘层，蚀刻深度为1000埃米～3000埃米，获得第一栅极绝缘层41、第二栅极绝缘层42以及第三栅极绝缘层43，第三栅极绝缘层43位于第一栅极绝缘层41以及第二栅极绝缘层42之间；灰化处理第一栅极绝缘层41上方的光阻层(参见图4)，暴露出第一栅极绝缘层41。
刻蚀处理第三栅极绝缘层43，去除第三栅极绝缘层43，形成接触孔30(参见图5)，并完成栅极绝缘层的蚀刻，第一栅极绝缘层41的厚度小于第二栅极绝缘层42的厚度，具体地，第一栅极绝缘层41的厚度为1000埃米～3000埃米，第二栅极绝缘层42的厚度为2000埃米～10000埃米。
采用等离子体进行整面轰击，没有所述光阻层和所述栅极绝缘层保护的金属氧化物半导体材料，其处理以后电阻明显降低，形成N+导体层，即导体化接触孔30下方的有源层3。
S6形成一金属层于所述栅极绝缘层上以及所述接触孔中，具体地，在所述栅极绝缘层的上表面沉积一层金属材料，所述金属材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等，或者是合金，或者是多层薄膜结构，形成金属层，所述金属层的厚度为2000埃米～8000埃米。利用一道黄光，对所述金属层进行图案化处理，同时蚀刻出源漏极以及栅极，其中所述源漏极通过所述接触孔连接至所述有源层，所述栅极下方的第一栅极绝缘层的厚度小于所述源漏极下方的第二栅极绝缘层的厚度。
采用等离子体对所述有源层进行整面轰击，对于上方没有光阻或栅极绝缘层或金属层保护的金属氧化物半导体材料，其处理以后电阻明显降低，形成N+导体层，栅极下方的金属氧化物半导体材料没有被处理到，保持半导体特性，作为TFT沟道。
S7形成一钝化层于所述栅极绝缘层以及所述金属层上，具体地，在所述栅极层以及所述栅极绝缘层的上表面沉积一层无机材料，所述无机材料包括硅的氧化物或硅的氮化物或是多层薄膜结构，形成钝化层，所述钝化层的厚度为1000埃米～5000埃米，起到绝缘作用及隔绝外界水氧的作用。
后续还可进行平坦层的制备以及像素电极的制备等工序，在此不作详细赘述。
本实施例所述显示面板的制备方法的技术效果在于，在同时制备栅极以及源漏极的工序中，对栅极绝缘层进行多次刻蚀，使得栅极下方的第一栅极绝缘层的厚度小于源漏极下方的第二栅极绝缘层的厚度，保证栅极绝缘层的厚度的同时，减小源漏极与遮光层之间的电容，保证显示装置的显示效果。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本发明实施例所提供的一种显示面板及其制备方法、显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (9)

1.一种显示面板，其特征在于，包括：
基板；
有源层，设于所述基板上；
栅极绝缘层，设于所述基板上且覆盖所述有源层；
金属层，设于所述栅极绝缘层上，所述金属层包括栅极以及源漏极，所述源漏极连接至所述有源层，所述栅极位于所述有源层的上方；
其中，所述有源层的上方设有贯穿所述栅极绝缘层且已经过等离子体轰击的接触孔，所述接触孔处的所述有源层呈导体化；
所述栅极绝缘层包括：
第一栅极绝缘层，设于所述栅极下方；以及
第二栅极绝缘层，设于所述源漏极下方；
所述第一栅极绝缘层的厚度小于所述第二栅极绝缘层的厚度。
2.如权利要求1所述的显示面板，其特征在于，
所述第一栅极绝缘层的厚度为1000埃米～3000埃米；
所述第二栅极绝缘层的厚度为2000埃米～10000埃米。
3.一种显示面板的制备方法，其特征在于，包括以下步骤：
提供一基板；
形成有源层于所述基板上；
形成栅极绝缘层于所述基板上且覆盖所述有源层；
提供一掩膜板，将所述掩膜板置于所述栅极绝缘层上；
对所述有源层所在区域的栅极绝缘层进行曝光，去除部分厚度的栅极绝缘层，并形成第一栅极绝缘层、第二栅极绝缘层以及贯穿所述栅极绝缘层的接触孔；
等离子体轰击所述接触孔，导体化所述接触孔处的有源层；
形成一金属层于所述栅极绝缘层上以及所述接触孔中，并对所述金属层进行图案化处理，形成源漏极以及栅极，其中所述源漏极通过所述接触孔连接至所述有源层，所述栅极下方的第一栅极绝缘层的厚度小于所述源漏极下方的第二栅极绝缘层的厚度。
4.如权利要求3所述的显示面板的制备方法，其特征在于，
所述掩膜板包括：
第一部分，与所述有源层相对设置，所述第一部分为半透光区；
第二部分，环绕所述第一部分，所述第二部分为遮蔽区；以及
第三部分，设于所述第一部分与所述第二部分之间，所述第三部分为全透光区。
5.如权利要求4所述的显示面板的制备方法，其特征在于，
所述第一部分的透光率为30％～50％。
6.如权利要求3所述的显示面板的制备方法，其特征在于，对所述有源层所在区域的栅极绝缘层进行曝光包括：
在所述有源层以及所述基板的上表面制备出栅极绝缘层；
在所述栅极绝缘层的上表面涂布一层光阻层；
将所述掩膜板对准所述栅极绝缘层；
曝光显影处理所述栅极绝缘层，获得第一栅极绝缘层、第二栅极绝缘层以及第三栅极绝缘层，所述第三栅极绝缘层位于所述第一栅极绝缘层以及所述第二栅极绝缘层之间；以及
灰化处理所述第一栅极绝缘层上方的光阻层。
7.如权利要求6所述的显示面板的制备方法，其特征在于，还包括：
刻蚀处理所述第三栅极绝缘层，去除所述第三栅极绝缘层，形成接触孔。
8.如权利要求3所述的显示面板的制备方法，其特征在于，
所述第一栅极绝缘层的厚度为1000埃米～3000埃米；
所述第二栅极绝缘层的厚度为2000埃米～10000埃米。
9.一种显示装置，其特征在于，包括如权利要求1～2任一项所述的显示面板。
CN202010405428.XA 2020-05-14 2020-05-14 显示面板及其制备方法、显示装置 Active CN111584509B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010405428.XA CN111584509B (zh) 2020-05-14 2020-05-14 显示面板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010405428.XA CN111584509B (zh) 2020-05-14 2020-05-14 显示面板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN111584509A CN111584509A (zh) 2020-08-25
CN111584509B true CN111584509B (zh) 2023-03-31

Family

ID=72122864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010405428.XA Active CN111584509B (zh) 2020-05-14 2020-05-14 显示面板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN111584509B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420741B (zh) * 2020-11-05 2023-12-05 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
KR20230131327A (ko) * 2022-03-03 2023-09-13 삼성디스플레이 주식회사 트랜지스터 및 표시 장치
KR20240025121A (ko) * 2022-08-17 2024-02-27 삼성디스플레이 주식회사 표시 패널 및 표시 패널의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465788A (zh) * 2015-01-04 2015-03-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN105097675A (zh) * 2015-09-22 2015-11-25 深圳市华星光电技术有限公司 阵列基板及其制备方法
CN109638078A (zh) * 2018-11-09 2019-04-16 深圳市华星光电半导体显示技术有限公司 Tft的制备方法、tft、oled背板和显示装置
CN110854205A (zh) * 2019-11-28 2020-02-28 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示面板及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI515911B (zh) * 2012-06-07 2016-01-01 群創光電股份有限公司 薄膜電晶體基板及其製作方法以及顯示器
CN106981520B (zh) * 2017-04-12 2020-07-07 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465788A (zh) * 2015-01-04 2015-03-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN105097675A (zh) * 2015-09-22 2015-11-25 深圳市华星光电技术有限公司 阵列基板及其制备方法
CN109638078A (zh) * 2018-11-09 2019-04-16 深圳市华星光电半导体显示技术有限公司 Tft的制备方法、tft、oled背板和显示装置
CN110854205A (zh) * 2019-11-28 2020-02-28 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示面板及显示装置

Also Published As

Publication number Publication date
CN111584509A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN111584509B (zh) 显示面板及其制备方法、显示装置
KR101522481B1 (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
WO2017185838A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
KR101128333B1 (ko) 어레이 기판 및 이의 제조방법
WO2019007228A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
JP7331318B2 (ja) Ｏｌｅｄ表示基板、ｏｌｅｄ表示基板の製造方法及び表示装置
CN107994066B (zh) Tft、制作方法、阵列基板、显示面板及装置
TW200810129A (en) Active matrix TFT array substrate and method of manufacturing the same
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN111668242A (zh) Oled显示面板及其制备方法
CN115995470A (zh) 显示基板及其制造方法、显示装置
WO2022267554A1 (zh) 薄膜晶体管的制备方法及薄膜晶体管
WO2018205886A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN109712930B (zh) 显示基板及其制作方法、显示装置
CN112002763A (zh) 一种tft基板及其制造方法、显示面板
CN109742029A (zh) 薄膜晶体管及制备方法、阵列基板的制备方法及显示装置
US11239331B2 (en) Thin film transistor substrate and method of fabricating same
CN108538725B (zh) 薄膜晶体管及其制造方法
TWI352235B (en) Method for manufacturing pixel structure
CN112420741B (zh) 一种阵列基板及其制备方法、显示面板
CN111584423B (zh) 阵列基板及其制备方法和显示装置
CN112635534A (zh) 显示面板、显示装置和显示面板的制作方法
CN111710727A (zh) 一种阵列基板及其制备方法以及显示面板
WO2021097995A1 (zh) 一种阵列基板及其制备方法
WO2020147216A1 (zh) Tft阵列基板的制备方法及tft阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant