CN113629149A - 阵列基板及其制备方法 - Google Patents
阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN113629149A CN113629149A CN202110849120.9A CN202110849120A CN113629149A CN 113629149 A CN113629149 A CN 113629149A CN 202110849120 A CN202110849120 A CN 202110849120A CN 113629149 A CN113629149 A CN 113629149A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- substrate
- array substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 127
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 129
- 239000002184 metal Substances 0.000 claims abstract description 129
- 230000031700 light absorption Effects 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 305
- 238000002161 passivation Methods 0.000 claims description 46
- 239000010949 copper Substances 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000011159 matrix material Substances 0.000 claims description 13
- 239000011241 protective layer Substances 0.000 claims description 13
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 claims description 6
- AEOCOSISEQLPHY-UHFFFAOYSA-N 2,8-difluoro-5,11-bis(triethylsilylethynyl)anthradithiophene Chemical group C1=C2C(C#C[Si](CC)(CC)CC)=C(C=C3C(SC(F)=C3)=C3)C3=C(C#C[Si](CC)(CC)CC)C2=CC2=C1SC(F)=C2 AEOCOSISEQLPHY-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- -1 triethylsilylethynyl Chemical group 0.000 claims description 5
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- 229910000476 molybdenum oxide Inorganic materials 0.000 claims description 3
- OHZAHWOAMVVGEL-UHFFFAOYSA-N 2,2'-bithiophene Chemical compound C1=CSC(C=2SC=CC=2)=C1 OHZAHWOAMVVGEL-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 20
- 238000000034 method Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910004205 SiNX Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 7
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 6
- 239000002346 layers by function Substances 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229930192474 thiophene Natural products 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000004298 light response Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种阵列基板及其制备方法。阵列基板包括：基板。吸光层，所述吸光层设置于所述基板的一侧。第一金属层，所述第一金属层设置于所述吸光层远离所述基板的一侧，或所述第一金属层设置于所述基板远离所述吸光层的一侧。第二金属层，所述第二金属层设置于所述第一金属层远离所述基板的一侧。所述第二金属层包括栅极、源极、漏极和绑定部。所述绑定部与所述第一金属层连接。本申请提供的阵列基板，具有较高的光稳定性且制备工艺简单。
Description
技术领域
本申请涉及显示领域，尤其涉及一种阵列基板及其制备方法。
背景技术
目前迷你/微发光二极管(Mini/Micro Light Emitting Diode，MLED)显示技术进入加速发展阶段。MLED可以应用于中小型显示器，相较有机发光二极管(Organic LightEmitting Display，OLED)显示器，MLED显示器在成本、对比度、高亮度和轻薄外形上表现出更佳性能。在MLED显示技术中，阵列基板技术作为关键技术控制着MLED的显示，但是目前用于控制LED显示的阵列基板容易受到外界环境光的影响，导致阵列基板的稳定性差。
发明内容
本申请提供一种阵列基板及其制备方法，可以提高阵列基板的稳定性。
一种阵列基板，包括：
基板；
吸光层，所述吸光层设置于所述基板的一侧；
第一金属层，所述第一金属层设置于所述吸光层远离所述基板的一侧，或所述第一金属层设置于所述基板远离所述吸光层的一侧；
第二金属层，所述第二金属层设置于所述第一金属层远离所述基板的一侧，所述第二金属层包括栅极、源极、漏极和绑定部，所述绑定部与所述第一金属层连接。
在本申请的一些实施方式中，所述吸光层的材料为2,8-二氟-5,11-双(三乙基硅烷基乙炔基)双噻吩蒽、6,12-二(三乙基硅乙炔基)二苯并苯并二噻吩或2,7-二癸基二苯并二噻吩中的一种或多种。
在本申请的一些实施方式中，所述吸光层的厚度为1微米至3微米。
在本申请的一些实施方式中，所述第二金属层为氧化铟锌/钼/铜的三层金属结构或氧化钼/铜的双层金属结构。
在本申请的一些实施方式中，所述阵列基板还包括第一缓冲层，所述第一缓冲层设置于所述吸光层与所述第一金属层之间且靠近所述第一金属层。
在本申请的一些实施方式中，所述阵列基板还包括第二缓冲层、半导体层、栅极绝缘层和第一钝化层，所述第二缓冲层覆盖所述第一金属层，所述半导体层设置于所述第二缓冲层远离所述第一金属层的一侧，所述栅极绝缘层覆盖所述半导体层，所述第一钝化层覆盖所述第二金属层，所述源极与所述半导体层和所述第一金属层连接。
在本申请的一些实施方式中，所述第一钝化层包括第一开口和第二开口，所述第一开口暴露出所述绑定部，所述第二开口暴露出所述源极。
在本申请的一些实施方式中，所述阵列基板还包括第二钝化层和黑色矩阵，所述第二钝化层设置于所述第一钝化层远离所述源极和所述漏极的一侧，所述黑色矩阵设置于所述第二钝化层远离所述第一钝化层的一侧。
相应的，本申请还提供一种阵列基板的制备方法，包括：
在基板的一侧形成吸光层；
在所述吸光层远离所述基板的一侧形成第一金属层，或在所述基板远离所述吸光层的一侧形成第一金属层；
在所述第一金属层远离所述基板的一侧形成第二金属层，对所述第二金属层图案化以形成栅极、源极、漏极和绑定部，所述绑定部与所述第一金属层连接。
本申请提供一种阵列基板及其制备方法。阵列基板包括：基板。吸光层，所述吸光层设置于所述基板的一侧。第一金属层，所述第一金属层设置于所述吸光层远离所述基板的一侧，或所述第一金属层设置于所述基板远离所述吸光层的一侧。第二金属层，所述第二金属层设置于所述第一金属层远离所述基板的一侧。所述第二金属层包括栅极、源极、漏极和绑定部。所述绑定部与所述第一金属层连接。本申请提供的阵列基板，在基板一侧设置吸光层，提高了阵列基板的光稳定性。与此同时，本申请在同一制程中制备栅极、源极、漏极和绑定部，制备工艺简单，有利于降低制作阵列基板的制作成本。
附图说明
为了更清楚地说明本申请中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的结构示意图。
图2为本申请提供的阵列基板的第一种实施例沿AA’线的剖面图。
图3为本申请提供的阵列基板的第二种实施例沿AA’线的剖面图。
图4为本申请提供的阵列基板的制备方法的第一种实施例的流程图。
图5为本申请提供的阵列基板的制备方法的第二种实施例的流程图。
图6a-6l为本申请提供的阵列基板的制备方法的第二种实施例的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请所提到的[第一]、[第二]、[第三]和[第四]等序号用语并不代表任何顺序、数量或者重要性，只是用于区分不同的部分。本申请所提到的[上]、[下]、[左]和[右]等方向用语仅是参考附加图式的方向。因此，使用的序号用语、方向用语和位置关系用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是以相同标号表示。
本申请提供一种阵列基板及其制备方法，下面将结合具体实施例对本申请进行详细说明。
请参阅图1-3，图1为本申请实施例提供的阵列基板的结构示意图。图2为本申请提供的阵列基板的第一种实施例沿AA’线的剖面图。图3为本申请提供的阵列基板的第二种实施例沿AA’线的剖面图。
如图2所示，阵列基板100包括基板101、吸光层102、第一金属层103以及第二金属层104。吸光层102设置于基板101的一侧。第一金属层103可以设置于吸光层102远离基板101的一侧。或者如图3所示，第一金属层103也可以设置于基板101远离吸光层102的一侧。第二金属层104设置于第一金属层103远离基板101的一侧。第二金属层104包括栅极1041、源极1042、漏极1043以及绑定部1044。绑定部1044与第一金属层103连接。
其中，基板101可以是玻璃基板或柔性基板。吸光层102可以通过涂布的方式形成。第一金属层103可以由钼(Mo)或钼(Mo)/铜(Cu)的叠层金属形成。第一金属层103可以通过物理气相沉积的方式形成。
本申请通过在基板101一侧设置吸光层102，提高了阵列基板100的光稳定性。此外，本申请还通过在同一制程中制备栅极1041、源极1042、漏极1043和绑定部1044，简化了阵列基板100的制备工艺。
在一些实施例中，第一金属层103包括遮光部1031、连接部1032和第一极板1033。绑定部1044与连接部1032连接。第二金属层104还包括第二极板1045。第二极板1045与第一极板1033对应设置。第一极板1033在基板101上的正投影与第二极板1045在基板101上的正投影至少部分重叠。
在一些实施例中，吸光层102的材料为2,8-二氟-5,11-双(三乙基硅烷基乙炔基)双噻吩蒽、6,12-二(三乙基硅乙炔基)二苯并苯并二噻吩或2,7-二癸基二苯并二噻吩中的一种或多种。
噻吩系有机半导体具有较强的光响应特性，作为吸光层102可以减少外界环境光对阵列基板100的影响，提高了阵列基板100的光稳定性。此外，噻吩系的有机半导体还具有含氢量低和稳定性高等特性，作为吸光层102不会对阵列基板100产生不良影响。
在一些实施例中，吸光层102的厚度为1微米至3微米。具体的，吸光层102的厚度为1微米、2微米或3微米。
本申请通过设置吸光层102的厚度小于3微米，可以避免因吸光层102的厚度过大，而不利于显示装置轻薄化的发展趋势。设置吸光层102的厚度大于1微米可以避免因吸光层102的厚度过薄，而不利于对外界环境光的吸收，从而不利于提高阵列基板100的光稳定性。
在一些实施例中，第二金属层104为氧化铟锌(IZO)/钼(Mo)/铜(Cu)的三层金属结构或氧化钼(MoOX)/铜(Cu)的双层金属结构。
其中，在IZO/Mo/Cu的三层金属结构中，IZO作为低反射功能层。Cu作为电极层。通过将Mo设置在IZO与Cu之间，可以提高IZO与Cu的贴合性。IZO的厚度为15纳米至30纳米。具体的，IZO的厚度为15纳米、20纳米、25纳米或30纳米。在MoOX/Cu双层金属结构中，MoOX作为低反射功能层。Cu作为电极层。MoOX的厚度为20纳米至30纳米。具体的，MoOX的厚度为20纳米、25纳米或30纳米。
本申请通过将第二金属层104设置为IZO/Mo/Cu的三层金属结构或MoOX/Cu的双层金属结构。其中，IZO和MoOX作为低反射功能层，可以减少散射光经过栅极、源极和漏极再次反射进入有源层而影响阵列基板100的稳定性。本申请还通过将IZO的厚度设置为15纳米至30纳米，MoOX的厚度设置为20纳米至30纳米，有利于在对第二金属层104图案化时，IZO和MoOX易于除去。
在一些实施例中，阵列基板100还包括第一缓冲层105。第一缓冲层105设置于吸光层102与第一金属层103之间且靠近第一金属层103。
其中，第一缓冲层105可以由氧化硅(SiOX)或氧化硅(SiOX)/氮化硅(SiNX)的叠层形成。第一缓冲层105可以通过化学气相沉积的方式形成。
本申请通过在吸光层102与第一金属层103之间且靠近第一金属层103的一侧设置第一缓冲层105，可以提高第一金属层103与基板101的贴合性，保证第一金属层103不易发生脱落。
在一些实施例中，阵列基板还包括第二缓冲层106、半导体层107、栅极绝缘层108和第一钝化层109。第二缓冲层106覆盖第一金属层103。半导体层107设置于第二缓冲层106远离第一金属层103的一侧。栅极绝缘层108覆盖半导体层107。第一钝化层109覆盖第二金属层104。源极1042与半导体层107和第一金属层103连接。
在一些实施例中，半导体层107包括有源部1071和第三极板1072。有源部1071与遮光部1031对应设置。第三极板1072与第一极板1033和第二极板1045对应设置。其中，第一极板1033、第三极板1072以及第二缓冲层106形成第一电容。第二极板1045、第三极板1072以及栅极绝缘层108形成第二电容。第一电容和第二电容并联连接。
其中，第二缓冲层106可以由SiOX或SiOX/SiNX的叠层形成。第二缓冲层106可以通过化学气相沉积的方式形成。半导体层107可以由氧化镓铟锌(IGZO)、氧化镓锌铟锡(IGZTO)或氧化镓铟锡(IGTO)中的一种或多种形成。栅极绝缘层108可以由SiOX或SiOX/SiNX的叠层形成。第一钝化层109可以由SiOX或SiOX/SiNX的叠层形成。第一钝化层109可以通过化学气相沉积的方式形成。
在一些实施例中，第一钝化层109包括第一开口1091和第二开口1092。第一开口1091暴露出绑定部1044。第二开口1092暴露出源极1042。
本申请通过在第一钝化层109中设置第一开口1091并暴露出绑定部1044，可以实现绑定部1044与数据线的连接。通过在第一钝化层109中设置第二开口1092并暴露出源极1042，可以实现源极1042与发光二极管111的连接。
在一些实施例中，第一开口1091内设置有保护层110。保护层110覆盖绑定部1044。第二开口1092内设置有发光二极管111，发光二极管111与源极1042连接。
其中，发光二极管111可以是MiniLED或MicroLED中的一种。保护层110可以由氧化铟锡(ITO)或氧化铟锌(IZO)等金属氧化物形成。保护层110可以通过物理气相沉积的方式形成。保护层110的厚度为50纳米至100纳米。具体的保护层110的厚度为50纳米、60纳米、70纳米、80纳米、90纳米或100纳米。
本申请通过在绑定部1044上设置保护层110，可以防止绑定部1044被外界水汽侵蚀，还可以防止在后续制程中，高温引起绑定部1044发生热氧化，造成绑定不良。同时，由于ITO和IZO的成膜性好，通过在绑定部1044上设置保护层110，还可以提高绑定部1044的平整度，从而提高绑定的可靠性。
在一些实施例中，阵列基板100还包括第二钝化层112和黑色矩阵113。第二钝化层112设置于第一钝化层109远离源极1042和漏极1043的一侧。黑色矩阵113设置于第二钝化层112远离第一钝化层109的一侧。
其中，第二钝化层112可以由SiOX或SiOX/SiNX的叠层形成。第二钝化层112可以通过化学气相沉积的方式形成。黑色矩阵113可以由高遮光的光阻材料形成。黑色矩阵113可以作为薄膜晶体管沟道区的遮光层。
本申请通过在黑色矩阵113与第一钝化层109之间设置第二钝化层112，防止在形成黑色矩阵113时，对第二金属层104产生影响。通过设置黑色矩阵113，可以阻挡外界光线对薄膜晶体管的影响，从而提高阵列基板100的稳定性。
请参阅图4，图4为本申请提供的阵列基板的制备方法的第一种实施例的流程图。
本申请提供一种阵列基板的制备方法，包括：
步骤B10：在基板的一侧形成吸光层。
其中，基板可以是玻璃基板或柔性基板。吸光层可以为2,8-二氟-5,11-双(三乙基硅烷基乙炔基)双噻吩蒽、6,12-二(三乙基硅乙炔基)二苯并苯并二噻吩或2,7-二癸基二苯并二噻吩中的一种或多种。吸光层可以通过涂布的方式形成。经波长为250纳米至300纳米的紫外光照射5分钟至10分钟固化，再在温度为200摄氏度至300摄氏度的条件下高温烘烤1小时至2小时。具体的，紫外光的波长可以为250纳米、280纳米或300纳米。紫外光的照射时间可以为5分钟、8分钟或10分钟。烘烤温度可以为200摄氏度、250摄氏度或300摄氏度。烘烤的时间为1小时、1.5小时或2小时。具体的，吸光层的厚度为1微米至3微米。吸光层102的厚度可以为1微米、2微米或3微米。
步骤B20：在所述吸光层远离所述基板的一侧形成第一金属层，或在所述基板远离所述吸光层的一侧形成第一金属层。
其中，第一金属层可以由Mo或Mo/Cu的叠层金属形成。第一金属层可以通过物理气相沉积的方式形成。
步骤B30：在所述第一金属层远离所述基板的一侧形成第二金属层，对所述第二金属层图案化以形成栅极、源极、漏极和绑定部，所述绑定部与所述第一金属层连接。
其中，第二金属层可以由IZO/Mo/Cu的三层金属结构或MoOX/Cu双层金属结构形成。其中，在IZO/Mo/Cu的三层金属结构中，IZO作为低反射功能层。Cu作为电极层。通过将Mo设置在IZO与Cu之间，可以提高IZO与Cu的贴合性。IZO的厚度为15纳米至30纳米。具体的，IZO的厚度为15纳米、20纳米、25纳米或30纳米。在MoOX/Cu双层金属结构中，MoOX作为低反射功能层。Cu作为电极层。MoOX的厚度为20纳米至30纳米。具体的，MoOX的厚度为20纳米、25纳米或30纳米。
本申请通过在基板一侧设置吸光层，提高了阵列基板的光稳定性。此外，本申请还通过在同一制程中制备栅极、源极、漏极以及绑定部，简化了阵列基板的制备工艺。本申请还通过采用具有低反射功能层的材料制备栅极、源极、漏极以及绑定部，减少了外界环境光的散射，从而减少外界环境光对阵列基板的影响。
请参阅图5和6a-6l，图5为本申请提供的阵列基板的制备方法的第二种实施例的流程图。图6a-6l为本申请提供的阵列基板的制备方法的第二种实施例的示意图。
本申请还提供一种阵列基板的制备方法，包括：
步骤B10：在基板的一侧形成吸光层。
如图6a所示，在基板101的一侧形成吸光层102。基板101可以是玻璃基板或柔性基板。吸光层102可以为2,8-二氟-5,11-双(三乙基硅烷基乙炔基)双噻吩蒽、6,12-二(三乙基硅乙炔基)二苯并苯并二噻吩或2,7-二癸基二苯并二噻吩中的一种或多种。
步骤B40：在吸光层远离基板的一侧形成第一缓冲层；或在基板远离吸光层的一侧形成第一缓冲层。
如图6b-6c所示，在吸光层102远离基板101的一侧形成第一缓冲层105；或在基板101远离吸光层102的一侧形成第一缓冲层105。第一缓冲层105可以由SiOX或SiOX/SiNX的叠层形成。第一缓冲层105可以采用化学气相沉积的方式形成。
步骤B50：在吸光层远离基板的一侧形成第一金属层，或在基板远离吸光层的一侧形成第一金属层,对第一金属层图案化以形成遮光部、连接部和第一极板。
如图6d所示，在吸光层102远离基板101的一侧形成第一金属层103，或在基板101远离吸光层102的一侧形成第一金属层103。可以采用双氧水系蚀刻液对第一金属层103图案化以形成遮光部1031、连接部1032和第一极板1033。第一金属层103可以由Mo或Mo/Cu的叠层金属形成。第一金属层103可以通过物理气相沉积的方式形成。
步骤B60：形成覆盖第一金属层的第二缓冲层。
如图6e所示，形成覆盖第一金属层103的第二缓冲层106。第二缓冲层106可以由SiOX或SiOX/SiNX的叠层形成。第二缓冲层106可以采用化学气相沉积的方式形成。
步骤B70：在第二缓冲层远离第一金属层的一侧形成半导体层。
如图6e所示，在第二缓冲层106远离第一金属层103的一侧形成半导体层107。在第二缓冲层106远离第一金属层103的一侧形成半导体层107之前需要高温退火处理2-3小时，退火温度为300摄氏度至400摄氏度。具体的，退火温度可以为300摄氏度、350摄氏度或400摄氏度。具体的，退火时间可以为2小时、2.3小时或3小时。半导体层107可以由IGZO、IGZTO或IGTO中的一种或多种形成。对半导体层107图案化以形成有源部1071和第三极板1072。其中，有源部1071与遮光部1031对应设置。遮光部1031在基板101上的正投影覆盖有源部1071在基板101上的正投影。
步骤B80：在半导体层远离第二缓冲层的一侧形成栅极绝缘层。
如图6f所示，在半导体层107远离第二缓冲层106的一侧形成栅极绝缘层108。栅极绝缘层108可以由SiOX或SiOX/SiNX的叠层形成。
步骤B90：在第二缓冲层和栅极绝缘层中形成第一开孔、第二开孔、第三开孔和第四开孔，第一开孔和第二开孔暴露出第一金属层，第三开孔和第四开孔暴露出半导体层形成沟道区和非沟道区。
如图6g所示，在第二缓冲层106和栅极绝缘层108中形成第一开孔1081、第二开孔1082、第三开孔1083和第四开孔1084。第一开孔1081和第二开孔1082暴露出第一金属层103，第三开孔1083和第四开孔1084暴露出半导体层107形成沟道区和非沟道区。其中，采用等离子处理第三开孔1083和第四开孔1084。将有源部1071形成薄膜晶体管的沟道区和非沟道区。其中，有源部1071被导体化的区域为薄膜晶体管的非沟道区。
步骤B100：在第一金属层远离基板的一侧形成第二金属层，对第二金属层图案化以形成栅极、源极、漏极、绑定部和第二极板，绑定部与连接部连接，第二极板与第一极板对应设置。
如图6h所示，在第一金属层103远离基板101的一侧形成第二金属层104。对第二金属层104图案化以形成栅极1041、源极1042、漏极1043、绑定部1044和第二极板1045。绑定部1044与连接部1032接。第二极板1045与第一极板1033对应设置。第二金属层104可以由IZO/Mo/Cu的三层金属结构或MoOX/Cu双层金属结构形成。其中，在IZO/Mo/Cu的三层金属结构中，IZO作为低反射功能层。Cu作为电极层。通过将Mo设置在IZO与Cu之间，可以提高IZO与Cu的贴合性。IZO的厚度为15纳米至30纳米。具体的，IZO的厚度为15纳米、20纳米、25纳米或30纳米。在MoOX/Cu双层金属结构中，MoOX作为低反射功能层。Cu作为电极层。MoOX的厚度为20纳米至30纳米。具体的，MoOX的厚度为20纳米、25纳米或30纳米。
步骤B110：形成覆盖第二金属层的第一钝化层，对第一钝化层图案化以形成第一开口和第二开口，第一开口与第一开孔对应设置，第一开口暴露出绑定部，第二开口暴露出源极。
如图6i所示，形成覆盖第二金属层104的第一钝化层109，对第一钝化层109图案化以形成第一开口1091和第二开口1092。第一钝化层109可以由SiOX或SiOX/SiNX的叠层形成。第一钝化层109可以通过化学气相沉积的方式形成。
步骤B120：在第一开口内形成保护层。
如图6j所示，在第一开口1091内形成保护层110。保护层110覆盖绑定部1044。保护层110以由ITO或IZO形成。保护层110可以通过物理气相沉积的方式形成。保护层110的厚度为50纳米至100纳米。具体的保护层110的厚度为50纳米、60纳米、70纳米、80纳米、90纳米或100纳米。
步骤B130：在第一钝化层远离第二金属层的一侧形成第二钝化层。
如图6k所示，在第一钝化层109远离第二金属层104的一侧形成第二钝化层112。第二钝化层112可以由SiOX或SiOX/SiNX的叠层形成。第二钝化层112可以通过化学气相沉积的形成。
步骤B140：在第二钝化层远离第一钝化层的一侧形成黑色矩阵。
如图6l所示，在第二钝化层112远离第一钝化层109的一侧形成黑色矩阵113。黑色矩阵113可以由高遮光的光阻材料形成。黑色矩阵113可以作为薄膜晶体管沟道区的遮光层，防止外界环境光进入到薄膜晶体管的沟道区，影响薄膜晶体管的稳定性。
步骤B150：在第二开口内形成发光二极管。
如图2所示，在第二开口1092内形成发光二极管111。发光二极管111可以是MiniLED或MicroLED中的一种。
在一些实施例中，在第二开口1092内形成发光二极管111之前还可以包括锡膏印刷和ACF胶贴合。
本申请通过在基板一侧设置吸光层，提高了阵列基板的光稳定性。此外，本申请还通过在同一制程中制备栅极、源极、漏极以及绑定部，简化了阵列基板的制备工艺。通过采用具有低反射功能层的材料制备栅极、源极、漏极以及绑定部，减少了外界环境光的散射，从而减少外界环境光对阵列基板的影响。
综上所述，虽然本申请实施例的详细介绍如上，但上述实施例并非用以限制本申请，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请实施例的技术方案的范围。
Claims (10)
1.一种阵列基板，其特征在于，包括：
基板；
吸光层，所述吸光层设置于所述基板的一侧；
第一金属层，所述第一金属层设置于所述吸光层远离所述基板的一侧，或所述第一金属层设置于所述基板远离所述吸光层的一侧；
第二金属层，所述第二金属层设置于所述第一金属层远离所述基板的一侧，所述第二金属层包括栅极、源极、漏极和绑定部，所述绑定部与所述第一金属层连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述吸光层的材料为2,8-二氟-5,11-双(三乙基硅烷基乙炔基)双噻吩蒽、6,12-二(三乙基硅乙炔基)二苯并苯并二噻吩或2,7-二癸基二苯并二噻吩中的一种或多种。
3.根据权利要求1所述的阵列基板，其特征在于，所述吸光层的厚度为1微米至3微米。
4.根据权利要求1所述的阵列基板，其特征在于，所述第二金属层为氧化铟锌/钼/铜的三层金属结构或氧化钼/铜的双层金属结构。
5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第一缓冲层，所述第一缓冲层设置于所述吸光层与所述第一金属层之间且靠近所述第一金属层。
6.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第二缓冲层、半导体层、栅极绝缘层和第一钝化层，所述第二缓冲层覆盖所述第一金属层，所述半导体层设置于所述第二缓冲层远离所述第一金属层的一侧，所述栅极绝缘层覆盖所述半导体层，所述第一钝化层覆盖所述第二金属层，所述源极与所述半导体层和所述第一金属层连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述第一钝化层包括第一开口和第二开口，所述第一开口暴露出所述绑定部，所述第二开口暴露出所述源极。
8.根据权利要求7所述的阵列基板，其特征在于，所述第一开口内设置有保护层，所述保护层覆盖所述绑定部，所述第二开口内设置有发光二极管，所述发光二极管与所述源极连接。
9.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括第二钝化层和黑色矩阵，所述第二钝化层设置于所述第一钝化层远离所述源极和所述漏极的一侧，所述黑色矩阵设置于所述第二钝化层远离所述第一钝化层的一侧。
10.一种阵列基板的制备方法，其特征在于，包括：
在基板的一侧形成吸光层；
在所述吸光层远离所述基板的一侧形成第一金属层，或在所述基板远离所述吸光层的一侧形成第一金属层；
在所述第一金属层远离所述基板的一侧形成第二金属层，对所述第二金属层图案化以形成栅极、源极、漏极和绑定部，所述绑定部与所述第一金属层连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110849120.9A CN113629149A (zh) | 2021-07-27 | 2021-07-27 | 阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110849120.9A CN113629149A (zh) | 2021-07-27 | 2021-07-27 | 阵列基板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113629149A true CN113629149A (zh) | 2021-11-09 |
Family
ID=78381059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110849120.9A Pending CN113629149A (zh) | 2021-07-27 | 2021-07-27 | 阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113629149A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109638044A (zh) * | 2018-12-03 | 2019-04-16 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及oled显示装置 |
| CN111244034A (zh) * | 2020-01-17 | 2020-06-05 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法 |
| CN112582437A (zh) * | 2019-09-30 | 2021-03-30 | 台湾积体电路制造股份有限公司 | 图像传感器和用于形成图像传感器的方法 |
| CN112864335A (zh) * | 2019-11-12 | 2021-05-28 | 三星显示有限公司 | 显示装置 |
-
2021
- 2021-07-27 CN CN202110849120.9A patent/CN113629149A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109638044A (zh) * | 2018-12-03 | 2019-04-16 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及oled显示装置 |
| CN112582437A (zh) * | 2019-09-30 | 2021-03-30 | 台湾积体电路制造股份有限公司 | 图像传感器和用于形成图像传感器的方法 |
| CN112864335A (zh) * | 2019-11-12 | 2021-05-28 | 三星显示有限公司 | 显示装置 |
| CN111244034A (zh) * | 2020-01-17 | 2020-06-05 | Tcl华星光电技术有限公司 | 阵列基板及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019214580A1 (zh) | 显示基板及其制造方法、显示装置 | |
| JP4935963B2 (ja) | アクティブマトリクス基板及びその製造方法並びに画像表示装置 | |
| CN111725324B (zh) | 薄膜晶体管、阵列基板及其制造方法 | |
| CN108878449B (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
| EP3242341A1 (en) | Array substrate and manufacturing method therefor, display panel and display device | |
| CN110767846B (zh) | 显示面板及其制备方法、显示装置 | |
| KR20100073064A (ko) | 투명 트랜지스터 및 그의 제조 방법 | |
| US10483285B2 (en) | Element substrate and display device | |
| CN110148631B (zh) | 显示面板及其制作方法以及显示装置 | |
| CN111668242A (zh) | Oled显示面板及其制备方法 | |
| TW201340329A (zh) | 薄膜電晶體及其製作方法 | |
| CN113345837A (zh) | 一种显示面板的制作方法及显示面板 | |
| KR20150042989A (ko) | 유기 발광 다이오드 디스플레이 장치 및 이의 제조 방법 | |
| CN111584512A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN111276493A (zh) | 显示面板及其制作方法 | |
| CN113421886B (zh) | 显示面板及其制备方法 | |
| CN110504286B (zh) | 触控显示面板 | |
| KR20110038703A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| CN113629149A (zh) | 阵列基板及其制备方法 | |
| CN113345919B (zh) | 显示面板及其制作方法 | |
| CN113488511B (zh) | 阵列基板 | |
| CN113745249B (zh) | 显示面板及其制备方法、移动终端 | |
| CN101958401B (zh) | 有机电激发光元件及其制造方法 | |
| CN114447083A (zh) | 显示面板 | |
| CN113745247A (zh) | 显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |