JP4935963B2 - アクティブマトリクス基板及びその製造方法並びに画像表示装置 - Google Patents

アクティブマトリクス基板及びその製造方法並びに画像表示装置 Download PDF

Info

Publication number
JP4935963B2
JP4935963B2 JP2011526316A JP2011526316A JP4935963B2 JP 4935963 B2 JP4935963 B2 JP 4935963B2 JP 2011526316 A JP2011526316 A JP 2011526316A JP 2011526316 A JP2011526316 A JP 2011526316A JP 4935963 B2 JP4935963 B2 JP 4935963B2
Authority
JP
Japan
Prior art keywords
protective film
semiconductor active
layer
active layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011526316A
Other languages
English (en)
Other versions
JPWO2011037102A1 (ja
Inventor
典昭 池田
ちひろ 宮▲崎▼
学 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2011526316A priority Critical patent/JP4935963B2/ja
Application granted granted Critical
Publication of JP4935963B2 publication Critical patent/JP4935963B2/ja
Publication of JPWO2011037102A1 publication Critical patent/JPWO2011037102A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、基板上に薄膜トランジスタをアレイ状に配置したアクティブマトリクス基板およびアクティブマトリクス基板を用いた画層表示装置に関する。
近年、画像表示装置としてアクティブマトリクスタイプの液晶表示装置、有機エレクトロルミネッセンス表示装置、電気泳動型表示装置が用いられている。
特に、液晶表示装置および電気泳動型表示装置においては、カラー画像を表示するために、一般的にはカラーフィルタが用いられ、半導体回路の形成されたアクティブマトリクス基板とカラーフィルタ基板の間に液晶層や電気泳動粒子層等の画像表示要素が設けられる。
しかしながら、このような構造の画像表示装置では、ＴＦＴ（薄膜トランジスタ）の形成されている領域は、電極が形成されないために駆動される表示要素の領域が小さく、開口率が低いという問題があった。さらに、液晶表示装置の場合は、アクティブマトリクス基板とカラーフィルタ基板の位置合わせの誤差による光漏れ不良や、これを防ぐために、位置合わせの誤差に余裕を持たせるために遮光層を大きめに形成し、このため開口率が低下するという問題があった。また、電気泳動型表示装置の場合は、電気泳動粒子層としてマイクロカプセルを用いる方式が一般的であるが、そのマイクロカプセル層の厚みが約４０μｍと厚いため、アクティブマトリクス基板とカラーフィルタ基板の位置合わせが難しく、歩留りが低下するという問題がある。
上記の開口率が低いという問題を解決するために、ＴＦＴ上に層間絶縁層を形成し、この上に画素電極を形成し、層間絶縁層に設けられたスルーホール部を介してドレイン電極と画素電極を接続した構成のアクティブマトリクス基板が知られている。さらに、このようなアクティブマトリクス基板を用いた画像表示装置の構造として、ＴＦＴ上にカラーフィルタ層を形成したＣＯＡ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ Ｏｎ Ａｒｒａｙ）構造を有するアクティブマトリクス基板を用いることで、アクティブマトリクス基板とカラーフィルタ基板の位置あわせの誤差を改善し、開口率を向上させる方法が特許文献１に開示されている。ＣＯＡ構造を有するアクティブマトリクス基板は、ドレイン電極と画素電極を電気的に接続するために、カラーフィルタ層および層間絶縁層にスルーホールが設けられている。
特許第３３８３０４７号
しかしながら、層間絶縁層の膜厚は、１μｍから３μｍ程度と厚膜であり、ＴＦＴのパターンが高精細になるにつれて画素サイズが小さくなるため、ドレイン電極と画素電極が確実に接するようスルーホール部を良好に形成することが困難になり、歩留まりが低下するという問題がある。
また、スルーホール部の面積を大きくすることにより、ドレイン電極と画素電極の電気的な接触を良好に行うことができるが、層間絶縁層のスルーホール部を大きくすることで結果的にカラーフィルタ領域が小さくなってしまうために、実質的な開口率が低下してしまうという問題がある。
本発明は、これらの問題点を鑑みてなされたものであり、ＴＦＴ（薄膜トランジスタ）におけるドレイン電極と画素電極の接続が容易であり、かつ開口率の高いアクティブマトリクス基板および画像表示装置を提供することである。
上記課題を解決するために為された第１の発明は、基板上に、ゲート電極と、ゲート電極上のゲート絶縁層と、ゲート絶縁層上の半導体活性層と、半導体活性層に接続されたソース電極及びドレイン電極と、ドレイン電極と接続された画素電極と、ソース電極と画素電極を絶縁するための層間絶縁層と、を有する薄膜トランジスタは画素を構成し、該画素を複数配列して形成されたアクティブマトリクス基板であって、半導体活性層を二つの露出領域に分けるように半導体活性層上に保護膜が形成され、該二つの露出領域の一方にソース電極が、他方にドレイン電極がそれぞれ半導体活性層と接続され、ドレイン電極は保護膜上で画素電極と接続されることを特徴とするアクティブマトリクス基板である。
第１の発明によれば、ドレイン電極と画素電極が前記半導体活性層上に設けられた保護膜上で電気的に接することにより、ドレイン電極と画素電極とを容易に接続することが可能であり、歩留りを向上させることができる。
第２の発明は、上記第１の発明において、前記複数の薄膜トランジスタは直線状に配列され、前記複数の薄膜トランジスタを構成する独立した複数の半導体活性層は直線状に並列され、前記保護膜は前記複数の半導体活性層をそれぞれ二つの露出領域に分割するように複数の半導体活性層に渡ってストライプ状に形成されていることを特徴とするアクティブマトリクス基板である。
第２の発明によれば、ドレイン電極と画素電極が前記半導体活性層上に設けられた保護膜上で電気的に接することにより、ドレイン電極と画素電極とを容易に接続することが可能であり、歩留りを向上させることができる。また一つのストライプ状保護膜によって、複数のＴＦＴの保護膜を兼ねることが可能となる。
第３の発明は、上記第１の発明において、前記保護膜は半導体活性層をそれぞれ二つの露出領域に分割するよう形成され、かつ画素を区画する格子状に形成され、かつ遮光性を持つよう形成されていることを特徴とするアクティブマトリクス基板である。
第３の発明によれば、ドレイン電極と画素電極が前記半導体活性層上に設けられた保護膜上で電気的に接することにより、ドレイン電極と画素電極とを容易に接続することが可能であり、歩留りを向上させることができる。また一つの遮光性の格子状保護膜によって、複数のＴＦＴの保護膜と、ブラックマトリクスを兼ねることが可能となる。
第４の発明は、上記第１〜３の発明において、保護膜の形状が順テーパー形状となっていることを特徴とするアクティブマトリクス基板である。
第５の発明は、第１〜４の発明において、保護膜が有機絶縁材料からなることを特徴とするアクティブマトリクス基板である。
第６の発明は、第１〜４の発明において、保護膜が複数の層からなり、少なくとも半導体活性層と接する一層に無機絶縁材料を含むことを特徴とするアクティブマトリクス基板である。
第７の発明は、第１〜６の発明において、層間絶縁層が所定の色に着色されていることを特徴とするアクティブマトリクス基板である。第５の発明によれば、層間絶縁層を所定の色に着色することにより、薄膜トランジスタ上にカラーフィルタアレイを形成したカラーフィルタオンアレイ構造とすることができる。カラーフィルタオンアレイ構造とすることにより、半導体回路とカラーフィルタの位置合わせが容易になり、開口率の高いアクティブマトリクス基板を提供することができる。
第８の発明は、第１〜７の発明において、半導体活性層が金属酸化物からなることを特徴とするアクティブマトリクス基板である。
第９の発明は、第１〜８の発明において、画像表示方式が液晶方式、有機エレクトロルミネッセンス方式、電気泳動方式のいずれかであることを特徴とするアクティブマトリクス基板を用いた画像表示装置である。
第１０の発明は、基板上に、ゲート電極と、ゲート電極上のゲート絶縁層と、ゲート絶縁層上の半導体活性層と、半導体活性層に接続されたソース電極及びドレイン電極と、ドレイン電極と接続された画素電極と、ソース電極と画素電極を絶縁するための層間絶縁層と、を有する薄膜トランジスタは画素を構成し、該画素を複数配列して形成されたアクティブマトリクス基板の製造方法であって、基板上にゲート電極を形成する工程と、ゲート電極上にゲート絶縁層を形成する工程と、ゲート絶縁層上に半導体活性層を形成する工程と、半導体活性層上に半導体活性層を二つの露出領域に分けるように保護膜を形成する工程と、保護膜上及び半導体活性層上及びゲート絶縁層上の全面に導電性材料からなる層を成膜する工程と、二つの露出領域の一方にソース電極が、他方にドレイン電極がそれぞれ半導体活性層と接続し、保護膜上にドレイン電極が残るように導電性材料からなる層をパターン形成する工程と、層間絶縁層を基板上の全面に形成する工程と、保護膜上の層間絶縁層に開口部を設ける工程と、画素電極を層間絶縁層上に形成し、画素電極とドレイン電極との導通を取る工程と、を有するアクティブマトリクス基板の製造方法である。
第１１の発明は、上記第１０の発明において、前記半導体活性層上に半導体活性層を二つの露出領域に分けるように保護膜を形成する工程は、複数の薄膜トランジスタを構成する各半導体活性層上に半導体活性層を二つの露出領域に分けるようにストライプ状に保護膜を形成する工程であることを特徴とするアクティブマトリクス基板の製造方法である。
第１２の発明は、上記第１１の発明において、印刷法を用いて前記保護層をストライプ状に形成することを特徴とするアクティブマトリクス基板の製造方法である。
第１３の発明は、上記第１０の発明において、前記半導体活性層上に半導体活性層を二つの露出領域に分けるように保護膜を形成する工程は、半導体活性層上に該半導体活性層をそれぞれ二つの露出領域に分割しかつ画素を区画する格子状の遮光性保護膜を形成する工程、であることを特徴とするアクティブマトリクス基板の製造方法である。
第１４の発明は、上記第１０〜１３の発明において、保護膜を形成する工程が、 第一の保護膜を基板の全面に形成する工程と、半導体活性層を二つの露出領域に分けるように第二の保護膜を形成する工程と、エッチングにより第二の保護膜から露出した第一の保護膜を除去する工程と、を有することを特徴とするアクティブマトリクス基板の製造方法である。
第１５の発明は、上記第１０〜１４の発明において、保護膜を形成する工程の後、半導体活性層の保護膜から露出した領域にプラズマ照射する工程を有することを特徴とする請求項８又は９記載のアクティブマトリクス基板の製造方法である。
本発明によれば、半導体回路におけるドレイン電極と画素電極の接続が容易であり、さらに半導体回路とカラーフィルタの位置合わせが容易なことにより、歩留りが高く、かつ開口率の高いアクティブマトリクス基板および画像表示装置を提供することができる。
本発明の実施の形態に係る画像表示装置のほぼ１画素分の概略断面図である。 本発明の第１の実施の形態に係るアクティブマトリクス基板の製造工程の概略断面図および平面図を示す（ａ）〜（ｄ）である。概略断面図（上）は平面図（下）のＩ−Ｉ’線に沿って切断した断面である。 本発明の第１の実施の形態に係るアクティブマトリクス基板の製造工程の概略断面図および平面図を示す（ｅ）〜（ｇ）である。概略断面図（上）は平面図（下）のＩ−Ｉ’線に沿って切断した断面である。 本発明のアクティブマトリクス基板の製造工程の別の例を示す概略断面図（Ａ）、（Ｂ）である。 本発明の別の実施の形態に係る画像表示装置のほぼ１画素分の概略断面図である。 本発明の別の実施の形態に係るアクティブマトリクス基板の製造工程の例を示す概略断面図および平面図（ａ）〜（ｄ）である。概略断面図（上）は平面図（下）のＩ−Ｉ’線に沿って切断した断面である。 本発明の別の実施の形態に係るアクティブマトリクス基板の製造工程を示す概略断面図および平面図（ｅ）〜（ｈ）である。概略断面図（上）は平面図（下）のＩ−Ｉ’線に沿って切断した断面である。 本発明の第２の実施の形態に係るアクティブマトリクス基板の概略断面図（Ａ）および平面図（Ｂ）である。概略断面図（Ａ）は平面図（Ｂ）のＩ−Ｉ’線に沿って切断した断面である。 本発明の第２の実施の形態に係るアクティブマトリクス基板の製造工程を示す概略断面図および平面図（ａ）〜（ｄ）である。概略断面図（上）は平面図（下）のＩ−Ｉ’線に沿って切断した断面である。 本発明の第２の実施の形態に係るアクティブマトリクス基板の製造工程を示す概略断面図および平面図（ｅ）〜（ｇ）である。概略断面図（上）は平面図（下）のＩ−Ｉ’線に沿って切断した断面である。 層間絶縁層をカラーフィルタ層とした本発明の第２の実施の形態に係るアクティブマトリクス基板の概略断面図（Ａ）および平面図（Ｂ）である。概略断面図（Ａ）は平面図（Ｂ）のＩ−Ｉ’線に沿って切断した断面である。 本発明の第３の実施の形態に係るアクティブマトリクス基板の概略断面図（Ａ）および平面図（Ｂ）である。概略断面図（Ａ）は平面図（Ｂ）のＩ−Ｉ’線に沿って切断した断面である。 本発明の第３の実施の形態に係るアクティブマトリクス基板の製造工程を示す概略断面図および平面図（ａ）〜（ｄ）である。概略断面図（上）は平面図（下）のＩ−Ｉ’線に沿って切断した断面である。 本発明の第３の実施の形態に係るアクティブマトリクス基板の製造工程を示す概略断面図および平面図（ｅ）〜（ｆ）である。概略断面図（上）は平面図（下）のＩ−Ｉ’線に沿って切断した断面である。
以下、本発明の実施の形態を、図面を参照しつつ、説明する。なお実施の形態において、同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。
図１は、本発明の実施の形態にかかる画像表示装置のほぼ１画素分を示す概略断面図である。本発明の画像表示装置は、アクティブマトリクス基板１０１と、対向電極１２が形成された対向基板１３と、対向電極とアクティブマトリクス基板１０１上の画素電極１０との間に挟持された画像表示要素１１を備えている。本発明のアクティブマトリクス基板は、薄膜トランジスタ１０２と、層間絶縁層９を挟んでこれに接続された画素電極が配列して構成されている。各薄膜トランジスタは、ゲート電極に接続されたゲート配線や、ソース電極に接続されたソース配線等を含む配線により電気的に配線され、ＴＦＴアレイ回路を構成する。
本発明を構成する薄膜トランジスタは、基板上に、ゲート電極２と、ゲート電極上にゲート電極を覆うように形成されたゲート絶縁層４と、ゲート絶縁層上の半導体活性層５と、半導体活性層に接続されたソース電極７及びドレイン電極８とを備えている。そして半導体活性層上に、半導体活性層を二つの領域に分割するように保護膜６が形成され、ソース電極及びドレイン電極はそれぞれ分割された半導体活性層領域で接触し、電気的に接続されている。さらにドレイン電極は保護膜の一部を被覆するようにして画素電極１０と接続している。またゲート絶縁層を挟んでドレイン電極の下にキャパシタ電極３が形成されている。
本発明は保護膜６の形態によって第１〜第３の実施の形態に分けられ、保護膜６及び保護膜６に起因する構造以外の部分についてはいずれの実施の形態も同様の材料・形成方法により形成することができる。
まず、本発明の第１の実施の形態について説明する。
図１は、本発明の第１の実施の形態にかかる画像表示装置のほぼ１画素分を示す概略断面図である。本発明の画像表示装置は、アクティブマトリクス基板１０１と、対向電極１２が形成された対向基板１３と、対向電極とアクティブマトリクス基板１０１上の画素電極１０との間に挟持された画像表示要素１１を備えている。本発明のアクティブマトリクス基板は、薄膜トランジスタ１０２と、層間絶縁層９を挟んでこれに接続された画素電極が配列して構成されている。各薄膜トランジスタは、ゲート電極に接続されたゲート配線や、ソース電極に接続されたソース配線等を含む配線により電気的に配線され、ＴＦＴアレイ回路を構成する。
本発明を構成する薄膜トランジスタは、基板上に、ゲート電極２と、ゲート電極上にゲート電極を覆うように形成されたゲート絶縁層４と、ゲート絶縁層上の半導体活性層５と、半導体活性層に接続されたソース電極７及びドレイン電極８とを備えている。そして半導体活性層上に、半導体活性層を二つの領域に分割するように保護膜６が形成され、ソース電極及びドレイン電極はそれぞれ分割された半導体活性層領域で接触し、電気的に接続されている。さらにドレイン電極は保護膜の一部を被覆するようにして画素電極１０と接続している。またゲート絶縁層を挟んでドレイン電極の下にキャパシタ電極３が形成されている。第１の実施の形態では保護膜６は半導体活性層上に島状に形成されている。
さらに図５に示すように、本発明の別の形態として、複数の保護膜の層を有する構成としても良い。図２では、保護膜６ａと異なる特性を持つ、あるいは異なる材料で構成された第二の保護膜６ｂを積層している。このようにすることで、下部の保護膜により半導体活性層５を保護することができるから、上部の保護膜の材料の自由度が大きくなる。また後述するように、上部の保護膜を用いて下部の保護膜をパターニングすることが可能であることから、製造工程上有利である。
本発明の画像表示装置では、アクティブマトリクス基板１０１における基板及び薄膜トランジスタの所定構成要素を実質的に透明なものとすれば、表示要素１１をアクティブマトリクス基板側から視認する構成の画像表示とすることができる。この場合、アクティブマトリクス基板の各配線および電極、ゲート絶縁層は実質的に透明である。半導体活性層も実質的に透明とすることができる金属酸化物半導体が好ましい。また部分的に透光性でない材料を用いた場合であっても、表示装置の表示領域における各構成要素が実質的に透明であれば良い。ここで、「実質的に透明」とは可視光である波長領域４００ｎｍ以上７００ｎｍ以下の範囲内で透過率が７０％以上であることをいうものとする。ここで層間絶縁層に、着色層を形成してカラーフィルタとすれば、ＣＯＡ構造のアクティブマトリクス基板となる。保護膜６は、アクティブマトリクス基板構成によって実質的に透明、着色性、遮光性のいずれであっても良い。
以下、本発明の各構成要素について、アクティブマトリクス基板の製造工程に沿って詳細に説明する。
本発明の実施の形態に係る基板１として、具体的には、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタラート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン樹脂、ガラス及び石英等を使用することができるが、本発明ではこれらに限定されるものではない。これらは単独の実質的に透明な基板１として使用してもよいが、二種以上を積層した複合の実質的に透明な基板１として使用することもできる。
本発明の実施の形態に係る実質的に透明な基板１が有機物フィルムである場合は、アクティブマトリクス基板上の素子の耐久性を向上させるために透明のガスバリア層（図示せず）を形成することができる。ガスバリア層としては酸化アルミニウム（Ａｌ２Ｏ３）、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、酸化窒化ケイ素（ＳｉＯＮ）、炭化ケイ素（ＳｉＣ）及びダイヤモンドライクカーボン（ＤＬＣ）などが挙げられるが本発明ではこれらに限定されるものではない。またこれらのガスバリア層は２層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた実質的に透明な基板１の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法及びゾルゲル法などを用いて形成することができるが本発明ではこれらに限定されるものではない。
まず基板上にゲート電極及びキャパシタ電極、それぞれの配線を形成する。電極部分と配線部分は明確に分かれている必要はなく、本発明では特に各薄膜トランジスタの構成要素としては電極と呼称している。また電極と配線を区別する必要のない場合には、合わせてゲート、ソース、ドレイン、キャパシタ等と記載する。
図２（ａ）は、ゲート及びキャパシタを形成した段階での概略平面図及び当該平面図のＩ−Ｉ’での概略断面図である。図２（ａ）では、ソース電極とソース配線、キャパシタ電極とキャパシタ配線は一体化したストライプ状に形成されている。従って、このゲート及びキャパシタのライン上に薄膜トランジスタのアレイを配置していくことができる。
本発明の実施の形態に係る各電極（ゲート電極、ソース電極、ドレイン電極、キャパシタ電極、画素電極）及び各配線には、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）等の酸化物材料でもよい。またこの酸化物材料に不純物をドープしたものも好適に用いられる。例えば、酸化インジウムにスズ（Ｓｎ）やモリブデン（Ｍｏ）、チタン（Ｔｉ）をドープしたもの、酸化スズにアンチモン（Ｓｂ）やフッ素（Ｆ）をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウム（Ｇａ）をドープしたものなどである。この中では特に酸化インジウムにスズ（Ｓｎ）をドープした酸化インジウムスズ（通称ＩＴＯ）が高い透明性と低い抵抗率のために特に好適に用いられる。また上記導電性酸化物材料と金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、白金（Ｐｔ）、及びチタン（Ｔｉ）などの金属の薄膜を複数積層したものも使用できる。この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜 / 金属薄膜 / 導電性酸化物薄膜の順に積層した３層構造が特に好適に用いられる。また金属薄膜層での光反射や光吸収が表示装置の視認性を妨げないために金属薄膜層はできる限り薄くすることが好ましい。具体的には１ｎｍ以上２０ ｎｍ以下であることが望ましい。またＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の有機導電性材料も好適に用いることができる。透明性が必要とされない場合には、遮光性のある金属を用いても良い。具体的には上記した金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、白金（Ｐｔ）、及びチタン（Ｔｉ）などの金属を用いることができる。また一部の電極・配線のみを非透光性の材料を用いてもよい。例えば本発明の画像表示装置において、ゲート及びソースがブラックマトリクス領域のように表示領域以外の領域に形成される場合には、遮光性の金属材料で形成することもできる。
ゲート、キャパシタ、ソース、ドレイン、画素電極は同じ材料であっても構わないし、また全て違う材料であっても構わない。しかし、工程数を減らすためにゲートとキャパシタ、ソースとドレインは同一の材料であることがより望ましい。これらの配線および電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法またはスクリーン印刷、凸版印刷、インクジェット法等で形成することができるが、これらに限定されず、公知一般の方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分に保護膜を形成し、エッチングにより不要部分を除去して行うことができるが、これについてもこの方法に限定されず、公知一般のパターニング方法を用いることができる。
次にゲート電極を覆うように絶縁層４を形成する。基板上全面に形成することができる。本発明の実施の形態に係るゲート絶縁膜４に使用される材料は特に限定しないが、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上であることが望ましい。ゲート絶縁膜４は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法等のドライ成膜法や、スピンコート法、ディップコート法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。これらのゲート絶縁膜４は単層として用いても構わないし、２層以上積層して用いることもできる。また成長方向に向けて組成を傾斜したものでも構わない。
次に、図２（ｂ）に示すように、半導体活性層５を絶縁体層４上のゲート電極２直上の位置に形成する。
本発明の実施の形態に係る半導体活性層５としては、金属酸化物を主成分とする酸化物半導体材料が使用できる。酸化物半導体材料は亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）、及びガリウムのうち１種類以上の元素を含む酸化物である、酸化亜鉛（ＺｎＯ）、酸化インジウム（ＩｎＯ）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）、酸化スズ（ＳｎＯ）、酸化タングステン（ＷＯ）、及び酸化亜鉛ガリウムインジウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）などの材料が挙げられる。これらの材料の構造は単結晶、多結晶、微結晶、結晶とアモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであっても構わない。また半導体活性層に透明性が必要のない場合、用いることができるその他の無機材料としては、水素化アモルファスシリコン、微結晶シリコン、多結晶シリコン、単結晶シリコン等のシリコン半導体が挙げられる。これらの材料は、ＣＶＤ法、スパッタ法、パルスレーザー堆積法、真空蒸着法、ゾルゲル法等の方法を用いて形成される。ＣＶＤ法としてはホットワイヤーＣＶＤ法、プラズマＣＶＤ法、スパッタ法としてはＲＦマグネトロンスパッタ法、ＤＣスパッタ法、真空蒸着としては加熱蒸着、電子ビーム蒸着、イオンプレーティング法などが挙げられるがこれらに限定されるものではない。また有機材料を用いた半導体活性層としては、テトラセン、ペンタセン、オリゴチオフェン誘導体、フタロシアニン類、ベリレン誘導体等の低分子有機半導体や、ポリフルオレン、ポリフェニレンビニレン、ポリトリアリルアミン等の高分子有機半導体も挙げられるがこれらに限定されるものではない。これらの材料はスピンコート、ディップコート、スクリーン印刷、インクジェット法等を用いて形成される。なお半導体活性層５の膜厚は２０ｎｍ以上が好ましい。
次に、図２（ｃ）に示すように、保護膜６を形成する。図１で示したように、保護膜６は半導体活性層５のチャネル領域を保護するような島状に形成されており、半導体活性層５のソース電極７およびドレイン電極８との接触部分以外を覆うものである。保護膜を形成する領域は、半導体活性層５を二つの領域に分割するように一部を露出させること以外に特に制限はない。保護膜の形状は、少なくとも半導体活性層上に位置する端部が順テーパー形状となるようにすることが好ましい。直線性の高い成膜法においても保護膜６上にソース電極７およびドレイン電極８を断線することなく形成することができる。保護膜６を順テーパー形状に形成するためには、樹脂化合物からなる場合は、熱リフローや感光性材料であれば、プロキシミティ露光などを用いることで、容易にテーパー形状を得ることができる。また、保護膜６が無機材料からなる場合は、リアクティブイオンエッチング（ＲＩＥ）などの手法により、エッチング条件を制御することで、テーパー形状の角度を制御することができる。
本発明の実施の形態に係る保護膜６には、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等を使用することができるがこれらに限定されるものではない。保護膜６は本発明に係る薄膜トランジスタの半導体活性層に電気的影響を与えないために、その抵抗率が１０１１Ωｃｍ以上、特に１０１４Ωｃｍ以上であることが好ましい。保護膜６は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法等のドライ成膜法や、スピンコート法、ディップコート法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。これらの保護膜６は２層以上積層して用いても良いし、また有機絶縁材料に無機絶縁材料を混入させたものでも構わない。
保護膜６はエッチングストッパとして機能し、保護膜６をパターニングした後に、半導体活性層５のチャネル領域を保護しながらソース配線７およびドレイン電極８との接続部のみにプラズマ処理などを施こすことが可能である。それによって保護膜６から露出された半導体活性層５のソース配線７およびドレイン電極８との接続部の導電性を向上させることができ、半導体活性層５とソース配線７およびドレイン電極８との接触抵抗を減少させることができる。
さらに、図５で示したように、保護膜は多層構造とすることができる。この場合、上部の保護膜６ａをエッチングストッパあるいはレジストとして用いることで、下層の保護膜６ｂを容易にパターニングすることができる。具体的には、まず基板全面に保護膜６ｂを形成する。そして半導体活性層上に保護膜６ａをパターン形成する。保護膜６ｂの存在によって、保護膜６ａのパターニング時に、フォトリソ工程での現像液や、エッチングによる半導体活性層の劣化を回避することができる。次に、保護膜６ａをエッチングストッパあるいはレジストとして、保護膜６ｂの保護膜６ａで覆われていない領域を除去する。
以上の工程で多層構造の保護膜を容易に形成することができる。もちろん、この場合保護膜６ｂは多層に成膜することにより、多層の保護膜６ｂとすることが可能である。特に金属酸化物を半導体活性層５に用いた場合、表面を被覆する保護膜の組成によって半導体特性が大きく左右されるが、上部の保護膜６ｂと半導体活性層５と接する下部の保護膜６ｂに分けて形成することにより、上部の保護膜の形成方法や材料の自由度が大きくなり、さらには下部の保護膜６ｂにより半導体活性層の特性を保持・向上させることができる。このような下部の保護膜６ｂの例としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウムなどの金属酸化物絶縁体材料を用いることができる。またこれらの材料を成膜する際に酸素分圧を制御することにより、膜内の酸素濃度を調整し、半導体活性層のキャリア濃度を変化させＴＦＴ特性を向上させることができる。
次に、ソース及びドレインを形成する。まず図２（ｄ）に示すように、全面に配線・電極材料の導電性材料を基板全面に成膜し、保護膜６を含めて被覆する。そして、ソース電極及びドレイン電極が２箇所の半導体活性層５の露出した表面をそれぞれ覆い、電気的に接続されるようにパターニングする。このとき、画素電極と接続するドレイン電極は、保護膜６の頭頂部に掛かる様にパターニングすることが好ましい（図３（ｅ））。保護膜６の頭頂部に掛かる様にドレイン電極をパターニングすることで、保護膜の最も高い部分で後述の画素電極と接続することができる。ソース及びドレインの材料及び形成方法は、前述の通りである。図３（ｅ）では、ソース電極及びソース配線は一体化してストライプ形状に形成してある。またドレイン電極は、上述のように保護膜６上画素電極接続部を有し、またキャパシタ電極の直上にもドレイン電極が位置するような形状で形成されている。
次に、ソース電極と画素電極を絶縁するための層間絶縁層をソース及びドレインを形成した基板上に形成する（図３（ｆ））。
本発明の実施の形態に係る層間絶縁層９は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等を使用することができるがこれらに限定されるものではない。層間絶縁層９はソース配線７と画素電極１０間を絶縁するために、その抵抗率が１０１１Ωｃｍ以上、特に１０１４Ωｃｍ以上であることが好ましい。層間絶縁層９は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法等のドライ成膜法や、スピンコート法、ディップコート法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。これらの層間絶縁層９は２層以上積層して用いても良い。また成長方向に向けて組成を傾斜したものとしても良い。
層間絶縁層９は、保護膜６上に開口部を有しており、保護膜上でドレイン電極８と画素電極１０を接続させることができる。開口部は保護膜の形成と同時又は形成後にフォトリソグラフィ法やエッチング等の公知の方法を用いて設けられる。また層間絶縁層９には、例えば、赤、緑、青のような顔料もしくは染料を含むカラーフィルタ材料を使用することができる。層間絶縁層９にカラーフィルタ材料を用いることにより、薄膜トランジスタ上にカラーフィルタを形成したＣＯＡ基板を作製することが可能である。ＣＯＡ基板においては、薄膜トランジスタとカラーフィルタの位置合わせが容易であり、位置合わせ誤差を小さくすることが可能であるため、開口率の向上や歩留まりの向上が期待できる。
最後に層間絶縁層９上に導電性材料を成膜し、所定の画素形状にパターニングして画素電極１０を形成することにより本発明のアクティブマトリクス基板となる。
図３（ｇ）では、保護膜６の頭頂部に形成されたドレイン電極８の高さが層間絶縁層の表面と一致しているが、これに限られるわけではない。例えば保護膜６の頭頂部の高さが層間絶縁層表面よりも低い場合、図４のようにドレイン電極が露出するように層間絶縁膜に開口部を形成し（図４Ａ）、その上から画素電極を形成することにより導通を取ることができる（図４Ｂ）。一方、保護膜６の頭頂部の高さが層間絶縁層表面と同じレベルかそれ以上の高さだとドレイン電極が層間絶縁層上に突出するため導通が取りやすい。いずれの場合にしてもドレイン電極と画素電極の導通が取れ、ソース電極が層間絶縁層で覆われて絶縁されており、表示要素１１に支障のない範囲であれば良い。
このようにして作成した本発明のアクティブマトリクス基板上に、画像表示要素１１及び対向電極１２を積層することで、図１及び図５に示したような画像表示装置とすることができる。画像表示要素の例としては、電気泳動方式の表示媒体（電子ペーパー）や、液晶表示媒体、有機ＥＬ、無機ＥＬ等が挙げられる。積層方法としては、本発明のアクティブマトリクス基板と、対向基板１３、対向電極、画像表示要素の積層体を貼り合わせる方法や、本発明のアクティブマトリクス基板上に画像表示要素、対向電極、対向基板を順次積層する方法等、画像表示要素の種類により適宜選択すればよい。
次に、本発明の第２の実施の形態を説明する。
図８は、本発明のアクティブマトリクス基板のＴＦＴアレイの構成例を示す平面図及び概略断面図である。ただし画素電極及び層間絶縁層は図示していない。本発明のアクティブマトリクス基板では、保護膜６がストライプ状に形成されている。前述のように、保護膜は半導体活性層５上を通るように配置することから、直線上に形成された一つのＴＦＴアレイの列は、当該列の各ＴＦＴを構成する独立した半導体活性層をそれぞれ二つの露出領域に分割するように一つのストライプ状の保護膜６を形成することによって、ＴＦＴアレイの当該列の全てのＴＦＴの保護膜を兼ねることができる。図８に示した第２の実施の形態に係るアクティブマトリクス基板の例では、ゲート２、キャパシタ３、ソース７についても電極領域と配線領域の区別なくストライプ状に形成されている。
第２の実施の形態においても、第１の実施の形態と同様の材料を用いて、アクティブマトリクス基板１０１における基板及び薄膜トランジスタの所定構成要素を実質的に透明なものとすれば、表示要素１１をアクティブマトリクス基板側から視認する構成の画像表示とすることができる。この場合、アクティブマトリクス基板の各配線および電極、ゲート絶縁層は実質的に透明である。半導体活性層も実質的に透明とすることができる金属酸化物半導体が好ましい。また部分的に透光性でない材料を用いた場合であっても、表示装置の表示領域における各構成要素が実質的に透明であれば良い。ここで、「実質的に透明」とは可視光である波長領域４００ｎｍ以上７００ｎｍ以下の範囲内で透過率が７０％以上であることをいうものとする。ここで層間絶縁層に、着色層を形成してカラーフィルタとすれば、ＣＯＡ構造のアクティブマトリクス基板となる。
以下、本発明の第２の実施の形態の各構成要素について、アクティブマトリクス基板の製造工程に沿って詳細に説明する。
本発明の実施の形態に係る基板１としては、第１の実施の形態と同じ材料を使用することができる。
図９（ａ）は、ゲート及びキャパシタを形成した段階での概略平面図及び当該平面図のＩ−Ｉ’での概略断面図である。図９（ａ）では、ソース電極とソース配線、キャパシタ電極とキャパシタ配線は一体化したストライプ状に形成されている。従って、このゲート及びキャパシタのライン上に薄膜トランジスタのアレイを配置していくことができる。
本発明の第２の実施の形態に係る各電極（ゲート電極、ソース電極、ドレイン電極、キャパシタ電極、画素電極）及び各配線は、第１の実施の形態と同様の材料及び形成方法により形成することができる。
次に、図９（ｂ）に示すように、半導体活性層５を絶縁体層４上のゲート電極２直上の位置に形成する。
本発明の第２の実施の形態に係る半導体活性層５は、第１の実施の形態と同様の材料及び形成方法により形成することができる。
次に、図９（ｃ）に示すように、保護膜６を形成する。図１で示したように、保護膜６は半導体活性層５のチャネル領域を保護するように形成されており、半導体活性層５のソース電極７およびドレイン電極８との接触部分以外を覆うものである。従って半導体活性層が当該ストライプ方向に直交するように長辺を持つ長方形形状である場合には、ストライプ状に形成される保護膜の幅は、半導体活性層の長辺の長さよりも小さい。保護膜の形状は、そのストライプ縁の端部が順テーパー形状となるようにすることが好ましい。直線性の高い成膜法においても保護膜６上にソース電極７およびドレイン電極８を断線することなく形成することができる。保護膜６を順テーパー形状に形成するためには、樹脂化合物からなる場合は、熱リフローや感光性材料であれば、プロキシミティ露光などを用いることで、容易にテーパー形状を得ることができる。また、保護膜６が無機材料からなる場合は、リアクティブイオンエッチング（ＲＩＥ）などの手法により、エッチング条件を制御することで、テーパー形状の角度を制御することができる。
本発明の第２の実施の形態に係る保護膜６には、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等を使用することができるがこれらに限定されるものではない。保護膜６は本発明に係る薄膜トランジスタの半導体活性層に電気的影響を与えないために、その抵抗率が１０１１Ωｃｍ以上、特に１０１４Ωｃｍ以上であることが好ましい。保護膜６は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法等のドライ成膜法や、スピンコート法、ディップコート法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。これらの保護膜６は２層以上積層して用いても良いし、また有機絶縁材料に無機絶縁材料を混入させたものでも構わない。
保護膜６をストライプの形状で形成することにより、ストライプ方向の正確な位置あわせが不要となることから、アライメント時に注意すべき位置ずれを一方の方向に抑えることができ、位置合わせ精度が向上し、アクティブマトリクス基板を歩留まり良く製造することができる。特に、保護膜６に有機絶縁膜を用いて、スクリーン印刷などの印刷法を用いる場合は、保護膜をドット状の小さな孤立パターンで形成すると、印刷版の目詰まりによる吐出不良や転写不良などによる位置ずれが、アクティブマトリクス基板を上部から２次元で見た時、Ｘ軸方向とＹ軸方向の両軸方向について生じ、位置合わせの精度を確保することが困難となることから、ストライプの形状で保護膜６を形成することが好ましい。
保護膜６はエッチングストッパとして機能し、保護膜６をパターニングした後に、半導体活性層５のチャネル領域を保護しながらソース配線７およびドレイン電極８との接続部のみにプラズマ処理などを施こすことが可能である。それによって保護膜６から露出された半導体活性層５のソース配線７およびドレイン電極８との接続部の導電性を向上させることができ、半導体活性層５とソース配線７およびドレイン電極８との接触抵抗を減少させることができる。
さらに、図５で示したように、保護膜は多層構造とすることができ、第２の実施の形態ではストライプ状の保護膜６ａの下部にストライプ状の保護膜６ｂが形成されている。この場合も、第１の実施の形態と同様に形成することができる。
次に、ソース及びドレインを形成する。まず図９（ｄ）に示すように、全面に配線・電極材料の導電性材料を基板全面に成膜し、保護層６を含めて被覆する。そして、ソース電極７及びドレイン電極８が２箇所の半導体活性層５の露出した表面をそれぞれ覆い、電気的に接続されるようにパターニングする。このとき、画素電極と接続するドレイン電極は、保護膜の頭頂部に掛かる様にパターニングすることが好ましい（図１０（ｅ））。ソース及びドレインの材料及び形成方法は、前述の通りである。図１０（ｅ）では、ソース電極及びソース配線は一体化してストライプ形状に形成してある。またドレイン電極は、上述のように保護膜６上画素電極接続部を有し、またキャパシタ電極の直上にもドレイン電極が位置するような形状で形成されている。
次に、ソース電極と画素電極を絶縁するための層間絶縁層９をソース及びドレインを形成した基板上に形成する（図１０（ｆ））。
本発明の第２の実施の形態に係る層間絶縁層９は、第１の実施の形態と同様に形成することが出来る。
層間絶縁層９は、保護膜６上に開口部を有しており、保護膜上でドレイン電極８と画素電極１０を接続させることができる。開口部は保護膜の形成と同時又は形成後にフォトリソグラフィ法やエッチング等の公知の方法を用いて設けられる。また層間絶縁層９には、例えば、赤、緑、青のような顔料もしくは染料を含むカラーフィルタ材料を使用することができる。層間絶縁層９にカラーフィルタ材料を用いることにより、薄膜トランジスタ上にカラーフィルタを形成したＣＯＡ基板を作製することが可能である。ＣＯＡ基板においては、薄膜トランジスタとカラーフィルタの位置合わせが容易であり、位置合わせ誤差を小さくすることが可能であるため、開口率の向上や歩留まりの向上が期待できる。図１１（Ｂ）はこのように層間絶縁層を各色（例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ））の着色層として配列し、カラーフィルタ層としたアクティブマトリクス基板の構成例である。ただし画素電極１０は図示していない。図１１（Ａ）は図１１（Ｂ）のＩ−Ｉ’線での断面図である。図１３に示すように、ストライプ状の着色層を形成する場合には、保護膜６を着色層の区切り（隔壁）として用いることができる。従って、特に各種印刷法を用いて各色の着色層を塗り分けて形成する場合には、混色させずに形成することが可能である。
最後に層間絶縁層９上に導電性材料を成膜し、所定の画素形状にパターニングして画素電極１０を形成することにより本発明のアクティブマトリクス基板となる。図１１では、保護膜６の頭頂部に形成されたドレイン電極８の高さが層間絶縁層の表面と一致しているが、これに限られるわけではない。例えば保護膜６の頭頂部の高さが層間絶縁層表面よりも低い場合、図４のようにドレイン電極が露出するように層間絶縁膜に開口部を形成し（図４Ａ）、その上から画素電極を形成することにより導通を取ることができる（図４Ｂ）。一方、保護膜６の頭頂部の高さが層間絶縁層表面と同じレベルかそれ以上の高さだとドレイン電極が層間絶縁層上に突出するため導通が取りやすい。いずれの場合にしてもドレイン電極と画素電極の導通が取れ、ソース電極が層間絶縁層で覆われて絶縁されており、表示要素１１に支障のない範囲であれば良い。
このようにして作成した本発明のアクティブマトリクス基板上に、画像表示要素１１及び対向電極１２を積層することで、図８に示したような画像表示装置とすることができる。画像表示要素の例としては、電気泳動方式の表示媒体（電子ペーパー）や、液晶表示媒体、有機ＥＬ、無機ＥＬ等が挙げられる。積層方法としては、本発明のアクティブマトリクス基板と、対向基板１３、対向電極、画像表示要素の積層体を貼り合わせる方法や、本発明のアクティブマトリクス基板上に画像表示要素、対向電極、対向基板を順次積層する方法等、画像表示要素の種類により適宜選択すればよい。
次に、本発明の第３の実施の形態を説明する。
図１２は、本発明のアクティブマトリクス基板のＴＦＴアレイの構成例を示す概略断面図及び平面図である。ただし画素電極及び層間絶縁層は図示していない。本発明のアクティブマトリクス基板では、保護膜６が各画素を区画するブラックマトリクスを構成している。前述のように、保護膜は半導体活性層５上を通るように配置することから、格子状に形成された保護膜の少なくとも一辺に薄膜トランジスタが形成される。ＴＦＴアレイの各ＴＦＴを構成する独立した半導体活性層をそれぞれ二つの露出領域に分割するように格子状の保護膜を形成し、さらに保護膜に遮光性を持たせることにより、ＴＦＴアレイの当該列の全てのＴＦＴの保護膜と、ブラックマトリクスを兼ねることができる。図１２に示した第３の実施の形態に係るアクティブマトリクス基板の例では、ゲート２、キャパシタ３、ソース７が電極領域と配線領域の区別なくストライプ状に形成されている。
本発明の第３の実施の形態の画像表示装置では、第１の実施の形態と同様に、アクティブマトリクス基板１０１における基板及び薄膜トランジスタの所定構成要素を実質的に透明なものとすれば、表示要素１１をアクティブマトリクス基板側から視認する構成の画像表示とすることができる。この場合、アクティブマトリクス基板の各配線および電極、ゲート絶縁層は実質的に透明である。半導体活性層も実質的に透明とすることができる金属酸化物半導体が好ましい。また部分的に透光性でない材料を用いた場合であっても、表示装置の表示領域における各構成要素が実質的に透明であれば良い。ここで、「実質的に透明」とは可視光である波長領域４００ｎｍ以上７００ｎｍ以下の範囲内で透過率が７０％以上であることをいうものとする。ここで層間絶縁層に、着色層を形成してカラーフィルタとすれば、ＣＯＡ構造のアクティブマトリクス基板となる。
図１２（Ａ）は、図１２（Ｂ）のアクティブマトリクス基板のＩ−Ｉ’線での断面図である。保護膜６により、画素が区画されているので、区画された領域ごとに各色（例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ））の着色層を形成することで、層間絶縁層がカラーフィルタ層を兼ねたＣＯＡ構造のアクティブマトリクス基板となる。
以下、本発明の第３の実施の形態の各構成要素について、アクティブマトリクス基板の製造工程に沿って詳細に説明する。
本発明の実施の形態に係る基板１としては、第１の実施の形態と同じ材料を使用することができる。
図１３（ａ）は、ゲート及びキャパシタを形成した段階での概略平面図及び当該平面図のＩ−Ｉ’での概略断面図である。図１３（ａ）では、ソース電極とソース配線、キャパシタ電極とキャパシタ配線は一体化したストライプ状に形成されている。従って、このゲート及びキャパシタのライン上に薄膜トランジスタのアレイを配置していくことができる。
本発明第３の実施の形態に係る各電極（ゲート電極、ソース電極、ドレイン電極、キャパシタ電極、画素電極）及び各配線は第１の実施の形態と同様の材料及び形成方法により形成することができる。
次に、図１３（ｂ）に示すように、半導体活性層５を絶縁体層４上のゲート電極２直上の位置に形成する。
本発明の第３の実施の形態に係る半導体活性層５は、第１の実施の形態と同様の材料及び形成方法により形成することができる。
次に、図１３（ｃ）に示すように、保護膜６を形成する。図１で示したように、保護膜６は半導体活性層５のチャネル領域を保護するように形成されており、半導体活性層５のソース電極７およびドレイン電極８との接触部分以外を覆うものである。そして図１２で示したように、基板上平面で格子状に形成される。従って半導体活性層が、半導体活性層上に形成される保護膜の格子状の辺方向と直交するように長辺を持つ長方形形状である場合には、形成される保護膜の当該辺幅は、半導体活性層の長辺の長さよりも小さい。また保護膜の形状は、その半導体活性層上に形成される辺の端部が順テーパー形状となるようにすることが好ましい。直線性の高い成膜法においても保護膜６上にソース電極７およびドレイン電極８を断線することなく形成することができる。保護膜６を順テーパー形状に形成するためには、樹脂化合物からなる場合は、熱リフローや感光性材料であれば、プロキシミティ露光などを用いることで、容易にテーパー形状を得ることができる。また、保護膜６が無機材料からなる場合は、リアクティブイオンエッチング（ＲＩＥ）などの手法により、エッチング条件を制御することで、テーパー形状の角度を制御することができる。
本発明の第３の実施の形態に係る保護膜６には、遮光性の材料として、クロム（Ｃｒ）、酸化クロム（ＣｒＯｘ）、ケイ化タンタル（ＴａＳｉ）、窒化ケイ化タンタル（ＴａＳｉＮ）、酸化窒化ケイ化タンタル（ＴａＳｉＮＯ）、ケイ化ジルコニウム（ＺｒＳｉ）、窒化ケイ化ジルコニウム（ＺｒＳｉＮ）、カーボンブラックを分散した樹脂などを用いることができる。ブラックマトリクスとしての保護膜の遮光性については、近紫外および可視光領域である波長領域３５０ｎｍ以上７００ｎｍ以下の範囲内での透過率が１％以下、すなわち光学濃度（ＯＤ値）が２以上、好ましくは透過率が０．１％以下、すなわちＯＤ値が３以上であることが望ましい。また後述するように、多層にする場合、全ての層で遮光性の材料を用いる必要がなく、上記以外の材料として、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等を使用することができるがこれらに限定されるものではない。
保護膜６は本発明に係る薄膜トランジスタの半導体活性層に電気的影響を与えないために、その抵抗率が１０１１Ωｃｍ以上、特に１０１４Ωｃｍ以上であることが好ましい。保護膜６は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法等のドライ成膜法や、スピンコート法、ディップコート法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。これらの保護膜６は２層以上積層して用いても良いし、また有機絶縁材料に無機絶縁材料を混入させたものでも構わない。
保護膜６はエッチングストッパとして機能し、保護膜６をパターニングした後に、半導体活性層５のチャネル領域を保護しながらソース配線７およびドレイン電極８との接続部のみにプラズマ処理などを施こすことが可能である。それによって保護膜６から露出された半導体活性層５のソース配線７およびドレイン電極８との接続部の導電性を向上させることができ、半導体活性層５とソース配線７およびドレイン電極８との接触抵抗を減少させることができる。
さらに、図５で示したように、保護膜は多層構造とすることができ、第３の実施の形態では格子状の遮光性保護膜６ａの下部に格子状の保護膜６ｂが形成されている。この場合も、第１の実施の形態と同様に形成することができる。
次に、ソース及びドレインを形成する。全面に配線・電極材料の導電性材料を基板全面に成膜し、保護層６を含めて被覆する。そして、ソース電極及びドレイン電極が２箇所の半導体活性層５の露出した表面をそれぞれ覆い、電気的に接続されるようにパターニングする。このとき、画素電極と接続するドレイン電極は、保護膜の頭頂部に掛かる様にパターニングすることが好ましい（図１３（ｄ））。ソース及びドレインの材料及び形成方法は、前述の通りである。図１２に示した本発明のアクティブマトリクス基板では、ソース電極及びソース配線は一体化してストライプ形状に形成してある。またドレイン電極は、上述のように保護膜６上画素電極接続部を有し、またキャパシタ電極の直上にもドレイン電極が位置するような形状で形成されている。
次に、ソース電極と画素電極を絶縁するための層間絶縁層９をソース及びドレインを形成した基板上に形成する（図１４（ｅ））。
本発明の第３の実施の形態に係る層間絶縁層９は、第１の実施の形態と同様に形成することが出来る。
層間絶縁層９は、保護膜６上に開口部を有しており、保護膜上でドレイン電極８と画素電極１０を接続させることができる。開口部は保護膜の形成と同時又は形成後にフォトリソグラフィ法やエッチング等の公知の方法を用いて設けられる。層間絶縁層９には、例えば、赤、緑、青のような顔料もしくは染料を含むカラーフィルタ材料を使用することができる。層間絶縁層９にカラーフィルタ材料を用いることにより、薄膜トランジスタ上にカラーフィルタを形成したＣＯＡ基板を作製することが可能である。ＣＯＡ基板においては、薄膜トランジスタとカラーフィルタの位置合わせが容易であり、位置合わせ誤差を小さくすることが可能であるため、開口率の向上や歩留まりの向上が期待できる。また着色層を形成する場合には、保護膜６を着色層の区切り（隔壁）として用いることができるので、特に各種印刷法を用いて各色の着色層を塗り分けて形成する場合には、各画素の着色層を混色させずに形成することが可能である。
最後に層間絶縁層９上に導電性材料を成膜し、所定の画素形状にパターニングして画素電極１０を形成することにより本発明のアクティブマトリクス基板となる。図１４（ｆ）では、保護膜６の頭頂部に形成されたドレイン電極８の高さが層間絶縁層と一致しているが、これに限られるわけではない。例えば保護膜６の頭頂部の高さが層間絶縁層表面よりも低い場合、図４のようにドレイン電極が露出するように層間絶縁膜に開口部を形成し（図４Ａ）、その上から画素電極を形成することにより導通を取ることができる（図４Ｂ）。一方、保護膜６の頭頂部の高さが層間絶縁層表面と同じレベルかそれ以上の高さだとドレイン電極が層間絶縁層上に突出するため導通が取りやすい。いずれの場合にしてもドレイン電極と画素電極の導通が取れ、ソース電極が層間絶縁層で覆われて絶縁されており、表示要素１１に支障のない範囲であれば良い。
このようにして作成した本発明のアクティブマトリクス基板上に、画像表示要素１１及び対向電極１２を積層することで、図１２に示したような画像表示装置とすることができる。画像表示要素の例としては、電気泳動方式の表示媒体（電子ペーパー）や、液晶表示媒体、有機ＥＬ、無機ＥＬ等が挙げられる。積層方法としては、本発明のアクティブマトリクス基板と、対向基板１３、対向電極、画像表示要素の積層体を貼り合わせる方法や、本発明のアクティブマトリクス基板上に画像表示要素、対向電極、対向基板を順次積層する方法等、画像表示要素の種類により適宜選択すればよい。
以下、本発明のアクティブマトリクス基板及び画像表示装置を、実施例を用いて説明する。なお、本発明は実施例の構成に限定されるわけではない。
〔実施例１〕
実質的に透明な基板１として、厚さ０．７ｍｍのコーニング社製無アルカリガラス１７３７を用いて、実質的に透明な基板１の一方の面にＤＣマグネトロンスパッタリング法によりＩＴＯを１００ｎｍの膜厚に成膜し、フォトリソグラフィ法により所望の形状にパターニングした。具体的には、ＩＴＯ膜上にポジ型レジストを膜厚１μｍになるよう塗布し、所望の形状がパターニングされたマスクを用いて露光を行い、その後、アルカリ現像液を用いて現像を行うことで所望の形状のレジストパターンを形成した。その後、ＩＴＯエッチング液に基板１を浸漬し、不要なＩＴＯを溶解させた。レジスト剥離液を使用してレジストパターンを除去し、図２（ａ）に示した形状のゲート２およびキャパシタ３を形成した。
ゲート２およびキャパシタ３を形成した基板１上に、ＲＦマグネトロンスパッタリング法により酸化窒化シリコン（ＳｉＯＮ）を３００ｎｍの膜厚で成膜し、ゲート絶縁膜４とした。
引き続き、ゲート絶縁膜４の上に酸化亜鉛インジウムガリウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）をＲＦマグネトロンスパッタリング法により４０ｎｍの膜厚で成膜し、前記ゲート配線２およびキャパシタ配線３の形成で述べたのと同様に、フォトリソグラフィ法により図２（ｂ）に示した形状にパターニングを行い、半導体活性層５とした。
半導体活性層５を形成した基板上に感光性アクリル樹脂を膜厚２μｍの膜厚で塗布し、テーパー形状を得るためにプロキシミティ露光を行った。その後、現像、焼成を行うことで半導体活性層上に図２（ｃ）に示した形状にパターニングし、半導体活性層のチャネル領域を保護する保護膜６を形成した。
次に、保護膜６を形成した基板上にＤＣマグネトロンスパッタリング法を用いてＩＴＯを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法により、図３（ｅ）に示した形状にパターニングすることでソース７およびドレイン８を形成した。
次に、ソース７およびドレイン８を形成した基板上に層間絶縁層９として、それぞれ赤、緑、青色に着色された感光性のカラーフィルタ材料を１．５μｍの膜厚になるよう塗布し、露光、現像することでパターニングを行い、カラーフィルタ層を兼ねる層間絶縁層９を形成した。また、上述の層間絶縁層のパターニングにおいて、ドレイン電極８と画素電極１０とを電気的に接続するために、保護膜６上に形成されているドレイン電極８上の層間絶縁層９に開口部を設けた。
基板上にＤＣマグネトロンスパッタリング法によりＩＴＯを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法によりパターニングを行い、画素電極１０とし、アクティブマトリクス基板を作製した。画素電極１０は層間絶縁層９の開口部においてドレイン電極８と電気的に接続されている。
作製した薄膜トランジスタ上に、画像表示要素１１、対向電極１２および対向基板１３としてＥ Ｉｎｋ社製Ｖｉｚｐｌｅｘ（登録商標） Ｉｍａｇｉｎｇ Ｆｉｌｍを貼り付け、実施例１の画像表示装置とした。
〔実施例２〕
実質的に透明な基板１として、厚さ０．７ｍｍのコーニング社製無アルカリガラス１７３７を用いて、実質的に透明な基板１の一方の面にＤＣマグネトロンスパッタリング法によりＩＴＯを１００ｎｍの膜厚に成膜し、フォトリソグラフィ法により所望の形状にパターニングした。具体的には、ＩＴＯ膜上にポジ型レジストを膜厚１μｍになるよう塗布し、所望の形状がパターニングされたマスクを用いて露光を行い、その後、アルカリ現像液を用いて現像を行うことで所望の形状のレジストパターンを形成した。その後、ＩＴＯエッチング液に基板１を浸漬し、不要なＩＴＯを溶解させた。レジスト剥離液を使用してレジストパターンを除去し、図６（ａ）に示した形状のゲート２およびキャパシタ３を形成した。
ゲート２およびキャパシタ３を形成した基板１上にＲＦマグネトロンスパッタリング法により酸化窒化シリコン（ＳｉＯＮ）を３００ｎｍの膜厚で成膜し、ゲート絶縁膜４とした。
引き続き、ゲート絶縁膜４の上に酸化亜鉛インジウムガリウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）をＲＦマグネトロンスパッタリング法により４０ｎｍの膜厚で成膜し、前記ゲート配線２およびキャパシタ配線３の形成で述べたのと同様に、フォトリソグラフィ法により図６（ｂ）に示した形状にパターニングを行い、半導体活性層５とした。
半導体活性層５を形成した基板上にＲＦスパッタリング法によりＳｉＯＮ膜を８０ｎｍの膜厚で成膜した（図６（ｃ））。その上に感光性アクリル樹脂を膜厚２μｍの膜厚で塗布し、露光、現像を行い、半導体活性層５上に図６（ｄ）に示した保護膜６ａのパターンを形成した。その後、アクリル樹脂からなる保護膜６ａのパターンをマスクとして、リアクティブイオンエッチングによりＳｉＯＮ膜のエッチングを行い、無機膜の下部保護膜６ｂと有機物膜の上部保護膜６ｂの２層からなる保護膜６を形成した（図６（ｅ））。またＳｉＯＮ膜のエッチング後に続けて、半導体活性層５の保護膜６から露出している部分にＡｒプラズマ処理をおこなった。
次に、ＤＣマグネトロンスパッタリング法を用いてＩＴＯを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法により図６（ｆ）に示した形状にパターニングし、ソース７およびドレイン電極８を形成した。
次に、層間絶縁層９として、それぞれ赤、緑、青色に着色された感光性のカラーフィルタ材料を１．５μｍの膜厚になるよう塗布し、露光、現像することでパターニングを行い、カラーフィルタ層を兼ねる層間絶縁層９を形成した（図６（ｇ））。また、ドレイン電極８と画素電極１０とを電気的に接続するために、保護膜６上に形成されているドレイン電極８上の層間絶縁層９に開口部を設けている。
ＤＣマグネトロンスパッタリング法によりＩＴＯを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法によりパターニングを行い、画素電極１０とし、アクティブマトリクス基板を作製した。画素電極１０は層間絶縁層９の開口部においてドレイン電極８と電気的に接続されている（図６（ｈ））。
作製した薄膜トランジスタ上に、画像表示要素１１、対向電極１２および対向基板１３としてＥ Ｉｎｋ社製Ｖｉｚｐｌｅｘ（登録商標） Ｉｍａｇｉｎｇ Ｆｉｌｍを貼り付け、実施例２の画像表示装置とした。
〔実施例３〕
実質的に透明な基板１として、厚さ０．７ｍｍのコーニング社製無アルカリガラス１７３７を用いて、実質的に透明な基板１の一方の面にＤＣマグネトロンスパッタリング法によりＩＴＯを１００ｎｍの膜厚に成膜し、フォトリソグラフィ法により所望の形状にパターニングした。具体的には、ＩＴＯ膜上にポジ型レジストを膜厚１μｍになるよう塗布し、所望の形状がパターニングされたマスクを用いて露光を行い、その後、アルカリ現像液を用いて現像を行うことで所望の形状のレジストパターンを形成した。その後、ＩＴＯエッチング液に基板１を浸漬し、不要なＩＴＯを溶解させた。レジスト剥離液を使用してレジストパターンを除去し、図９（ａ）に示した形状のゲート２およびキャパシタ３を形成した。
ゲート２およびキャパシタ３を形成した基板１上に、ＲＦマグネトロンスパッタリング法により酸化窒化シリコン（ＳｉＯＮ）を３００ｎｍの膜厚で成膜し、ゲート絶縁膜４とした。
引き続き、ゲート絶縁膜４の上に酸化亜鉛インジウムガリウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）をＲＦマグネトロンスパッタリング法により４０ｎｍの膜厚で成膜し、前記ゲート配線２およびキャパシタ配線３の形成で述べたのと同様に、フォトリソグラフィ法により図９（ｂ）に示した形状にパターニングを行い、半導体活性層５とした。
半導体活性層５を形成した基板上に感光性アクリル樹脂を膜厚２μｍの膜厚で塗布し、テーパー形状を得るためにプロキシミティ露光を行なった。その後、現像、焼成を行うことで半導体活性層上に図９（ｃ）に示すようにストライプ状にパターニングし、半導体活性層のチャネル領域を保護する保護層６を形成した。
次に、保護層６を形成した基板上にＤＣマグネトロンスパッタリング法を用いてＩＴＯを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法により、図１０（ａ）に示した形状にパターニングすることでソース７およびドレイン８を形成した。
次に、ソース７およびドレイン８を形成した基板上に層間絶縁層９として、それぞれ赤、緑、青色に着色された感光性のカラーフィルタ材料を１．５μｍの膜厚になるように塗布し、露光、現像することでパターニングを行い、カラーフィルタ層を兼ねる層間絶縁層９を形成した。また、上述の層間絶縁層のパターニングにおいて、ドレイン電極８と画素電極１０とを電気的に接続するために、保護膜６上に形成されているドレイン電極８上の層間絶縁層９には開口部を設けた。
基板上にＤＣマグネトロンスパッタリング法によりＩＴＯを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法によりパターニングを行い、画素電極１０とし、アクティブマトリクス基板を作製した。画素電極１０は層間絶縁層９の開口部においてドレイン電極８と電気的に接続されている。
作製した薄膜トランジスタ上に、画像表示要素１１、対向電極１２および対向基板１３としてＥ Ｉｎｋ社製Ｖｉｚｐｌｅｘ（登録商標） Ｉｍａｇｉｎｇ Ｆｉｌｍを貼り付け、実施例３の画像表示装置とした。
〔実施例４〕
実質的に透明な基板１として、厚さ０．７ｍｍのコーニング社製無アルカリガラス１７３７を用いて、実質的に透明な基板１の一方の面にＤＣマグネトロンスパッタリング法によりＩＴＯを１００ｎｍの膜厚に成膜し、フォトリソグラフィ法により所望の形状にパターニングした。具体的には、ＩＴＯ膜上にポジ型レジストを膜厚１μｍになるよう塗布し、所望の形状がパターニングされたマスクを用いて露光を行い、その後、アルカリ現像液を用いて現像を行うことで所望の形状のレジストパターンを形成した。その後、ＩＴＯエッチング液に基板１を浸漬し、不要なＩＴＯを溶解させた。レジスト剥離液を使用してレジストパターンを除去し、図１３（ａ）に示した形状のゲート２およびキャパシタ３を形成した。
ゲート２およびキャパシタ３を形成した基板１上に、ＲＦマグネトロンスパッタリング法により酸化窒化シリコン（ＳｉＯＮ）を３００ｎｍの膜厚で成膜し、ゲート絶縁膜４とした。
引き続き、ゲート絶縁膜４の上に酸化亜鉛インジウムガリウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）をＲＦマグネトロンスパッタリング法により４０ｎｍの膜厚で成膜し、前記ゲート配線２およびキャパシタ配線３の形成で述べたのと同様に、フォトリソグラフィ法により図１３（ｂ）に示した形状にパターニングを行い、半導体活性層５とした。
半導体活性層５を形成した基板上にカーボンブラックを分散した感光性アクリル樹脂を膜厚２μｍの膜厚で塗布し、テーパー形状を得るためにプロキシミティ露光を行った。その後、現像、焼成行うことで格子状の保護層６を半導体活性層上に一辺が該当するようにパターニングし、半導体活性層のチャネル領域を保護する保護層６を形成した。
次に、保護層６を形成した基板上にＤＣマグネトロンスパッタリング法を用いてＩＴＯを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法により、図１３（ｄ）に示した形状にパターニングすることでソース７およびドレイン８を形成した。
次に、ソース７およびドレイン８を形成した基板上に層間絶縁層９として、保護層６の開口部にそれぞれ赤、緑、青色に着色された感光性のカラーフィルタ材料を１．５μｍの膜厚になるよう塗布し、露光、現像することでパターニングを行い、カラーフィルタ層を兼ねる層間絶縁層９を形成した。また、上述の層間絶縁層のパターニングにおいて、ドレイン電極８と画素電極１０とを電気的に接続するために、保護膜６上に形成されているドレイン電極８上の層間絶縁層９には開口部を設けた。
基板上にＤＣマグネトロンスパッタリング法によりＩＴＯを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法によりパターニングを行い、画素電極１０とし、アクティブマトリクス基板を作製した。画素電極１０は層間絶縁層９の開口部においてドレイン電極８と電気的に接続されている。
作製した薄膜トランジスタ上に、画像表示要素１１、対向電極１２および対向基板１３としてＥ Ｉｎｋ社製Ｖｉｚｐｌｅｘ（登録商標） Ｉｍａｇｉｎｇ Ｆｉｌｍを貼り付け、実施例４の画像表示装置とした。
実施例１〜４で作成した画像表示装置はいずれも画素欠陥なく動作することが確認できた。
１０１・・・アクティブマトリクス基板
１０２・・・薄膜トランジスタ
１・・・透明な基板
２・・・ゲート電極（ゲート配線）
３・・・キャパシタ電極（キャパシタ配線）
４・・・ゲート絶縁膜
５・・・半導体活性層
６・・・保護膜
６ａ・・・上部保護膜
６ｂ・・・下部保護膜
７・・・ソース電極（ソース配線）
８・・・ドレイン電極
９・・・層間絶縁層
１０・・・画素電極
１１・・・画像表示要素
１２・・・対向電極
１３・・・対向基板

Claims (11)

  1. 基板上に、ゲート電極と、前記ゲート電極上のゲート絶縁層と、前記ゲート絶縁層上の半導体活性層と、前記半導体活性層に接続されたソース電極及びドレイン電極と、前記ドレイン電極と接続された画素電極と、前記ソース電極と前記画素電極を絶縁するための層間絶縁層と、を有する薄膜トランジスタは画素を構成し、該画素を複数配列して形成されたアクティブマトリクス基板であって、前記半導体活性層を二つの露出領域に分けるように前記半導体活性層上に保護膜が形成され、該二つの露出領域の一方に前記ソース電極が、他方に前記ドレイン電極がそれぞれ前記半導体活性層と接続され、前記ドレイン電極は前記保護膜上で前記画素電極と接続され、前記保護膜は少なくとも、前記半導体活性層と接する無機絶縁材料を含む下部保護膜と、前記下部保護膜上に形成された有機絶縁材料を含む上部保護膜と、からなるアクティブマトリクス基板において、
    前記複数の薄膜トランジスタは直線状に配列され、前記複数の薄膜トランジスタを構成する独立した複数の半導体活性層は直線状に並列され、前記保護膜は前記複数の半導体活性層をそれぞれ二つの露出領域に分割するように前記複数の半導体活性層に渡ってストライプ状に形成され、前記ゲート電極と前記保護膜は直交していることを特徴とする請求項１に記載のアクティブマトリクス基板。
  2. 基板上に、ゲート電極と、前記ゲート電極上のゲート絶縁層と、前記ゲート絶縁層上の半導体活性層と、前記半導体活性層に接続されたソース電極及びドレイン電極と、前記ドレイン電極と接続された画素電極と、前記ソース電極と前記画素電極を絶縁するための層間絶縁層と、を有する薄膜トランジスタは画素を構成し、該画素を複数配列して形成されたアクティブマトリクス基板であって、前記半導体活性層を二つの露出領域に分けるように前記半導体活性層上に保護膜が形成され、該二つの露出領域の一方に前記ソース電極が、他方に前記ドレイン電極がそれぞれ前記半導体活性層と接続され、前記ドレイン電極は前記保護膜上で前記画素電極と接続され、前記保護膜は少なくとも、前記半導体活性層と接する無機絶縁材料を含む下部保護膜と、前記下部保護膜上に形成された有機絶縁材料を含む上部保護膜と、からなるアクティブマトリクス基板において、
    前記保護膜は前記半導体活性層をそれぞれ二つの露出領域に分割するよう形成され、かつ画素を区画する格子状に形成され、かつ遮光性を持つよう形成されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
  3. 前記保護膜の形状が順テーパー形状となっていることを特徴とする請求項１又は２に記載のアクティブマトリクス基板。
  4. 前記層間絶縁層が所定の色に着色されていることを特徴とする請求項１乃至３のいずれかに記載のアクティブマトリクス基板。
  5. 前記半導体活性層が金属酸化物からなることを特徴とする１乃至４のいずれかに記載のアクティブマトリクス基板。
  6. 画像表示方式が液晶方式、有機エレクトロルミネッセンス方式、電気泳動方式のいずれかであることを特徴とする請求項１乃至５のいずれかに記載のアクティブマトリクス基板を用いた画像表示装置。
  7. 基板上に、ゲート電極と、ゲート電極上のゲート絶縁層と、ゲート絶縁層上の半導体活性層と、半導体活性層に接続されたソース電極及びドレイン電極と、ドレイン電極と接続された画素電極と、ソース電極と画素電極を絶縁するための層間絶縁層と、を有する薄膜トランジスタは画素を構成し、該画素を複数配列して形成されたアクティブマトリクス基板の製造方法であって、基板上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上に半導体活性層を形成する工程と、前記半導体活性層上に前記半導体活性層を二つの露出領域に分けるように保護膜を形成する工程と、前記保護膜上及び前記半導体活性層上及び前記ゲート絶縁層上の全面に導電性材料からなる層を成膜する工程と、二つの露出領域の一方にソース電極が、他方にドレイン電極がそれぞれ半導体活性層と接続し、前記保護膜上に前記ドレイン電極が残るように前記導電性材料からなる層をパターン形成する工程と、層間絶縁層を基板上の全面に形成する工程と、前記保護膜上の前記層間絶縁層に開口部を設ける工程と、画素電極を前記層間絶縁層上に形成し、前記画素電極と前記ドレイン電極との導通を取る工程と、を有し、前記半導体活性層上に前記半導体活性層を二つの露出領域に分けるように保護膜を形成する工程が、第一の保護膜を基板の全面に形成する工程と、半導体活性層を二つの露出領域に分けるように第二の保護膜を形成する工程と、エッチングにより第二の保護膜から露出した第一の保護膜を除去する工程と、を有することを特徴とするアクティブマトリクス基板の製造方法。
  8. 前記半導体活性層上に前記半導体活性層を二つの露出領域に分けるように保護膜を形成する工程は、複数の薄膜トランジスタを構成する各半導体活性層上に半導体活性層を二つの露出領域に分けるようにストライプ状に保護膜を形成する工程であることを特徴とする請求項７に記載のアクティブマトリクス基板の製造方法。
  9. 印刷法を用いて前記保護層をストライプ状に形成することを特徴とする請求項８に記載のアクティブマトリクス基板の製造方法。
  10. 前記半導体活性層上に半導体活性層を二つの露出領域に分けるように保護膜を形成する工程は、前記半導体活性層上に該半導体活性層をそれぞれ二つの露出領域に分割しかつ画素を区画する格子状の遮光性保護膜を形成する工程、であることを特徴とする請求項７に記載のアクティブマトリクス基板の製造方法。
  11. 保護膜を形成する工程の後、半導体活性層の保護膜から露出した領域にプラズマ照射する工程を有することを特徴とする請求項７乃至１０のいずれかに記載のアクティブマトリクス基板の製造方法。
JP2011526316A 2009-09-28 2010-09-21 アクティブマトリクス基板及びその製造方法並びに画像表示装置 Expired - Fee Related JP4935963B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011526316A JP4935963B2 (ja) 2009-09-28 2010-09-21 アクティブマトリクス基板及びその製造方法並びに画像表示装置

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2009222683 2009-09-28
JP2009222684 2009-09-28
JP2009222683 2009-09-28
JP2009222684 2009-09-28
JP2009222682 2009-09-28
JP2009222682 2009-09-28
PCT/JP2010/066299 WO2011037102A1 (ja) 2009-09-28 2010-09-21 アクティブマトリクス基板及びその製造方法並びに画像表示装置
JP2011526316A JP4935963B2 (ja) 2009-09-28 2010-09-21 アクティブマトリクス基板及びその製造方法並びに画像表示装置

Publications (2)

Publication Number Publication Date
JP4935963B2 true JP4935963B2 (ja) 2012-05-23
JPWO2011037102A1 JPWO2011037102A1 (ja) 2013-02-21

Family

ID=43795849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011526316A Expired - Fee Related JP4935963B2 (ja) 2009-09-28 2010-09-21 アクティブマトリクス基板及びその製造方法並びに画像表示装置

Country Status (4)

Country Link
US (1) US8848124B2 (ja)
JP (1) JP4935963B2 (ja)
CN (1) CN102576507B (ja)
WO (1) WO2011037102A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882063B2 (en) 2015-03-18 2018-01-30 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and display device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5832780B2 (ja) * 2011-05-24 2015-12-16 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP5849489B2 (ja) * 2011-07-21 2016-01-27 セイコーエプソン株式会社 電気光学装置、投射型表示装置、電子機器、および電気光学装置の製造方法
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI600958B (zh) * 2012-03-09 2017-10-01 元太科技工業股份有限公司 電泳顯示面板及其製作方法
JP2013201201A (ja) * 2012-03-23 2013-10-03 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
JP2013206994A (ja) * 2012-03-27 2013-10-07 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
US9087904B2 (en) 2012-06-08 2015-07-21 Joled Inc. Thin-film transistor having tapered organic etch-stopper layer
KR20140039570A (ko) * 2012-09-24 2014-04-02 한국전자통신연구원 컬러 전자종이 디스플레이 및 그 제조 방법
US9000452B2 (en) * 2012-09-28 2015-04-07 Industrial Technology Research Institute Display with filter structure
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
JP6244812B2 (ja) * 2013-10-22 2017-12-13 凸版印刷株式会社 薄膜トランジスタおよびその製造方法ならびに画像表示装置
EP2911204A1 (en) * 2014-02-19 2015-08-26 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Bottom gate thin film transistor device and circuit
JP6390122B2 (ja) * 2014-03-10 2018-09-19 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
CN104576760A (zh) * 2015-02-02 2015-04-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104851891B (zh) * 2015-04-24 2017-12-29 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102408938B1 (ko) * 2015-07-17 2022-06-14 삼성디스플레이 주식회사 유기 발광 표시 장치
US20170221930A1 (en) * 2016-01-28 2017-08-03 Shenzhen China Star Optoelectronics Technology Co. , Ltd. Thin film transistor array substrate and method for manufacturing the same
JP6716323B2 (ja) * 2016-04-01 2020-07-01 株式会社ジャパンディスプレイ 表示装置
TWI753870B (zh) * 2016-09-23 2022-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN108198824B (zh) * 2018-01-17 2020-06-16 京东方科技集团股份有限公司 一种阵列基板的制备方法
JP7354838B2 (ja) 2018-07-31 2023-10-03 東レ株式会社 半導体装置、無線通信装置、センサー制御装置、および半導体装置の製造方法
CN109728058B (zh) * 2019-01-03 2021-04-27 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
CN111312780B (zh) * 2020-02-27 2022-12-23 深圳市华星光电半导体显示技术有限公司 一种具有高开口率的显示面板及其制作方法和显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08201853A (ja) * 1994-11-24 1996-08-09 Toshiba Electron Eng Corp 電極基板および平面表示装置
JPH1082991A (ja) * 1996-09-09 1998-03-31 Toshiba Corp 液晶表示装置
JPH11190838A (ja) * 1997-09-30 1999-07-13 Toshiba Electronic Engineering Corp 液晶表示装置および液晶表示装置の製造方法
JP2001119029A (ja) * 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP2002184998A (ja) * 2000-12-14 2002-06-28 Toshiba Corp 表示装置用アレイ基板、この製造方法、及びこれを備える平面表示装置
JP2003017706A (ja) * 2001-07-02 2003-01-17 Idemitsu Kosan Co Ltd Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法
JP2005166800A (ja) * 2003-12-01 2005-06-23 Seiko Epson Corp プラズマ処理装置及びその処理方法
JP2005345585A (ja) * 2004-06-01 2005-12-15 Casio Comput Co Ltd 表示装置およびその製造方法
JP2008077074A (ja) * 2006-08-24 2008-04-03 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2009135380A (ja) * 2007-05-30 2009-06-18 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
JP2009192667A (ja) * 2008-02-13 2009-08-27 Epson Imaging Devices Corp 表示装置及び表示装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383047B2 (ja) 1992-12-25 2003-03-04 ソニー株式会社 アクティブマトリクス基板
TW475078B (en) * 1997-09-30 2002-02-01 Toshiba Corp Liquid crystal display device and production of liquid crystal display device
JP2001242803A (ja) * 2000-02-29 2001-09-07 Sony Corp 表示装置及びその製造方法
KR20070019457A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치
KR101222952B1 (ko) * 2005-11-18 2013-01-17 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
JP2007333809A (ja) * 2006-06-12 2007-12-27 Mitsubishi Electric Corp 半透過型液晶表示装置
WO2008069255A1 (en) * 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR20090069806A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08201853A (ja) * 1994-11-24 1996-08-09 Toshiba Electron Eng Corp 電極基板および平面表示装置
JPH1082991A (ja) * 1996-09-09 1998-03-31 Toshiba Corp 液晶表示装置
JPH11190838A (ja) * 1997-09-30 1999-07-13 Toshiba Electronic Engineering Corp 液晶表示装置および液晶表示装置の製造方法
JP2001119029A (ja) * 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP2002184998A (ja) * 2000-12-14 2002-06-28 Toshiba Corp 表示装置用アレイ基板、この製造方法、及びこれを備える平面表示装置
JP2003017706A (ja) * 2001-07-02 2003-01-17 Idemitsu Kosan Co Ltd Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法
JP2005166800A (ja) * 2003-12-01 2005-06-23 Seiko Epson Corp プラズマ処理装置及びその処理方法
JP2005345585A (ja) * 2004-06-01 2005-12-15 Casio Comput Co Ltd 表示装置およびその製造方法
JP2008077074A (ja) * 2006-08-24 2008-04-03 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2009135380A (ja) * 2007-05-30 2009-06-18 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
JP2009192667A (ja) * 2008-02-13 2009-08-27 Epson Imaging Devices Corp 表示装置及び表示装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882063B2 (en) 2015-03-18 2018-01-30 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and display device
KR101863217B1 (ko) * 2015-03-18 2018-05-31 보에 테크놀로지 그룹 컴퍼니 리미티드 박막 트랜지스터 및 그 제조 방법, 어레이 기판 및 디스플레이 장치

Also Published As

Publication number Publication date
CN102576507A (zh) 2012-07-11
JPWO2011037102A1 (ja) 2013-02-21
WO2011037102A1 (ja) 2011-03-31
CN102576507B (zh) 2015-08-05
US8848124B2 (en) 2014-09-30
US20120262642A1 (en) 2012-10-18

Similar Documents

Publication Publication Date Title
JP4935963B2 (ja) アクティブマトリクス基板及びその製造方法並びに画像表示装置
JP5540517B2 (ja) 画像表示装置
US8487308B2 (en) Thin film transistor and image display unit
JP5261979B2 (ja) 画像表示装置
JP5312728B2 (ja) 表示装置およびその製造方法
KR101602635B1 (ko) 표시 장치, 박막 트랜지스터 기판 및 이의 제조 방법
WO2011122205A1 (ja) 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP2013196919A (ja) 有機ｅｌ表示装置、有機ｅｌ表示装置の製造方法およびカラーフィルタ基板
KR20130092591A (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
JP2006253674A (ja) 有機薄膜トランジスタ表示板及びその製造方法
JP2008076823A (ja) 表示装置
KR101039022B1 (ko) 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
KR20110056962A (ko) 박막 트랜지스터 기판의 제조방법
JP5169896B2 (ja) 薄膜トランジスタ及び画像表示装置
JP5124976B2 (ja) 表示装置およびその製造方法
KR100599469B1 (ko) 유기 ｅｌ 소자 및 그 제조 방법
JP2014154702A (ja) 薄膜トランジスタ及び画像表示装置
JP2014154701A (ja) 薄膜トランジスタ及び画像表示装置
KR20170005307A (ko) 액정 표시 장치 및 그의 제조 방법
JP5782695B2 (ja) 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
JP5609052B2 (ja) 画像表示装置及びその製造方法並びにアクティブマトリクス基板
TWI594437B (zh) Thin film transistor array and video display device
JP2014107280A (ja) 薄膜トランジスタ及びその製造方法
KR20080047715A (ko) 표시 장치의 제조 방법
KR20060012388A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4935963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees