CN104851891B - 一种阵列基板及其制备方法、显示装置 - Google Patents
一种阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN104851891B CN104851891B CN201510202417.0A CN201510202417A CN104851891B CN 104851891 B CN104851891 B CN 104851891B CN 201510202417 A CN201510202417 A CN 201510202417A CN 104851891 B CN104851891 B CN 104851891B
- Authority
- CN
- China
- Prior art keywords
- shading
- base palte
- array base
- grid
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052802 copper Inorganic materials 0.000 claims abstract description 36
- 239000010949 copper Substances 0.000 claims abstract description 36
- 238000002161 passivation Methods 0.000 claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000010408 film Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 2
- 239000012212 insulator Substances 0.000 abstract description 12
- 239000011159 matrix material Substances 0.000 abstract description 12
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 3
- 229910001431 copper ion Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000406668 Loxodonta cyclotis Species 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Abstract
本发明提供一种阵列基板及其制备方法、显示装置，属于显示技术领域，其可解决现有的阵列基板上需要设置黑矩阵层导致的制备工艺复杂以及在形成铜源漏极时存在离子扩散的问题。本发明的阵列基板包括用于显示的透光区和透光区外的遮光区，遮光区中设置有多个薄膜晶体管，薄膜晶体管包括基底和在基底上依次设置的有源层、栅极绝缘层、栅极、钝化层，以及位于钝化层上的源极和漏极，源极和漏极包括导电遮光层和位于导电遮光层上的铜层；遮光区至少部分位于源极和漏极之外的位置也设置有导电遮光层。
Description
技术领域
本发明属于显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。
背景技术
阵列基板是液晶显示面板(LCD)等显示面板的必要组成部分。阵列基板中通常设置有基底，以及在所述基底上形成的薄膜晶体管、扫描线、数据线、像素电极、钝化层和黑矩阵，薄膜晶体管的栅极和源极分别与扫描线和数据线连接，薄膜晶体管的漏极与像素电极连接。在阵列基板中，像素电极所在的区域可用于进行显示，故为透光区；而像素电极之间的薄膜晶体管、扫描线、数据线等所在的区域不能进行显示，故为遮光区，遮光区中要设置黑矩阵，避免图像对比度降低。因此，在生产过程中，设置黑矩阵层的步骤会导致制备工艺步骤增加。
另外，在制备源极和漏极时，通常采用铜作为源漏极材料，当铜与有源层接触时，容易产生离子扩散现象，导致有源区的性能降低，尤其是在以多晶硅为有源层材料的时候，离子扩散现象更加明显。而为了防止离子扩散，故在源极和漏极中还要设置钛金属层，其位于铜层与有源层之间。
发明内容
本发明针对现有的阵列基板上需要设置黑矩阵层导致的制备工艺复杂以及在形成铜源漏极时存在离子扩散的问题，提供一种阵列基板。
解决本发明技术问题所采用的技术方案是提供一种阵列基板，包括用于显示的透光区和所述透光区外的遮光区，所述遮光区中设置有多个薄膜晶体管，所述薄膜晶体管包括基底和在所述基底上依次设置的有源层、栅极绝缘层、栅极、钝化层，以及位于所述钝化层上的源极和漏极，所述源极和所述漏极包括导电遮光层和位于所述导电遮光层上的铜层；所述遮光区至少部分位于所述源极和所述漏极之外的位置也设置有所述导电遮光层。
优选的，所述有源层上方的至少部分区域设置有所述导电遮光层。
优选的，所述源极和所述漏极外的区域中的所述导电遮光层，部分与所述源极相连，部分与所述漏极相连，且与所述源极、所述漏极相连的所述导电遮光层之间设有间隔。
优选的，所述栅极包括第一栅极和第二栅极，所述第一栅极和所述第二栅极上方均设置有所述导电遮光层，与所述源极、所述漏极相连的所述导电遮光层之间设置的间隔位于所述第一栅极和所述第二栅极之间处。
优选的，所述遮光区中还设有引线，所述引线上方的至少部分区域设置有所述导电遮光层。
优选的，所述铜层与所述导电遮光层图案相同。
优选的，所述导电遮光层的材料为钛金属。
优选的，所述有源层材料为多晶硅。
优选的，所述阵列基板还包括彩膜，所述彩膜至少设于所述透光区中。
作为另一种技术方案，本发明还提供一种阵列基板的制备方法，包括在阵列基板的基底的遮光区中制备薄膜晶体管的步骤，所述薄膜晶体管包括在基底上依次设置的有源层、栅极绝缘层、栅极、钝化层，以及位于钝化层上的源极和漏极，所述源极和所述漏极包括导电遮光层和位于所述导电遮光层上的铜层；所述遮光区至少部分位于所述源极和所述漏极之外的位置也形成有所述导电遮光层。
优选的，所述导电遮光层与所述铜层图案相同，所述导电遮光层与所述铜层在同一次构图工艺中形成。
作为另一种技术方案，本发明还提供一种显示装置，包括上述任意一项所述的阵列基板。
本发明的阵列基板中，源极和漏极包括导电遮光层和位于导电遮光层上的铜层，导电遮光层作为源极和漏极的一部分，可以避免铜层与有源区的接触，防止沉积源极和漏极时铜的离子扩散，且导电遮光层还增强了铜层的附着性，防止脱落；同时，导电遮光层还具有位于遮光区中并超出源极和漏极的部分，而这部分导电遮光层可作为用来遮光的黑矩阵层，防止彩膜混色，因此，在制备时不需要额外添加制备黑矩阵层的工艺步骤。
本发明提供的阵列基板的制备方法，可以有效防止在形成源漏极时铜离子扩散现象的发生，同时还省去了制备黑矩阵层的工艺步骤，使制备工艺更加简便。
附图说明
图1为本发明的实施例1的阵列基板的俯视图；
图2为本发明的实施例1的阵列基板的结构示意图；
图3为本发明的实施例2的阵列基板的结构示意图；
图4为本发明的实施例3的阵列基板的制备方法在完成工艺步骤S1后的结构示意图；
图5为本发明的实施例3的阵列基板的制备方法在完成工艺步骤S2后的结构示意图；
图6为本发明的实施例3的阵列基板的制备方法在完成工艺步骤S后的结构示意图；
图7为本发明的实施例3的阵列基板的制备方法在完成工艺步骤S4后的结构示意图；
图8为本发明的实施例3的阵列基板的制备方法在完成工艺步骤S5后的结构示意图；
其中，附图标记为：100、阵列基板；101、透光区；102、遮光区103、薄膜晶体管；1、基底；2、有源层；3、栅极绝缘层；4、栅极；41、第一栅极；42、第二栅极；5、钝化层；8、导电遮光层；9、铜层；11、彩膜。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
如图1所示，本实施例提供一种阵列基板，包括用于显示的透光区101和透光区101外的遮光区102，遮光区102中设置有多个薄膜晶体管103，薄膜晶体管103包括基底1和在基底1上依次设置的有源层2、栅极绝缘层3、栅极4、钝化层5，以及位于钝化层5上的源极和漏极，源极和漏极包括导电遮光层8和位于导电遮光层8上的铜层9；遮光区102至少部分位于源极和漏极之外的位置也设置有导电遮光层8。
其中，透光区101是指对应像素电极的用于进行显示的区域；而遮光区102是指位于像素电极外围的区域，其中设有薄膜晶体管103、引线等结构，由于该区域没有像素电极，故不能直接进行显示，其射出的光应当被遮住。
本实施例的阵列基板100的源极和漏极包括导电遮光层8和位于导电遮光层8上的铜层9，且遮光区102至少部分位于源极和漏极之外的位置也设置有导电遮光层8，也就是说，导电遮光层8既作为源极和漏极的一部分，可以避免铜层9与有源层2的接触，防止沉积源极和漏极时铜的离子扩散，且导电遮光层8还增强了铜层9的附着性，防止脱落；同时，导电遮光层8还具有位于遮光区中并超出源极和漏极的部分，而这部分导电遮光层8还可作为用来遮光的黑矩阵层，防止彩膜混色，因此，在制备时不需要额外添加制备黑矩阵层的工艺步骤。
优选的，有源层2上方的至少部分区域设置有导电遮光层8。
也就是说，以上超出源极和漏极位置处的导电遮光层8至少设置在有源层2上方的部分区域中，从而在该区域起到“黑矩阵”的作用。
优选的，源极和漏极外的区域中的导电遮光层8，部分与源极相连，部分与漏极相连，且与源极、漏极相连的导电遮光层8之间设有间隔。
也就是说，以上超出源极和漏极位置处的导电遮光层8优选是直接从源极、漏极向外延伸出来的，当然，由于源极、漏极不能电连接，故与二者相连的导电遮光层8应当分开(即之间有间隔)。当然，在该间隔的位置相当于没有黑矩阵，会产生漏光，但由于间隔可以设计的很细小，故由此引起的漏光可基本忽略不计。
优选的，遮光区102中还设有引线，引线上方的至少部分区域设置有导电遮光层8。也就是说，以上超出的导电遮光层8也可有部分设置在引线上方，对引线进行遮挡，避免图像对比度降低，而此处的引线包括扫描线、栅线等。
如图2所示，本实施例的阵列基板100采用顶栅结构(即栅极4设置在有源区2上方)，这种结构能够减少光刻次数，使在制备工艺更为简便。
优选的，铜层9与导电遮光层8图案相同。
将铜层9和导电遮光层8设置成相同图案，在制备过程中，可以先形成一层导电遮光材料，再形成一层铜，然后针对导电遮光层8和铜层9一起进行曝光、刻蚀，这样可以减少一次构图工艺步骤，使制备工艺更为简单。
优选的，导电遮光层8的材料为钛金属。
当然，导电遮光层8的材料并不局限于钛金属，只要是透过率低(透过率至少低于50％)且能够阻挡铜离子扩散的金属，都可以作为制备遮光导电层8的材料。
优选的，制备有源层2的材料为多晶硅。
制备以多晶硅为材料的有源层2的步骤包括：(1)在基板上沉积非晶硅层，经过高温去氢，通过准分子激光退火形成多晶硅层；(2)经过曝光工艺，形成多晶硅硅岛。
之所以优选，是因为铜离子的扩散在多晶硅材料上最严重，最适用本发明。
优选的，阵列基板100还包括彩膜11，彩膜11至少设于透光区101中。
将彩膜11设置在阵列基板100上，不需要进行对盒工艺，减少了工艺边缘，同时还可以提高开口率。
实施例2：
本实施例提供一种阵列基板，其具有与实施例1的阵列基板类似的结构，其与实施例1的区别在于，本实施例中设置有两个栅极。
也就是说，如图3所示，在一个有源区上，设置有两个间隔设置的栅极，而在两栅极的外侧，分别设有源极、漏极。而由于该有源区被栅极绝缘层3和钝化层5覆盖，故栅极绝缘层3和钝化层5中还可设置有过孔，用于使源极、漏极与有源层2连接。
栅极4包括第一栅极41和第二栅极42，第一栅极41和第二栅极42上方均设置有导电遮光层8，与源极、漏极相连的导电遮光层8之间设置的间隔位于第一栅极41和第二栅极42之间处。
也就是说，以上超出源极和漏极位置处的导电遮光层8分别有部分设置在第一栅极41和第二栅极42上方，而且这两部分导电遮光层8之间的上述的间隔正好位于两个栅极之间处。
实施例3：
本实施例提供了一种阵列基板的制备方法，包括在阵列基板100的基底1的遮光区102中制备薄膜晶体管103的步骤，薄膜晶体管100包括在基底1上依次设置的有源层2、栅极绝缘层3、栅极4、钝化层5，以及位于钝化层5上的源极和漏极，源极和漏极包括导电遮光层8和位于导电遮光层8上的铜层9；遮光区102至少部分位于源极和漏极之外的位置也形成有导电遮光层8。
制备方法包括以下步骤：
S1，如图4所示，在基板1上沉积非晶硅层，经过高温去氢，通过准分子激光退火形成多晶硅层；经过曝光工艺，形成多晶硅硅岛，即有源层2。
当然，在沉积有源层2前，还可现在基板1上沉积缓冲层(图中未示出)，缓冲层可由SiOx/SiNx制成。
S2，如图5所示，在基板1和有源层2上全面沉积栅极绝缘层3，并在栅极绝缘层3上设置栅极4，当然栅极绝缘层3上还设置有引线，以便与公共电极连接。
S3，如图6所示，在栅极绝缘层3上沉积钝化层5，然后在栅极绝缘层3和钝化层5中形成过孔，再进行热退火工艺，以便在过孔中形成与有源层2接触的源极和漏极。其中，钝化层5可由SiOx/SiNx制成。
S4，如图7所示，在钝化层5上沉积一层导电遮光层8，优选的，导电遮光层8为钛金属层。
S5，如图8所示，在导电遮光层8上沉积一层铜层9，再分别通过构图工艺对导电遮光层8和铜层9进行构图，使导电遮光层8和铜层9覆盖在过孔处，且导电遮光层8还设置在有源层2上方的部分区域中，从而在该区域起到“黑矩阵”的作用。
优选的，虽然图8中显示的是导电遮光层8与铜层9的图案不同的情况，但导电遮光层8与铜层9的图案也可相同，即导电遮光层8与铜层9在同一次构图工艺中形成。
将铜层9和导电遮光层8设置成相同图案，这样可以减少一次刻蚀工艺步骤，使制备工艺更为简单。
通过本实施例提供的阵列基板的制备方法可以有效防止在形成源漏极时铜的离子扩散现象的发生，同时还省去了制备黑矩阵层的工艺步骤，使制备工艺更加简便。
实施例4：
本实施例提供了一种显示装置，其包括上述任意一种阵列基板。显示装置可以为：液晶显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种阵列基板，包括用于显示的透光区和所述透光区外的遮光区，所述遮光区中设置有多个薄膜晶体管，所述薄膜晶体管包括基底和在所述基底上依次设置的有源层、栅极绝缘层、栅极、钝化层，以及位于所述钝化层上的源极和漏极，其特征在于，所述源极和所述漏极包括导电遮光层和位于所述导电遮光层上的铜层；所述遮光区至少部分位于所述源极和所述漏极之外的位置也设置有所述导电遮光层，这部分导电遮光层用于作为遮光的黑矩阵，防止彩膜混色。
2.根据权利要求1所述的阵列基板，其特征在于，所述有源层上方的至少部分区域设置有所述导电遮光层。
3.根据权利要求1所述的阵列基板，其特征在于，所述源极和所述漏极外的区域中的所述导电遮光层，部分与所述源极相连，部分与所述漏极相连，且与所述源极、所述漏极相连的所述导电遮光层之间设有间隔。
4.根据权利要求3所述的阵列基板，其特征在于，所述栅极包括第一栅极和第二栅极，所述第一栅极和所述第二栅极上方均设置有所述导电遮光层，与所述源极、所述漏极相连的所述导电遮光层之间设置的间隔位于所述第一栅极和所述第二栅极之间处。
5.根据权利要求1所述的阵列基板，其特征在于，所述遮光区中还设有引线，所述引线上方的至少部分区域设置有所述导电遮光层。
6.根据权利要求1所述的阵列基板，其特征在于，所述铜层与所述导电遮光层图案相同。
7.根据权利要求1所述的阵列基板，其特征在于，所述导电遮光层的材料为钛金属。
8.根据权利要求1所述的阵列基板，其特征在于，所述有源层材料为多晶硅。
9.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括彩膜，所述彩膜至少设于所述透光区中。
10.一种显示装置，包括权利要求1-9任意一项所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510202417.0A CN104851891B (zh) | 2015-04-24 | 2015-04-24 | 一种阵列基板及其制备方法、显示装置 |
| US15/098,519 US9847427B2 (en) | 2015-04-24 | 2016-04-14 | Array substrate, method for fabricating the same, and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510202417.0A CN104851891B (zh) | 2015-04-24 | 2015-04-24 | 一种阵列基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104851891A CN104851891A (zh) | 2015-08-19 |
| CN104851891B true CN104851891B (zh) | 2017-12-29 |
Family
ID=53851403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510202417.0A Active CN104851891B (zh) | 2015-04-24 | 2015-04-24 | 一种阵列基板及其制备方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9847427B2 (zh) |
| CN (1) | CN104851891B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107657231B (zh) | 2017-09-27 | 2020-08-11 | 京东方科技集团股份有限公司 | 指纹识别传感器及其制作方法和显示装置 |
| CN109037343B (zh) * | 2018-06-08 | 2021-09-24 | 武汉华星光电半导体显示技术有限公司 | 一种双层沟道薄膜晶体管及其制备方法、显示面板 |
| CN109378298B (zh) | 2018-10-10 | 2022-04-29 | 京东方科技集团股份有限公司 | 显示背板及其制作方法和显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1716637A (zh) * | 2004-06-30 | 2006-01-04 | 三星Sdi株式会社 | 薄膜晶体管（tft）和包括该薄膜晶体管的平板显示器以及它们的制造方法 |
| CN101021658A (zh) * | 2007-03-23 | 2007-08-22 | 友达光电股份有限公司 | 液晶显示面板的半导体结构及其制作方法 |
| CN103247659A (zh) * | 2012-02-09 | 2013-08-14 | 乐金显示有限公司 | 有机发光显示设备及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102576507B (zh) * | 2009-09-28 | 2015-08-05 | 凸版印刷株式会社 | 有源矩阵基板及其制造方法和图像显示装置 |
| US20150214374A1 (en) * | 2012-08-30 | 2015-07-30 | Sharp Kabushiki Kaisha | Circuit board and display device |
| KR102028988B1 (ko) * | 2013-04-02 | 2019-10-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
-
2015
- 2015-04-24 CN CN201510202417.0A patent/CN104851891B/zh active Active
-
2016
- 2016-04-14 US US15/098,519 patent/US9847427B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1716637A (zh) * | 2004-06-30 | 2006-01-04 | 三星Sdi株式会社 | 薄膜晶体管（tft）和包括该薄膜晶体管的平板显示器以及它们的制造方法 |
| CN101021658A (zh) * | 2007-03-23 | 2007-08-22 | 友达光电股份有限公司 | 液晶显示面板的半导体结构及其制作方法 |
| CN103247659A (zh) * | 2012-02-09 | 2013-08-14 | 乐金显示有限公司 | 有机发光显示设备及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104851891A (zh) | 2015-08-19 |
| US20160315103A1 (en) | 2016-10-27 |
| US9847427B2 (en) | 2017-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203894515U (zh) | 一种阵列基板及显示装置 | |
| CN105116642B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN206479745U (zh) | 一种阵列基板及显示装置 | |
| WO2016086531A1 (zh) | 阵列基板及其制作方法 | |
| CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN204028530U (zh) | 一种阵列基板和显示装置 | |
| CN106024813B (zh) | 一种低温多晶硅tft阵列基板的制作方法及相应装置 | |
| CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN106292036A (zh) | 一种阵列基板、显示装置及其制作方法 | |
| CN108682653A (zh) | 阵列基板及其制作方法 | |
| KR20170096007A (ko) | 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 | |
| CN102629608A (zh) | 一种阵列基板及其制造方法和显示装置 | |
| CN103681514B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104851891B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN103926768B (zh) | 一种阵列基板、显示面板和显示装置 | |
| CN105977267B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN108535925B (zh) | 显示面板和显示装置 | |
| CN108337905A (zh) | 一种阵列基板及其制备方法、液晶显示面板 | |
| CN106373967A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN106129071B (zh) | 一种阵列基板的制作方法及相应装置 | |
| CN108878500A (zh) | 显示基板及其制备方法、显示装置 | |
| CN106707635A (zh) | 阵列基板及其制造方法、液晶显示面板及液晶显示装置 | |
| CN108333845A (zh) | 阵列基板、显示面板以及阵列基板的制作方法 | |
| CN105572981B (zh) | 阵列基板、显示面板以及液晶显示装置 | |
| CN100492147C (zh) | 液晶显示装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |