CN204028530U - 一种阵列基板和显示装置 - Google Patents
一种阵列基板和显示装置 Download PDFInfo
- Publication number
- CN204028530U CN204028530U CN201420326083.9U CN201420326083U CN204028530U CN 204028530 U CN204028530 U CN 204028530U CN 201420326083 U CN201420326083 U CN 201420326083U CN 204028530 U CN204028530 U CN 204028530U
- Authority
- CN
- China
- Prior art keywords
- pixel electrode
- electrode
- array base
- base palte
- grid line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 claims description 30
- 239000010408 film Substances 0.000 claims description 28
- 238000002161 passivation Methods 0.000 claims description 22
- 238000009413 insulation Methods 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 66
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 238000004062 sedimentation Methods 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- -1 as ITO Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000007792 gaseous phase Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910016027 MoTi Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
本实用新型提供一种阵列基板和显示装置。该阵列基板包括相互交叉并绝缘的栅线和数据线，栅线和数据线分别包括多条，还包括多个像素单元，像素单元设置在栅线和数据线交叉形成的区域，像素单元包括分别以栅线的中心线为对称轴对称分布的控制部和显示部，控制部位于栅线和数据线的交叉位置处，显示部位于控制部所在的区域以外的区域；控制部和显示部连接。该阵列基板通过将每个像素单元中的控制部和显示部设置为以栅线的中心线为对称轴对称分布，大大减小了控制部所占用的空间，同时使显示部的占用面积相对增大，从而提高了阵列基板的开口率，进而提升了阵列基板的显示性能。
Description
技术领域
本实用新型涉及显示技术领域，具体地，涉及一种阵列基板和显示装置。
背景技术
液晶显示装置(LCD：Liquid Crystal Display)因其体积小、功耗低、无辐射等特点已成为目前平板显示装置中的主流产品。液晶显示技术广泛应用于电视、手机以及公共信息显示中。
液晶显示装置的主要构成部件是液晶显示面板，液晶显示面板包括阵列基板和彩膜基板。阵列基板包括多条栅线和多条数据线，栅线和数据线相互交叉并在交叉位置处相互重叠，相邻栅线和数据线交叉围成的区域内设置有像素单元。像素单元包括薄膜晶体管和像素电极，薄膜晶体管用于控制像素电极进行显示。
通常，如图1所示，数据线2和栅线1纵横交叉所围成的每个区域内都设置有一个像素单元5，多个像素单元5呈矩阵排列。每个像素单元5包括一个薄膜晶体管51和一个像素电极52，该薄膜晶体管51对该像素电极52进行显示控制。
上述结构的阵列基板，像素电极的结构设计不够灵活；且由于薄膜晶体管51占用的空间相对较大，使得像素电极52的面积相对较小，而用于透光并进行显示的有效区域主要包括像素电极52所对应的区域，因此降低了阵列基板的开口率(有效的透光区域与像素单元面积的比例即为开口率)，从而使整个显示面板的开口率较低，导致显示面板的显示性能无法得到进一步提升。
实用新型内容
本实用新型针对现有技术中存在的上述技术问题，提供一种阵列基板和显示装置。该阵列基板能够大大减小控制部所占用的空间，同时使显示部的占用面积相对增大，从而提高了阵列基板的开口率，进而提升了阵列基板的显示性能。
本实用新型提供一种阵列基板，包括相互交叉并绝缘的栅线和数据线，所述栅线和所述数据线分别包括多条，还包括多个像素单元，所述像素单元设置在所述栅线和所述数据线交叉形成的区域，所述像素单元包括分别以所述栅线的中心线为对称轴对称分布的控制部和显示部，所述控制部位于所述栅线和所述数据线的交叉位置处，所述显示部位于所述控制部所在的区域以外的区域；所述控制部和所述显示部连接。
优选地，所述控制部包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管共用栅极和有源区；所述第一薄膜晶体管包括第一源极、第二源极和第一漏极，所述第二薄膜晶体管共用所述第一薄膜晶体管的所述第二源极，且所述第二薄膜晶体管还包括第三源极和第二漏极，所述第二源极的中心线与所述栅线的中心线重叠，所述第一源极和所述第三源极以所述第二源极的中心线为对称轴对称分布，所述第一漏极和所述第二漏极以所述第二源极的中心线为对称轴对称分布；
所述显示部包括第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极以所述栅线的中心线为对称轴对称分布，所述第一像素电极与所述第一漏极连接，所述第二像素电极与所述第二漏极连接。
优选地，所述栅极与所述栅线连接，所述栅极的延伸方向与所述数据线的延伸方向相同、且所述栅极与所述数据线至少部分重叠；所述栅极的沿垂直于所述栅线延伸方向的宽度大于所述栅线的宽度，且所述栅极以所述栅线的中心线为对称轴对称分布。
优选地，所述栅线至少在对应着所述第一漏极和所述第二漏极所在区域的宽度小于所述栅线在其他区域的宽度而形成窄部，所述窄部与所述第一漏极和所述第二漏极均不重叠。
优选地，所述第一像素电极和所述第二像素电极与所述栅线均不重叠；
或者，所述第一像素电极和所述第二像素电极与所述栅线均部分重叠；
或者，所述第一像素电极和所述第二像素电极连接为一体，且完全覆盖与所述第一像素电极和所述第二像素电极相对应的部分所述栅线。
优选地，所述栅极和所述栅线同层设置，所述有源区对应设置于所述栅极上方，所述有源区与所述栅极之间设置有栅绝缘层；所述第一源极、所述第二源极、所述第一漏极、所述第三源极和所述第二漏极同层设置并对应位于所述有源区上，所述数据线与所述第一源极同层设置；
所述阵列基板还包括设置在所述第一薄膜晶体管和所述第二薄膜晶体管上方的钝化层。
优选地，所述第一像素电极和所述第二像素电极同层设置并位于所述钝化层上方，在所述钝化层与所述第一像素电极和所述第二像素电极之间还设置有树脂层，所述钝化层和所述树脂层在对应所述第一漏极和所述第一像素电极相重叠的区域开设有第一过孔，并在对应所述第二漏极和所述第二像素电极相重叠的区域开设有第二过孔。
优选地，所述第一像素电极和所述第二像素电极同层设置并位于所述栅绝缘层上，所述钝化层上方还设置有公共电极层，所述公共电极层中开设有第一狭缝和第二狭缝，所述第一狭缝对应位于所述第一像素电极的上方，所述第二狭缝对应位于所述第二像素电极的上方。
优选地，所述第一狭缝的长度方向与所述第二狭缝的长度方向互相垂直。
优选地，任意相邻的两个所述第一像素电极所对应的所述第一狭缝的长度方向互相垂直；任意相邻的两个所述第二像素电极所对应的所述第二狭缝的长度方向互相垂直。
本实用新型还提供一种显示装置，包括上述阵列基板。
本实用新型的有益效果：本实用新型所提供的阵列基板通过将每个像素单元中的控制部和显示部设置为以栅线的中心线为对称轴对称分布，并使控制部位于栅线和数据线的交叉位置处，显示部位于控制部所在区域以外的区域；使得栅极与数据线至少部分重叠，共用的源极与栅线至少部分重叠，从而能够大大减小控制部所占用的空间，同时使显示部的占用面积相对增大，从而提高了阵列基板的开口率，进而提升了阵列基板的显示性能。
本实用新型所提供的显示装置，通过采用上述阵列基板，大大提高了该显示装置显示的开口率，从而提升了该显示装置的显示性能。
附图说明
图1为现有技术中阵列基板的结构俯视图；
图2为本实用新型实施例1中阵列基板的结构俯视图；
图3为图2中的阵列基板沿A1A2剖切线进行剖切的局部剖视图；
图4为图2中的阵列基板沿B1B2剖切线进行剖切的局部剖视图；
图5为本实用新型实施例3中阵列基板的结构俯视图；
图6为图5中的阵列基板沿A1A2剖切线进行剖切的局部剖视图。
其中的附图标记说明：
1.栅线；10.栅绝缘层；11.钝化层；12.第一过孔；13.第二过孔；14.公共电极层；141.第一狭缝；142.第二狭缝；15.窄部；2.数据线；3.控制部；31.栅极；32.有源区；33.第一源极；34.第二源极；35.第一漏极；36.第三源极；37.第二漏极；4.显示部；41.第一像素电极；42.第二像素电极；5.像素单元；51.薄膜晶体管；52.像素电极；9.衬底。
具体实施方式
为使本领域的技术人员更好地理解本实用新型的技术方案，下面结合附图和具体实施方式对本实用新型所提供的一种阵列基板和显示装置作进一步详细描述。
实施例1：
本实施例提供一种阵列基板，如图2所示，包括相互交叉并绝缘的栅线1和数据线2，栅线1和数据线2分别包括多条，还包括多个像素单元，像素单元设置在栅线1和数据线2交叉形成的区域，像素单元包括分别以栅线1的中心线为对称轴对称分布的控制部3和显示部4，控制部3位于栅线1和数据线2的交叉位置处，显示部4位于控制部3所在的区域以外的区域；控制部3和显示部4连接。
如图2、图3和图4所示，控制部3包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管和第二薄膜晶体管共用栅极31和有源区32；第一薄膜晶体管包括第一源极33、第二源极34和第一漏极35，第二薄膜晶体管共用第一薄膜晶体管的第二源极34，且第二薄膜晶体管还包括第三源极36和第二漏极37。其中，第二源极34的中心线与栅线1的中心线重叠，第一源极33和第三源极36以第二源极34的中心线为对称轴对称分布，第一漏极35和第二漏极37以第二源极34的中心线为对称轴对称分布。即，由第一薄膜晶体管和第二薄膜晶体管共用的第二源极34与不透光的栅线1至少部分重叠，能够大大减小第一薄膜晶体管和第二薄膜晶体管的整体占用空间，将不透光区域重叠区域尽量减小。
显示部4包括第一像素电极41和第二像素电极42，第一像素电极41和第二像素电极42以栅线1的中心线为对称轴对称分布，第一像素电极41与第一漏极35连接，第二像素电极42与第二漏极37连接。
本实施例中，栅极31与栅线1连接，栅极31的延伸方向与数据线2的延伸方向相同、且栅极31与数据线2至少部分重叠；栅极31的沿垂直于栅线1延伸方向的宽度大于栅线1的宽度，且栅极31以栅线1的中心线为对称轴对称分布。如此设置的栅极31，不仅便于第一薄膜晶体管和第二薄膜晶体管的共用，而且能够大大减小第一薄膜晶体管和第二薄膜晶体管的整体占用空间；另外，由于栅极31与数据线2部分重叠，所以不会过多地增加栅极31与数据线2之间的耦合电容。
可见，在本实施例中，通过使不透光的控制部巧妙地与不透光的数据线/栅线至少部分重叠在一起，使阵列基板中第一薄膜晶体管和第二薄膜晶体管所占用的空间大大减小，同时使第一像素电极41和第二像素电极42的占用面积相对增大，从而提高了阵列基板的开口率。
相应的，在与阵列基板对合的彩膜基板中，可将红、绿、蓝三基色的彩色膜层直接分别设置在对应着第一像素电极和第二像素电极的区域，并使得相邻的彩色膜层互相之间交叠搭接在一起，通过交叠搭接的彩色膜层来达到防漏光的效果，从而省去现有技术中在相邻的彩色膜层之间设置的用于遮光的黑矩阵(通常位于各像素单元的相邻区域之间)，使得本实施例阵列基板的高开口显示区域能够得到较好的利用。
本实施例中，第一薄膜晶体管和第二薄膜晶体管同时导通或关断。其中，第一源极33、第二源极34和第三源极36与数据线2连接，第一源极33、第二源极34和第一漏极35之间围成呈U字型的第一沟道区；第二源极34、第三源极36和第二漏极37之间围成呈U字型的第二沟道区。如此设置，能够形成功能完全相同、且能够同时进行开关控制的第一薄膜晶体管和第二薄膜晶体管，从而能够同时同步地对第一像素电极41和第二像素电极42进行显示控制，进而提升了该像素单元的同步控制和显示性能，以使整个阵列基板的控制和显示性能得到了进一步提升。
本实施例中，栅线31至少在对应着第一漏极35和第二漏极37所在区域的宽度小于栅线31在其他区域的宽度，即与对应分布在栅极31以外区域的部分第一漏极35和部分第二漏极37相对应的部分栅线1设置为窄部15，窄部15与第一漏极35和第二漏极37均不重叠。由于窄部15的宽度较窄，所以窄部15与第一漏极35和第二漏极37均不重叠，使得第一漏极35能直接与第一像素电极41直线搭接在一起、第二漏极37能直接与第二像素电极42直线搭接在一起。如此能够使栅线1与第一漏极35和第二漏极37之间产生的耦合电容减少，从而避免耦合电容对第一薄膜晶体管和第二薄膜晶体管的开关控制性能造成不利影响。
本实施例中，第一像素电极41和第二像素电极42与栅线1均不重叠。
本实施例中，栅极31和栅线1同层设置，有源区32对应设置于栅极31上方，有源区32与栅极31之间设置有栅绝缘层10；第一源极33、第二源极34、第一漏极35、第三源极36和第二漏极37同层设置并对应位于有源区32上，数据线2与第一源极33同层设置；阵列基板还包括设置在第一薄膜晶体管和第二薄膜晶体管上方的钝化层11。
第一像素电极41和第二像素电极42同层设置并位于钝化层11上方，在钝化层11与第一像素电极41和第二像素电极42之间还设置有树脂层(图2-4中均未示出)，钝化层11和树脂层在对应第一漏极35和第一像素电极41相重叠的区域开设有第一过孔12，并在对应第二漏极37和第二像素电极42相重叠的区域开设有第二过孔13。本实施例中，第一漏极35与第一像素电极41通过第一过孔12连接，第二漏极37与第二像素电极42通过第二过孔13连接。
在钝化层11上方增加一层树脂层，能够进一步降低第一薄膜晶体管与第一像素电极41之间以及第二薄膜晶体管与第二像素电极42之间的耦合电容，从而减少耦合电容对阵列基板性能的不利影响。
本实施例中，栅线1和数据线2采用Cu，Al,Mo，Ti,Cr,W等中的任意一种金属材料形成，也可以采用这些材料的合金形成。栅线1为单层结构或多层结构，如三层结构的栅线1，形成各层的材料为Mo\Al\Mo或Ti\Cu\Ti；两层结构的栅线1，形成各层的材料为MoTi\Cu。栅线1的多层结构一方面能增加栅线1与衬底9之间的粘附性，另一方面，如Mo\Al\Mo三层结构的栅线1，处于外层的Mo能保护处于内层的Al不被氧化。
栅绝缘层10采用氮化硅或氧化硅材料形成，栅绝缘层10为单层结构或多层结构，如两层结构的栅绝缘层10，形成各层的材料为氧化硅\氮化硅。多层结构的栅绝缘层10能增强其绝缘性能。
有源区32采用非晶硅、多晶硅、微晶硅或氧化物半导体材料形成。钝化层11采用无机物如氮化硅材料形成，树脂层采用有机材料形成。第一像素电极41和第二像素电极42采用ITO、IZO或其他透明金属氧化物导电材料形成。
本实施例中所提供的阵列基板的制备方法包括如下步骤：
步骤1：在衬底9上溅射沉积金属层，如Al,涂覆光刻胶，通过曝光，显影，刻蚀，形成包括栅线1和栅极31的图形。
步骤2：PECVD化学气相沉积形成栅绝缘层10，如氮化硅。
步骤3：沉积半导体层，如PECVD化学气相连续沉积a-Si和n+a-Si,或溅射沉积IGZO(铟镓锌氧化物)；涂覆光刻胶，曝光，显影，刻蚀，形成包括有源区32的图形。
步骤4：溅射沉积金属层,如Al，涂覆光刻胶，曝光，显影，刻蚀，形成包括数据线2、第一源极33、第二源极34、第一漏极35、第三源极36和第二漏极37的图形。
步骤5：依次沉积氮化硅形成钝化层膜和涂覆树脂层膜，涂覆光刻胶，曝光，显影，刻蚀，形成包括第一过孔12、第二过孔13、钝化层11和树脂层的图形。第一过孔12暴露出第一漏极35；第二过孔13暴露出第二漏极37。
步骤6：溅射透明金属氧化物导电材料层，如ITO,涂覆光刻胶，曝光，显影，刻蚀，形成包括第一像素电极41和第二像素电极42的图形。
本实施例中的阵列基板，适用于TN(Twisted Nematic，扭曲向列)模式、VA(Vertical Alignment，垂直取向)模式的液晶显示面板中。
实施例2：
本实施例提供一种阵列基板，与实施例1不同的是，第一像素电极和第二像素电极与栅线均部分重叠；或者，第一像素电极和第二像素电极连接为一体，且完全覆盖与第一像素电极和第二像素电极相对应的部分栅线。
如此设置，使第一像素电极和第二像素电极的面积进一步增大，从而进一步提高了阵列基板的开口率。
本实施例中阵列基板的其他结构及制备方法和材料与实施例1中相同，此处不再赘述。
实施例3：
本实施例提供一种阵列基板，与实施例1-2不同的是，如图5和图6所示，第一像素电极41和第二像素电极42同层设置并位于栅绝缘层10上，钝化层11上方还设置有公共电极层14，公共电极层14中开设有第一狭缝141和第二狭缝142，第一狭缝141对应位于第一像素电极41的上方，第二狭缝142对应位于第二像素电极42的上方。
由于位于栅绝缘层10上的第一像素电极41和第二像素电极42能分别与第一漏极35和第二漏极37直接接触并连接，所以本实施例中不需要在钝化层11和树脂层中开设第一过孔和第二过孔。
上述设置，使第一像素电极41和第二像素电极42与数据线2位于同一层上，由于在数据线2与公共电极层14之间的相对应区域也能够形成电场，从而使从数据线2和公共电极层14之间的相对应区域透出的光线也能用于显示，从而进一步提高了阵列基板的开口率。即本实施中的阵列基板适用于HADS(HighAperture Ratio Advanced Super Dimension Switch,高开口率高级超维场转换技术)模式的液晶显示面板中。
本实施例中，第一狭缝141的长度方向与第二狭缝142的长度方向互相垂直。如此设置，使得第一像素电极41与公共电极层14产生的水平电场方向不同于第二像素电极42与公共电极层14产生的水平电场方向，即在同一个像素单元内得到了两畴的液晶排列，能够扩大液晶显示的视角。
本实施例中，任意相邻的两个第一像素电极41所对应的第一狭缝141的长度方向互相垂直；任意相邻的两个第二像素电极42所对应的第二狭缝142的长度方向互相垂直。如此设置，使得阵列基板上任意相邻的两个像素电极与公共电极层14之间产生的水平电场方向不同，从而扩大了整个阵列基板的液晶显示视角。
本实施例中所提供的阵列基板的制备方法包括如下步骤：
步骤1：在衬底9上溅射沉积金属层，如Al,涂覆光刻胶，通过曝光，显影，刻蚀，形成包括栅线1和栅极31的图形。
步骤2：PECVD化学气相沉积氮化硅形成栅绝缘层10。
步骤3：沉积半导体层，如PECVD化学气相连续沉积a-Si和n+a-Si,或溅射沉积IGZO(铟镓锌氧化物)；涂覆光刻胶，曝光，显影，刻蚀，形成包括有源区32的图形。
步骤4：溅射透明金属氧化物导电材料层，如ITO,涂覆光刻胶，曝光，显影，刻蚀，形成包括第一像素电极41和第二像素电极42的图形。
步骤5：溅射沉积金属层,如Al，涂覆光刻胶，曝光，显影，刻蚀，形成包括数据线2、第一源极33、第二源极34、第一漏极35、第三源极36和第二漏极37的图形。
步骤6：依次沉积氮化硅形成钝化层11，涂覆树脂层。
步骤7：溅射透明金属氧化物导电材料层，如ITO,涂覆光刻胶，曝光，显影，刻蚀，形成包括公共电极层14、第一狭缝141和第二狭缝142的图形。
本实施例中阵列基板的其他结构及材料与实施例1-2任一个中相同，此处不再赘述。
实施例1-3的有益效果：实施例1-3中所提供的阵列基板通过将每个像素单元中的控制部和显示部设置为以栅线的中心线为对称轴对称分布，并使控制部位于栅线和数据线的交叉位置处，显示部位于控制部所在区域以外的区域；使得栅极与数据线至少部分重叠，共用的源极与栅线至少部分重叠，从而能够大大减小控制部所占用的空间，同时使显示部的占用面积相对增大，从而提高了阵列基板的开口率，进而提升了阵列基板的显示性能。
实施例4：
本实施例提供一种显示装置，包括实施例1-3任意一个中的阵列基板。
该显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
通过采用实施例1-3任意一个中的阵列基板，大大提高了该显示装置显示的开口率，从而提升了该显示装置的显示性能。
可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。
Claims (11)
1.一种阵列基板，包括相互交叉并绝缘的栅线和数据线，所述栅线和所述数据线分别包括多条，还包括多个像素单元，所述像素单元设置在所述栅线和所述数据线交叉形成的区域，其特征在于，所述像素单元包括分别以所述栅线的中心线为对称轴对称分布的控制部和显示部，所述控制部位于所述栅线和所述数据线的交叉位置处，所述显示部位于所述控制部所在的区域以外的区域；所述控制部和所述显示部连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述控制部包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管共用栅极和有源区；所述第一薄膜晶体管包括第一源极、第二源极和第一漏极，所述第二薄膜晶体管共用所述第一薄膜晶体管的所述第二源极，且所述第二薄膜晶体管还包括第三源极和第二漏极，所述第二源极的中心线与所述栅线的中心线重叠，所述第一源极和所述第三源极以所述第二源极的中心线为对称轴对称分布，所述第一漏极和所述第二漏极以所述第二源极的中心线为对称轴对称分布；
所述显示部包括第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极以所述栅线的中心线为对称轴对称分布，所述第一像素电极与所述第一漏极连接，所述第二像素电极与所述第二漏极连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述栅极与所述栅线连接，所述栅极的延伸方向与所述数据线的延伸方向相同、且所述栅极与所述数据线至少部分重叠；所述栅极的沿垂直于所述栅线延伸方向的宽度大于所述栅线的宽度，且所述栅极以所述栅线的中心线为对称轴对称分布。
4.根据权利要求3所述的阵列基板，其特征在于，所述栅线至少在对应着所述第一漏极和所述第二漏极所在区域的宽度小于所述栅线在其他区域的宽度而形成窄部，所述窄部与所述第一漏极和所述第二漏极均不重叠。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一像素电极和所述第二像素电极与所述栅线均不重叠；
或者，所述第一像素电极和所述第二像素电极与所述栅线均部分重叠；
或者，所述第一像素电极和所述第二像素电极连接为一体，且完全覆盖与所述第一像素电极和所述第二像素电极相对应的部分所述栅线。
6.根据权利要求5所述的阵列基板，其特征在于，所述栅极和所述栅线同层设置，所述有源区对应设置于所述栅极上方，所述有源区与所述栅极之间设置有栅绝缘层；所述第一源极、所述第二源极、所述第一漏极、所述第三源极和所述第二漏极同层设置并对应位于所述有源区上，所述数据线与所述第一源极同层设置；
所述阵列基板还包括设置在所述第一薄膜晶体管和所述第二薄膜晶体管上方的钝化层。
7.根据权利要求6所述的阵列基板，其特征在于，所述第一像素电极和所述第二像素电极同层设置并位于所述钝化层上方，在所述钝化层与所述第一像素电极和所述第二像素电极之间还设置有树脂层，所述钝化层和所述树脂层在对应所述第一漏极和所述第一像素电极相重叠的区域开设有第一过孔，并在对应所述第二漏极和所述第二像素电极相重叠的区域开设有第二过孔。
8.根据权利要求6所述的阵列基板，其特征在于，所述第一像素电极和所述第二像素电极同层设置并位于所述栅绝缘层 上，所述钝化层上方还设置有公共电极层，所述公共电极层中开设有第一狭缝和第二狭缝，所述第一狭缝对应位于所述第一像素电极的上方，所述第二狭缝对应位于所述第二像素电极的上方。
9.根据权利要求8所述的阵列基板，其特征在于，所述第一狭缝的长度方向与所述第二狭缝的长度方向互相垂直。
10.根据权利要求9所述的阵列基板，其特征在于，任意相邻的两个所述第一像素电极所对应的所述第一狭缝的长度方向互相垂直；任意相邻的两个所述第二像素电极所对应的所述第二狭缝的长度方向互相垂直。
11.一种显示装置，其特征在于，包括权利要求1-10任意一项所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420326083.9U CN204028530U (zh) | 2014-06-18 | 2014-06-18 | 一种阵列基板和显示装置 |
| US14/568,960 US10032800B2 (en) | 2014-06-18 | 2014-12-12 | Array substrate and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420326083.9U CN204028530U (zh) | 2014-06-18 | 2014-06-18 | 一种阵列基板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204028530U true CN204028530U (zh) | 2014-12-17 |
Family
ID=52068370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420326083.9U Expired - Lifetime CN204028530U (zh) | 2014-06-18 | 2014-06-18 | 一种阵列基板和显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10032800B2 (zh) |
| CN (1) | CN204028530U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016110039A1 (zh) * | 2015-01-08 | 2016-07-14 | 京东方科技集团股份有限公司 | 像素结构、阵列基板、显示面板和显示装置 |
| CN108110013A (zh) * | 2018-01-19 | 2018-06-01 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| CN113690257A (zh) * | 2021-08-26 | 2021-11-23 | 昆山龙腾光电股份有限公司 | 阵列基板及其制作方法和显示面板 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102239843B1 (ko) * | 2014-12-29 | 2021-04-14 | 삼성디스플레이 주식회사 | 표시 장치 |
| WO2016194270A1 (ja) * | 2015-05-29 | 2016-12-08 | パナソニック液晶ディスプレイ株式会社 | 液晶表示装置 |
| WO2016194269A1 (ja) | 2015-05-29 | 2016-12-08 | パナソニック液晶ディスプレイ株式会社 | 液晶表示装置 |
| KR102536344B1 (ko) * | 2015-12-31 | 2023-05-25 | 엘지디스플레이 주식회사 | 표시장치 |
| CN107425013B (zh) * | 2017-05-11 | 2018-11-16 | 成都京东方光电科技有限公司 | 像素结构、阵列基板和显示装置 |
| CN113741102A (zh) * | 2020-05-28 | 2021-12-03 | 合肥鑫晟光电科技有限公司 | 阵列基板、显示面板及制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620322B1 (ko) * | 2000-07-10 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정 표시장치 및 그 제조방법 |
| US7557886B2 (en) * | 2004-06-29 | 2009-07-07 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| TWI494675B (zh) * | 2012-08-17 | 2015-08-01 | Au Optronics Corp | 立體顯示面板、顯示面板及其驅動方法 |
-
2014
- 2014-06-18 CN CN201420326083.9U patent/CN204028530U/zh not_active Expired - Lifetime
- 2014-12-12 US US14/568,960 patent/US10032800B2/en active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016110039A1 (zh) * | 2015-01-08 | 2016-07-14 | 京东方科技集团股份有限公司 | 像素结构、阵列基板、显示面板和显示装置 |
| US9905177B2 (en) | 2015-01-08 | 2018-02-27 | Boe Technology Group Co., Ltd. | Pixel structure, array substrate, display panel and display device |
| CN108110013A (zh) * | 2018-01-19 | 2018-06-01 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| CN113690257A (zh) * | 2021-08-26 | 2021-11-23 | 昆山龙腾光电股份有限公司 | 阵列基板及其制作方法和显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150372016A1 (en) | 2015-12-24 |
| US10032800B2 (en) | 2018-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN204028530U (zh) | 一种阵列基板和显示装置 | |
| KR101749757B1 (ko) | 고 투과 수평 전계형 액정표시장치 및 그 제조 방법 | |
| CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
| CN203894515U (zh) | 一种阵列基板及显示装置 | |
| CN108110010A (zh) | 阵列基板及其制备方法、触控显示面板 | |
| CN204422935U (zh) | 一种阵列基板和显示装置 | |
| JP2015525000A (ja) | 薄膜トランジスタ、アレイ基板及びその製作方法、ディスプレイ | |
| CN103309105B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN103474432A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN204101855U (zh) | 阵列基板、显示面板及显示装置 | |
| US10234737B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| US10381384B2 (en) | Array substrate, method for manufacturing array substrate, display panel and display device | |
| CN205645811U (zh) | 一种阵列基板及显示装置 | |
| CN203299499U (zh) | 一种阵列基板及显示装置 | |
| CN104952932A (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| US9281325B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN106353944A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN109473448A (zh) | 阵列基板及其制备方法、液晶显示面板、显示装置 | |
| CN103413784B (zh) | 一种阵列基板及其制备方法及显示装置 | |
| CN104779203B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN105093756A (zh) | 液晶显示像素结构及其制作方法 | |
| CN103915443A (zh) | 一种阵列基板及其制备方法、液晶显示装置 | |
| CN103456747A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN203480179U (zh) | 一种阵列基板和显示装置 | |
| CN104916649A (zh) | 阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20141217 |
|
| CX01 | Expiry of patent term |