CN107425013B - 像素结构、阵列基板和显示装置 - Google Patents

像素结构、阵列基板和显示装置 Download PDF

Info

Publication number
CN107425013B
CN107425013B CN201710330628.1A CN201710330628A CN107425013B CN 107425013 B CN107425013 B CN 107425013B CN 201710330628 A CN201710330628 A CN 201710330628A CN 107425013 B CN107425013 B CN 107425013B
Authority
CN
China
Prior art keywords
tft
film transistor
thin film
cluster
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710330628.1A
Other languages
English (en)
Other versions
CN107425013A (zh
Inventor
刘庭良
曹中林
李挺
臧鹏程
黄炜赟
孟佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710330628.1A priority Critical patent/CN107425013B/zh
Publication of CN107425013A publication Critical patent/CN107425013A/zh
Priority to PCT/CN2018/076570 priority patent/WO2018205711A1/zh
Priority to US16/080,115 priority patent/US11222905B2/en
Application granted granted Critical
Publication of CN107425013B publication Critical patent/CN107425013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种像素结构、阵列基板和显示装置，属于显示器领域。所述像素结构包括第一组薄膜晶体管、第二组薄膜晶体管和像素电极，第一组薄膜晶体管和第二组薄膜晶体管均包括至少两个薄膜晶体管，第一组薄膜晶体管中的所有薄膜晶体管的源极与同一根数据线连接，第一组薄膜晶体管中的所有薄膜晶体管的漏极与第二组薄膜晶体管中的所有薄膜晶体管的源极连接，第二组薄膜晶体管中的所有薄膜晶体管的漏极与像素电极连接，第一组薄膜晶体管的所有薄膜晶体管的栅极和第二组薄膜晶体管的所有薄膜晶体管的栅极与同一根栅线连接。通过将原来串连的两个TFT改为串连的两组TFT，避免了现有技术中半导体层中形成沟道的区域断裂导致整个像素无法正常工作的问题。

Description

像素结构、阵列基板和显示装置
技术领域
本发明涉及显示器领域，特别涉及一种像素结构、阵列基板和显示装置。
背景技术
电子纸的显示效果接近自然纸张效果，具有低功耗、低成本、易于携带和环保等优点，被广泛应用于价格标签、手表、智能卡、广告牌、产品标签、电子秤及贺卡等领域。
电子纸的结构与扭曲向列(Twisted Nematic，TN)型液晶显示面板类似，电子纸中的像素结构包括像素电极和薄膜晶体管(Thin Film Transistor，TFT)。为了保证在断电的情况下，像素电极中的电压能够维持时间较长，以使电子纸在断电的情况下长时间保持显示画面，在电子纸的像素结构中，通常会通过两个串联的TFT控制像素电极的通断状态。由于两个TFT串联时，如果像素电极漏电，漏出的电流需要经过两个TFT，而一个TFT时像素电极漏电只需要经过一个TFT。故相比于一个TFT而言两个串连的TFT使得像素电极漏电的难度增大，所以设计两个串连的TFT能够保证像素电极中的电压。
然而，具有上述像素结构的电子纸，特别是柔性电子纸在应力的作用下容易发生损坏，例如，在电子纸弯曲时，TFT的半导体层由于柔性不够，半导体层中形成沟道的区域容易发生断裂。由于两个TFT是串连设置的，所以任意一个TFT的半导体层中形成沟道的区域发生断裂，都有可能导致信号无法传输至像素电极，从而导致显示不良。
发明内容
为了解决现有的电子纸的TFT中半导体层中形成沟道的区域容易发生断裂，从而导致显示不良的问题，本发明实施例提供了一种像素结构、阵列基板和显示装置。所述技术方案如下：
第一方面，本发明实施例提供了一种像素结构，所述像素结构包括第一组薄膜晶体管、第二组薄膜晶体管和像素电极，所述第一组薄膜晶体管和所述第二组薄膜晶体管均包括至少两个薄膜晶体管，所述第一组薄膜晶体管中的所有薄膜晶体管的源极与同一根数据线连接，所述第一组薄膜晶体管中的所有薄膜晶体管的漏极与所述第二组薄膜晶体管中的所有薄膜晶体管的源极连接，所述第二组薄膜晶体管中的所有薄膜晶体管的漏极与所述像素电极连接，所述第一组薄膜晶体管的所有薄膜晶体管的栅极和所述第二组薄膜晶体管的所有薄膜晶体管的栅极与同一根栅线连接；
所述第一组薄膜晶体管中的所有薄膜晶体管的漏极与所述第二组薄膜晶体管中的所有薄膜晶体管的源极为一体结构，所述一体结构为圆形电极或者多边形电极。
在本发明实施例的一种实现方式中，所述第一组薄膜晶体管包括2-4个薄膜晶体管，所述第二组薄膜晶体管包括2-4个薄膜晶体管。
在本发明实施例的另一种实现方式中，所述第一组薄膜晶体管中的薄膜晶体管的数量和所述第二组薄膜晶体管中的薄膜晶体管的数量相等。
在本发明实施例的另一种实现方式中，当所述一体结构为圆形电极时，所述第一组薄膜晶体管中的所有薄膜晶体管的源极和所述第二组薄膜晶体管中的所有薄膜晶体管的漏极均为圆弧形电极，且所述圆弧形电极与所述圆形电极同心设置。
在本发明实施例的另一种实现方式中，多个所述圆弧形电极绕所述圆形电极的周向均匀间隔分布。
在本发明实施例的另一种实现方式中，当所述一体结构为多边形电极时，所述第一组薄膜晶体管中的所有薄膜晶体管的源极和所述第二组薄膜晶体管中的所有薄膜晶体管的漏极均为长条形电极，每个长条形电极分别与所述多边形电极的一边对应设置，且所述长条形电极的长度方向与其在所述多边形电极中对应的一边平行。
在本发明实施例的另一种实现方式中，所述多边形电极为正多边形，所述多边形电极的边数等于所述第一组薄膜晶体管中的薄膜晶体管数量与所述第二组薄膜晶体管中的薄膜晶体管数量之和。
在本发明实施例的另一种实现方式中，所述第一组薄膜晶体管中的每个薄膜晶体管的沟道的宽长比＝W1/(A1*L1)，A1为所述第一组薄膜晶体管中薄膜晶体管的数量，W1/L1为第一组薄膜晶体管中仅包括一个薄膜晶体管时，薄膜晶体管的沟道的宽长比；所述第二组薄膜晶体管中的每个薄膜晶体管的沟道的宽长比＝W2/(A2*L2)，A2为所述第一组薄膜晶体管中薄膜晶体管的数量，W2/L2为第二组薄膜晶体管中仅包括一个薄膜晶体管时，薄膜晶体管的沟道的宽长比。
在本发明实施例的另一种实现方式中，所述第一组薄膜晶体管和所述第二组薄膜晶体管的栅极为一体结构，所述一体结构为块状电极。
第二方面，本发明实施例还提供了一种阵列基板，所述阵列基板包括如第一方面任一项所述的像素结构。
第三方面，本发明实施例还提供了一种显示装置，所述显示装置包括如第二方面所述的阵列基板。
本发明实施例提供的技术方案带来的有益效果是：
在本发明中，通过将原来串连的两个TFT改为串连的两组TFT，由于每组TFT中TFT的数量均为至少2个，所以即使发生弯折，其中一个TFT的半导体层中形成沟道的区域发生断裂时，由于该组TFT还有其他TFT能够正常工作，因此该像素结构依然能够正常工作，避免了现有技术中只要一个TFT的半导体层中形成沟道的区域断裂即会导致整个像素无法正常工作(电子纸显示画面就会出现亮点或者暗点)的问题，大大提高了像素结构的可靠性。另外，该方案不改变像素结构的工艺制程，便于实现。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种像素结构的结构示意图；
图2是本发明实施例提供的另一种像素结构的结构示意图；
图3是图2提供的像素结构中的形成沟道的区域的结构示意图；
图4是本发明实施例提供的另一种像素结构的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种像素结构，像素结构包括第一组TFT、第二组TFT和像素电极，第一组TFT和第二组TFT均包括至少两个TFT，第一组TFT中的所有TFT的源极与同一根数据线连接，第一组TFT中的所有TFT的漏极与第二组TFT中的所有TFT的源极连接，第二组TFT中的所有TFT的漏极与像素电极连接，第一组TFT的所有TFT的栅极和第二组TFT的所有TFT的栅极与同一根栅线连接。
本发明实施例通过将原来串连的两个TFT改为串连的两组TFT，每组TFT包括至少两个TFT，第一组TFT中的所有TFT的源极与数据线连接，第一组TFT中的所有TFT的漏极和第二组TFT中的所有TFT的源极连接，第二组TFT中的所有TFT的漏极和像素电极连接，由于每组TFT中TFT的数量均为至少2个，且源漏极采用上述方式连接，所以即使发生弯折，其中一个TFT的半导体层中形成沟道的区域发生断裂时，由于该组TFT还有其他TFT能够正常工作，因此该像素结构依然能够正常工作，避免了现有技术中只要一个TFT的半导体层中形成沟道的区域断裂即会导致整个像素无法正常工作的问题，大大提高了像素结构的可靠性。另外，该方案不改变像素结构的工艺制程，便于实现。
具体地，驱动集成电路(Integrated Circuit，IC)通过栅线输出栅极信号，使得第一组TFT、第二组TFT的栅极得到工作电压，数据线提供的数据信号依次通过第一组TFT和第二组TFT到达像素电极。
由于每一组TFT均包括至少两个TFT，所以即使出现某一个TFT的半导体层中形成沟道的区域断裂无法正常传输数据信号，但由于该组TFT中的其他TFT仍然能够正常工作，因此依然能够将数据信号传输到像素电极。也就是说，本发明实施例提供的像素结构能够正常工作的前提是，每组TFT至少有一个TFT能够正常工作。
图1是本发明实施例提供的一种像素结构的结构示意图，参见图1，像素结构包括第一组TFT、第二组TFT和像素电极100，第一组TFT和第二组TFT均包括两个TFT，第一组TFT中的所有TFT的源极101与同一根数据线200连接，第一组TFT中的所有TFT的漏极102与第二组TFT中的所有TFT的源极连接201，第二组TFT中的所有TFT的漏极202与像素电极100连接，第一组TFT的所有TFT的栅极103和第二组TFT的所有TFT的栅极203与同一根栅线300连接。
值得说明的是，图1中的虚线仅用于标识第一组TFT中漏极与第二组TFT中源极的数量，由于实际中第一组TFT中漏极与第二组TFT中源极是同层形成，所以实际上是一体结构。
参见图1，该像素结构中第一组TFT和第二组TFT均包括2个TFT。这种数量设置既能满足需要，又避免一组TFT的数量过多时，导致结构太过复杂。当然，在其他实现方式中，每组TFT还能够包括更多的TFT，优选地，一组TFT中TFT的数量不超过4个，从而避免设计过于复杂，制作难度太大。
在图1提供的像素结构中，第一组TFT中的TFT的数量和第二组TFT中的TFT的数量相等，将各组TFT的数量相等设置，能够便于设计和制作。当然，在本发明实施例的另一种实现方式中，第一组TFT中的TFT的数量和第二组TFT中的TFT的数量也可以不相等，例如，第一组TFT可以包括2个TFT，第二组TFT可以包括3个TFT。
参见图1，第一组TFT中的所有TFT的源极101为长方形电极，第二组TFT中的所有TFT的漏极202也为长方形电极。第一组TFT中的所有TFT的漏极102与第二组TFT中的所有TFT的源极201为一体结构，且该一体结构为一个凹多边形。
图1所示的像素结构中，第一组TFT中的所有TFT的源极101和漏极102的形状，以及第二组TFT中的所有TFT的源极201和漏极202的形状不同。在其他实施例中，还可以将第一组TFT中的所有TFT的源极101和漏极102的形状，以及第二组TFT中的所有TFT的源极201和漏极202的形状，设计成相同形状。
如图1所示，四个长方形电极布置在凹多边形的四周。
在本发明实施例中，第一组TFT中的每个TFT的沟道的宽长比＝W1/(A1*L1)，A1为第一组TFT中TFT的数量，W1/L1为第一组TFT中仅包括一个TFT时，TFT的沟道的宽长比；第二组TFT中的每个TFT的沟道的宽长比＝W2/(A2*L2)，A2为第一组TFT中TFT的数量，W2/L2为第二组TFT中仅包括一个TFT时，TFT的沟道的宽长比。其中W1/L1、W2/L2分别为现有两个TFT串连时，两个TFT所采用的沟道的宽长比，在此基础上根据每组TFT的数量，设置TFT的沟道的宽长比，使得一组TFT正常工作时，与原本的一个TFT性能相当。在TFT中除了电极之外，还包括半导体层，也即有源层，半导体层处于源漏极之间的部分在通电时会形成上述沟道。
图1所示的像素结构中，由于第一组TFT和第二组TFT中TFT的数量相等，因而这两组TFT中沟道的宽长比相同，为了便于制作，各个TFT的半导体层中形成沟道的区域的宽和长分别相同。参见图1，TFT的半导体层中形成沟道的区域400的长为L，宽为W。
在本发明实施例中，第一组TFT的栅极103和第二组TFT的栅极203为一体结构，该一体结构为块状电极。这样栅线只要与一个栅极连接即可，便于栅极层的制作。参见图1，该块状电极为不规则多边形电极。
图2是本发明实施例提供的另一种像素结构的结构示意图，参见图2，该像素结构与图1提供的像素结构相比，区别在于TFT的源极、漏极、栅极等的形状不同。
在图2提供的像素结构中，第一组TFT中TFT和第二种TFT中TFT的源漏极图案对称布置，进而便于源漏极的设计和制作。
参见图2，第一组TFT中的所有TFT的漏极102与第二组TFT中的所有TFT的源极201为一体结构，且该一体结构为圆形电极。
相应地，第一组TFT中的所有TFT的源极101和第二组TFT中的所有TFT的漏极202均为圆弧形电极，且该圆弧形电极与圆形电极同心设置。
更进一步地，多个圆弧形电极绕圆形电极的周向均匀间隔分布。将圆弧形电极间隔均匀分布，便于制作和设计。
如图2所示，这四个圆弧形电极的弧度均可以为60度。在本发明实施例中，圆弧形电极的弧度可以根据每组TFT中TFT的数量确定，例如圆弧形电极的弧度＝360/3A，A为每组TFT的数量。这样设计一方面能够保证圆弧形电极具有足够大的面积，又能保证各个圆弧形电极之间具有足够的空间能够相互隔离。
在该实现方式中，第一组TFT中的每个TFT的沟道的宽长比，以及第二组TFT中的每个TFT的沟道的宽长比设计，与图1所示的像素结构相同。
其中，当半导体层中形成沟道的区域400为如图3所示的圆弧形时，沟道的长度为圆弧的长度，也即虚线的长度L；沟道的宽度为圆弧的宽度，即图3所示W。
当第一组TFT中的所有TFT的源极101和第二组TFT中的所有TFT的漏极202均为圆弧形电极时，该圆弧形电极的外圆的直径为第一组TFT中的所有TFT的漏极102与第二组TFT中的所有TFT的源极201形成的圆形电极的直径的两倍。
在本发明实施例中，第一组TFT的栅极103和第二组TFT的栅极203为一体结构，该一体结构为块状电极。这样栅线只要与一个栅极连接即可，便于栅极层的制作。
如图2所示，该块状电极可以为一个固定形状的多边形，如矩形电极。
图4是本发明实施例提供的另一种像素结构的结构示意图，参见图4，该像素结构与图1提供的像素结构相比，区别在于TFT的源极、漏极、栅极等的形状不同，并且TFT的数量也与图1不同。
图4中第一组TFT和第二组TFT均包括3个TFT，由于每组TFT均包括3个TFT，所以在具有该像素结构的显示面板在发生弯曲时，每组TFT中存在1个TFT的半导体层中形成沟道的区域断裂，该像素结构能够正常工作，即使每组TFT中存在2个TFT的半导体层中形成沟道的区域断裂，该像素结构仍然能够正常工作，因此可以更加有效的避免TFT的半导体层中形成沟道的区域断裂造成的像素显示问题。当然，在其他实现方式中，每组TFT还能够包括更多的TFT，这里不再赘述。
在图4所示的像素结构中，第一组TFT中TFT和第二种TFT中TFT的源漏极图案对称布置，进而便于源漏极的设计和制作。
参见图4，第一组TFT中的所有TFT的漏极102与第二组TFT中的所有TFT的源极201为一体结构，且该一体结构为多边形电极，例如图4所示的六边形。
相应地，第一组TFT中的所有TFT的源极101和第二组TFT中的所有TFT的漏极202均为长条形电极，每个长条形电极分别与多边形电极的一边对应设置，且长条形电极的长度方向与其在多边形电极中对应的一边平行。
更进一步地，多边形电极为正多边形，例如图4所示的正六边形，多边形电极的边数等于第一组TFT中的TFT数量与第二组TFT中的TFT数量之和，也就是说，如果每组TFT包括2个TFT时，该多边形电极为正方形，如果每组TFT包括3个TFT时，该多边形电极为正六边形，依次类推。按照这种方式分布长条形源漏极，使得正多边形的每一边均对应一个长条形电极，便于设计和制作。
在本发明实施例中，TFT的源漏极除了可以采用上述形状外，还可以采用其他形状，如梯形、不规则多边形等等。
在该实现方式中，第一组TFT中的每个TFT的沟道的宽长比，以及第二组TFT中的每个TFT的沟道的宽长比设计，与图1所示的像素结构相同。
在本发明实施例中，当第一组TFT中的所有TFT的源极101和第二组TFT中的所有TFT的漏极202均为长条形电极时，该长条形电极的尺寸按照每组TFT中仅包括一个TFT时TFT的尺寸设计，而对应的第一组TFT中的所有TFT的漏极102与第二组TFT中的所有TFT的源极201形成的正多边形的尺寸，只需要能够满足沟道尺寸的需求即可，例如正多边形的每一边等于长条形电极的长度。
在本发明实施例中，第一组TFT的栅极103和第二组TFT的栅极203为一体结构，该一体结构为块状电极。这样栅线只要与一个栅极连接即可，便于栅极层的制作。
如图4所示，该块状电极的图形可以与第一组TFT中的所有TFT的漏极102与第二组TFT中的所有TFT的源极201所形成的多边形的图形相同，如六边形。
在图1、图2和图4提供的像素结构中，第一组TFT的栅极103和第二组TFT的栅极203，以及第一组TFT中的所有TFT的漏极102与第二组TFT中的所有TFT的源极201，均可以通过连接形成具有镂空的图案，本发明实施例对此不做限制。但是由于具有镂空的图案制作时复杂度高，所以优选采用前述不具有镂空的图形。
图1、图2和图4均是以底栅型TFT为例进行的说明，但是本发明实施例提供的像素结构除了适用于底栅型TFT外，同样适用于顶栅型TFT和双栅型TFT。
本发明实施例提供的像素结构形成于衬底基板上，其在垂直于衬底基板的方向上的层级关系(以底栅型TFT为例)可以为：依次层叠设置在衬底基板上的栅极层(栅极和栅线)、栅极绝缘层、有源层、源漏极层(源极、漏极和数据线)、钝化层和像素电极。其中，像素电极通过设计在钝化层上的过孔与源漏极层的漏极电连接。
在本实施例中，衬底基板可以是玻璃基板；栅极绝缘层和钝化层可以为氮化硅或氮氧化硅层；像素电极层可以为氧化铟锡(Indium Tin Oxides，简称ITO)薄膜层；栅极层和源漏极层可以为金属电极层，例如Al(铝)、Cu(铜)、Mo(钼)、Cr(铬)、Ti(钛)等，也可以为合金电极层；有源层可以使用非晶硅、微晶硅或者多晶硅制成，例如有源层可以包括设置在栅极绝缘层上的非晶硅层和设置在非晶硅层上的N型掺杂非晶硅层。
为了证明本发明实施例提供的像素结构能够有效改善TFT的半导体层中形成沟道的区域断裂对电子纸显示的影响，本发明实施例还提供了如下对比实验。该实验分为三组，每组实验使用的像素结构中的两组TFT均包括3个TFT，每组TFT中TFT的沟道宽长比均为一组TFT中仅包括一个TFT时的TFT沟道的宽长比。这三组实验中，第一组实验中所有TFT均没有损坏，第二组实验中的第一组TFT有一个TFT的半导体层中形成沟道的区域损坏，第三组实验中的第二组TFT有一个TFT的半导体层中形成沟道的区域损坏。通过检测这三组实验的像素电极在60us的充电曲线，可以看出，任意一组TFT中一个TFT的半导体层中形成沟道的区域的损坏对于充电效率(可以用这60us内像素电极所充电压来衡量)的影响很小，在1.3％以内，因而不会对电子纸的显示造成显著影响。
本发明实施例还提供了一种阵列基板，该阵列基板包括图1、图2和图4中任一幅提供的像素结构。该阵列基板特别适用于电子纸等柔性显示面板中。
本发明实施例通过将原来串连的两个TFT改为串连的两组TFT，每组TFT包括至少两个TFT，第一组TFT中的所有TFT的源极与数据线连接，第一组TFT中的所有TFT的漏极和第二组TFT中的所有TFT的源极连接，第二组TFT中的所有TFT的漏极和像素电极连接，由于每组TFT中TFT的数量均为至少2个，且源漏极采用上述方式连接，所以即使发生弯折，其中一个TFT的半导体层中形成沟道的区域发生断裂时，由于该组TFT还有其他TFT能够正常工作，因此该像素结构依然能够正常工作，避免了现有技术中只要一个TFT的半导体层中形成沟道的区域断裂即会导致整个像素无法正常工作的问题，大大提高了像素结构的可靠性。另外，该方案不改变像素结构的工艺制程，便于实现。
本发明实施例还提供了一种显示装置，该显示装置包括如上所述阵列基板。
在具体实施时，本发明实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例通过将原来串连的两个TFT改为串连的两组TFT，每组TFT包括至少两个TFT，第一组TFT中的所有TFT的源极与数据线连接，第一组TFT中的所有TFT的漏极和第二组TFT中的所有TFT的源极连接，第二组TFT中的所有TFT的漏极和像素电极连接，由于每组TFT中TFT的数量均为至少2个，且源漏极采用上述方式连接，所以即使发生弯折，其中一个TFT的半导体层中形成沟道的区域发生断裂时，由于该组TFT还有其他TFT能够正常工作，因此该像素结构依然能够正常工作，避免了现有技术中只要一个TFT的半导体层中形成沟道的区域断裂即会导致整个像素无法正常工作的问题，大大提高了像素结构的可靠性。另外，该方案不改变像素结构的工艺制程，便于实现。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种像素结构，其特征在于，所述像素结构包括第一组薄膜晶体管、第二组薄膜晶体管和像素电极，所述第一组薄膜晶体管和所述第二组薄膜晶体管均包括至少两个薄膜晶体管，所述第一组薄膜晶体管中的所有薄膜晶体管的源极与同一根数据线连接，所述第一组薄膜晶体管中的所有薄膜晶体管的漏极与所述第二组薄膜晶体管中的所有薄膜晶体管的源极连接，所述第二组薄膜晶体管中的所有薄膜晶体管的漏极与所述像素电极连接，所述第一组薄膜晶体管的所有薄膜晶体管的栅极和所述第二组薄膜晶体管的所有薄膜晶体管的栅极与同一根栅线连接；
所述第一组薄膜晶体管中的所有薄膜晶体管的漏极与所述第二组薄膜晶体管中的所有薄膜晶体管的源极为一体结构，所述一体结构为圆形电极或者多边形电极。
2.根据权利要求1所述的像素结构，其特征在于，所述第一组薄膜晶体管包括2-4个薄膜晶体管，所述第二组薄膜晶体管包括2-4个薄膜晶体管。
3.根据权利要求1或2所述的像素结构，其特征在于，所述第一组薄膜晶体管中的薄膜晶体管的数量和所述第二组薄膜晶体管中的薄膜晶体管的数量相等。
4.根据权利要求1所述的像素结构，其特征在于，当所述一体结构为圆形电极时，所述第一组薄膜晶体管中的所有薄膜晶体管的源极和所述第二组薄膜晶体管中的所有薄膜晶体管的漏极均为圆弧形电极，且所述圆弧形电极与所述圆形电极同心设置。
5.根据权利要求4所述的像素结构，其特征在于，多个所述圆弧形电极绕所述圆形电极的周向均匀间隔分布。
6.根据权利要求1所述的像素结构，其特征在于，当所述一体结构为多边形电极时，所述第一组薄膜晶体管中的所有薄膜晶体管的源极和所述第二组薄膜晶体管中的所有薄膜晶体管的漏极均为长条形电极，每个长条形电极分别与所述多边形电极的一边对应设置，且所述长条形电极的长度方向与其在所述多边形电极中对应的一边平行。
7.根据权利要求6所述的像素结构，其特征在于，所述多边形电极为正多边形，所述多边形电极的边数等于所述第一组薄膜晶体管中的薄膜晶体管数量与所述第二组薄膜晶体管中的薄膜晶体管数量之和。
8.根据权利要求1或2所述的像素结构，其特征在于，所述第一组薄膜晶体管中的每个薄膜晶体管的沟道的宽长比＝W1/(A1*L1)，A1为所述第一组薄膜晶体管中薄膜晶体管的数量，W1/L1为第一组薄膜晶体管中仅包括一个薄膜晶体管时，薄膜晶体管的沟道的宽长比；所述第二组薄膜晶体管中的每个薄膜晶体管的沟道的宽长比＝W2/(A2*L2)，A2为所述第一组薄膜晶体管中薄膜晶体管的数量，W2/L2为第二组薄膜晶体管中仅包括一个薄膜晶体管时，薄膜晶体管的沟道的宽长比。
9.根据权利要求1或2所述的像素结构，其特征在于，所述第一组薄膜晶体管和所述第二组薄膜晶体管的栅极为一体结构，所述一体结构为块状电极。
10.一种阵列基板，其特征在于，所述阵列基板包括如权利要求1-9任一项所述的像素结构。
11.一种显示装置，其特征在于，所述显示装置包括如权利要求10所述的阵列基板。
CN201710330628.1A 2017-05-11 2017-05-11 像素结构、阵列基板和显示装置 Active CN107425013B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710330628.1A CN107425013B (zh) 2017-05-11 2017-05-11 像素结构、阵列基板和显示装置
PCT/CN2018/076570 WO2018205711A1 (zh) 2017-05-11 2018-02-12 像素结构、阵列基板和显示装置
US16/080,115 US11222905B2 (en) 2017-05-11 2018-02-12 Pixel structure, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710330628.1A CN107425013B (zh) 2017-05-11 2017-05-11 像素结构、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN107425013A CN107425013A (zh) 2017-12-01
CN107425013B true CN107425013B (zh) 2018-11-16

Family

ID=60425369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710330628.1A Active CN107425013B (zh) 2017-05-11 2017-05-11 像素结构、阵列基板和显示装置

Country Status (3)

Country Link
US (1) US11222905B2 (zh)
CN (1) CN107425013B (zh)
WO (1) WO2018205711A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107425013B (zh) * 2017-05-11 2018-11-16 成都京东方光电科技有限公司 像素结构、阵列基板和显示装置
CN108962980B (zh) * 2018-06-29 2021-07-09 云谷（固安）科技有限公司 一种柔性面板及带有显示面板的装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100594865B1 (ko) * 2004-08-10 2006-06-30 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US8963152B2 (en) * 2008-02-19 2015-02-24 Sharp Kabushiki Kaisha TFT, shift register, scanning signal line drive circuit, switch circuit, and display device
TWI445180B (zh) * 2011-09-28 2014-07-11 E Ink Holdings Inc 陣列基板及使用其之顯示裝置
CN103367353A (zh) * 2012-03-30 2013-10-23 东莞万士达液晶显示器有限公司 主动元件及主动元件阵列基板
CN203218262U (zh) * 2013-03-06 2013-09-25 京东方科技集团股份有限公司 静电防护单元、静电防护结构及阵列基板和显示面板
KR102088227B1 (ko) * 2013-12-02 2020-03-12 엘지디스플레이 주식회사 리페어 구조를 갖는 표시장치
CN204028530U (zh) * 2014-06-18 2014-12-17 京东方科技集团股份有限公司 一种阵列基板和显示装置
JP2016142880A (ja) * 2015-01-30 2016-08-08 株式会社ジャパンディスプレイ 表示装置
CN106526996B (zh) * 2016-11-29 2019-06-28 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN106783886B (zh) * 2017-01-03 2020-11-10 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN106992215B (zh) * 2017-05-05 2019-12-31 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN107425013B (zh) * 2017-05-11 2018-11-16 成都京东方光电科技有限公司 像素结构、阵列基板和显示装置

Also Published As

Publication number Publication date
CN107425013A (zh) 2017-12-01
US20210193695A1 (en) 2021-06-24
US11222905B2 (en) 2022-01-11
WO2018205711A1 (zh) 2018-11-15

Similar Documents

Publication Publication Date Title
JP5671323B2 (ja) 液晶表示装置
CN111736398B (zh) 一种显示面板及显示装置
CN204595382U (zh) 阵列基板及液晶显示面板及装置及已修复阵列基板
KR101016291B1 (ko) 액정표시장치 및 그의 제조방법
CN202033562U (zh) 液晶显示器阵列基板
US20050275609A1 (en) Driving apparatus for display device and display panel thereof
TWI697881B (zh) 半導體基板及驅動方法
KR20090076572A (ko) 표시 기판 및 이를 포함하는 전기 영동 표시 장치, 표시기판의 제조 방법
CN103439840A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN204270000U (zh) 一种阵列基板及液晶显示面板
CN102207656A (zh) 边缘电场切换型液晶显示面板的像素阵列及其驱动方法
US10312266B2 (en) Display substrate and manufacturing method thereof, and display device
CN110085584B (zh) Esd防护薄膜晶体管及esd防护结构
CN107425013B (zh) 像素结构、阵列基板和显示装置
CN104409462A (zh) 阵列基板及其制造方法、显示装置
US20180069032A1 (en) Tft substrate manufacturing method
CN110061062A (zh) Esd防护薄膜晶体管及esd防护结构
US8427623B2 (en) Thin film transistor substrate including disconnection prevention member
KR20100008566A (ko) 액정 표시 장치
CN104733478A (zh) 一种阵列基板及其制作方法、显示装置
CN105572981B (zh) 阵列基板、显示面板以及液晶显示装置
US20170176829A1 (en) Liquid crystal display apparatus
CN108388057B (zh) 阵列基板
CN113534551B (zh) 一种显示基板和显示面板
CN105487283A (zh) 液晶显示器及其液晶面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant