CN110061062A - Esd防护薄膜晶体管及esd防护结构 - Google Patents
Esd防护薄膜晶体管及esd防护结构 Download PDFInfo
- Publication number
- CN110061062A CN110061062A CN201910319971.5A CN201910319971A CN110061062A CN 110061062 A CN110061062 A CN 110061062A CN 201910319971 A CN201910319971 A CN 201910319971A CN 110061062 A CN110061062 A CN 110061062A
- Authority
- CN
- China
- Prior art keywords
- esd protection
- tft
- film transistor
- thin film
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 59
- 239000010410 layer Substances 0.000 claims abstract description 71
- 239000010408 film Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims description 27
- 230000000694 effects Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 2
- 238000005452 bending Methods 0.000 abstract description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种ESD防护薄膜晶体管及ESD防护结构。所述ESD防护薄膜晶体管包括：基板、设于所述基板上的有源层、设于所述有源层及基板上的栅极绝缘层、设于所述栅极绝缘层上并与所述有源层相对的栅极、设于所述栅极及栅极绝缘层上的层间绝缘层以及设于所述层间绝缘层上的间隔分布的源极及漏极；所述有源层包括沟道段及分别位于所述沟道段两侧的源极接触段和漏极接触段，所述沟道段至少部分弯曲，相比于现有的直线沟道，本发明将沟道设置为弯曲状，能够在不增加ESD防护薄膜晶体管的尺寸的前提下，延长ESD防护薄膜晶体管的沟道长度，有效减少ESD防护薄膜晶体管的漏电流。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种ESD防护薄膜晶体管及ESD防护结构。
背景技术
随着显示技术的发展，平板显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。现有的平板显示装置主要包括液晶显示装置(Liquid Crystal Display，LCD)及有机发光二极管显示装置(Organic Light EmittingDisplay，OLED)。
现有平板显示装置为了达到防静电的目的，一般在基板上设有静电放电(Electro-Static Discharge，ESD)防护结构。现有的ESD防护结构采用具有浮栅结构(GateFloating)的ESD防护薄膜晶体管(Thin Film Transistor)释放多余电荷，现有的ESD防护结构如图1及图2所示，在信号线10和公共电压线20(Common)之间连接有ESD防护薄膜晶体管30，ESD防护薄膜晶体管30包括栅极301、源极302、漏极303及有源层304，所述栅极301及源极302部分重叠形成第一耦合电容C10和栅极301和漏极303部分重叠形成第二耦合电容C20，源极302电性连接信号线10，漏极303电性连接公共电压线20，当信号线10或公共电压线20上累积的静电过高时会对第一耦合电容C10或第二耦合电容C20充电，使得ESD防护薄膜晶体管30的栅极301电压上升，进而导通ESD防护薄膜晶体管30，完成静电释放。
为了保证静电释放效果，需要尽可能的减少ESD防护薄膜晶体管30的漏电流，所述ESD防护薄膜晶体管30的漏电流与其沟道宽度W及沟道长度L有关，沟道宽度W越小，漏电越小，沟道长度L越大，漏电流越小，由于现有的制程工艺的约束，沟道宽度W能够达到的最小值有限，因此，在现有技术中对ESD防护薄膜晶体管30的漏电流的控制，一般均是通过延长ESD防护薄膜晶体管30的沟道长度L完成的，但增加ESD防护薄膜晶体管30的沟道长度L会导致器件的尺寸增大，影响产品的布线空间，不利用显示装置高分辨率及窄边框的实现。
发明内容
本发明的目的在于提供一种ESD防护薄膜晶体管，能够在不增加ESD防护薄膜晶体管的尺寸的前提下，有效减少ESD防护薄膜晶体管的漏电流。
本发明的目的还在于提供一种ESD防护结构，能够在不增加ESD防护薄膜晶体管的尺寸的前提下，有效减少ESD防护薄膜晶体管的漏电流。
为实现上述目的，本发明提供一种ESD防护薄膜晶体管，包括：基板、设于所述基板上的有源层、设于所述有源层及基板上的栅极绝缘层、设于所述栅极绝缘层上并与所述有源层相对的栅极、设于所述栅极及栅极绝缘层上的层间绝缘层以及设于所述层间绝缘层上的间隔分布的源极及漏极；
所述有源层包括沟道段及分别位于所述沟道段两侧的源极接触段和漏极接触段，所述沟道段至少部分弯曲。
所述沟道段呈波浪形。
所述栅极的材料为非晶硅、多晶硅或氧化物半导体。
所述ESD防护薄膜晶体管还包括：第一过孔及第二过孔，所述第一过孔及第二过孔均贯穿所述述层间绝缘层及栅极绝缘层，所述源极及漏极分别通过所述第一过孔及第二过孔与所述源极接触段和漏极接触段接触。
所述源极与所述栅极至少部分交叠形成第一耦合电容，所述漏极与所述栅极至少部分交叠形成第二耦合电容，以通过所述第一耦合电容或第二耦合电容的作用导通所述栅极，实现静电释放。
本发明还提供一种ESD防护结构，包括信号线、公共电压线及ESD防护薄膜晶体管；
所述ESD防护薄膜晶体管包括：基板、设于所述基板上的有源层、设于所述有源层及基板上的栅极绝缘层、设于所述栅极绝缘层上并与所述有源层相对的栅极、设于所述栅极及栅极绝缘层上的层间绝缘层以及设于所述层间绝缘层上的间隔分布的源极及漏极；
所述有源层包括沟道段及分别位于所述沟道段两侧的源极接触段和漏极接触段，所述沟道段至少部分弯曲。
所述源极及漏极分别电性连接所述信号线和所述公共电压线。
所述沟道段呈波浪形。
所述栅极的材料为非晶硅、多晶硅或氧化物半导体。
所述ESD防护薄膜晶体管还包括：第一过孔及第二过孔，所述第一过孔及第二过孔均贯穿所述述层间绝缘层及栅极绝缘层，所述源极及漏极分别通过所述第一过孔及第二过孔与所述源极接触段和漏极接触段接触。
所述源极与所述栅极至少部分交叠形成第一耦合电容，所述漏极与所述栅极至少部分交叠形成第二耦合电容，以通过所述第一耦合电容或第二耦合电容的作用导通所述栅极，实现静电释放。
本发明的有益效果：本发明提供一种ESD防护薄膜晶体管，包括：基板、设于所述基板上的有源层、设于所述有源层及基板上的栅极绝缘层、设于所述栅极绝缘层上并与所述有源层相对的栅极、设于所述栅极及栅极绝缘层上的层间绝缘层以及设于所述层间绝缘层上的间隔分布的源极及漏极；所述有源层包括沟道段及分别位于所述沟道段两侧的源极接触段和漏极接触段，所述沟道段至少部分弯曲，相比于现有的直线沟道，本发明将沟道设置为弯曲状，能够在不增加ESD防护薄膜晶体管的尺寸的前提下，延长ESD防护薄膜晶体管的沟道长度，有效减少ESD防护薄膜晶体管的漏电流。本发明还提供一种ESD防护结构，能够在不增加ESD防护薄膜晶体管的尺寸的前提下，有效减少ESD防护薄膜晶体管的漏电流。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为现有的ESD防护结构的电路图
图2为现有的ESD防护结构中ESD防护薄膜晶体管的俯视图；
图3为本发明的ESD防护薄膜晶体管的俯视图；
图4为本发明的ESD防护薄膜晶体管的剖面图；
图5为本发明的ESD防护结构的结构示意图；
图6为本发明的ESD防护结构的等效电路图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图3及图4，本发明提供一种ESD防护薄膜晶体管，包括：基板1、设于所述基板1上的有源层2、设于所述有源层2及基板1上的栅极绝缘层3、设于所述栅极绝缘层3上并与所述有源层2相对的栅极4、设于所述栅极4及栅极绝缘层2上的层间绝缘层5以及设于所述层间绝缘层5上的间隔分布的源极6及漏极7；
所述有源层2包括沟道段21及分别位于所述沟道段21两侧的源极接触段22和漏极接触段23，所述沟道段21至少部分弯曲。
具体地，如图3所示，在本发明的一些实施例中，所述沟道段21呈波浪形(蛇形绕线状)，也即所述沟道段21包括多个首尾相连的弯曲部，通过多个弯曲部组成一波浪形的沟道段21，从而达到不增加ESD防护薄膜晶体管的尺寸的前提下，增加沟道长度，减小漏电流，提升ESD防护效果。
具体地，所述栅极4的材料为非晶硅、多晶硅或氧化物半导体，其中所述氧化物半导体可以为铟镓锌氧化物(Indium gallium zinc oxide，IGZO)。
具体地，所述ESD防护薄膜晶体管还包括：第一过孔81及第二过孔82，所述第一过孔81及第二过孔82均贯穿所述述层间绝缘层5及栅极绝缘层3，所述源极6及漏极7分别通过所述第一过孔81及第二过孔82与所述源极接触段22和漏极接触段23接触。
具体地，结合图6，所述源极6与所述栅极4至少部分交叠形成第一耦合电容C1，所述漏极7与所述栅极4至少部分交叠形成第二耦合电容C2，以通过所述第一耦合电容C1或第二耦合电容C2的作用向所述栅极4传递电压，实现静电释放。
需要说明的是，本发明将有源层2的沟道段21设置成至少部分弯曲，能够增大沟道长度，相比于现有的直线型沟道，弯曲状的沟道在占用相同布线空间的情况下，具有更大的沟道长度，从而有效减少ESD防护薄膜晶体管的漏电流。
请参阅图5及图6，本发明还提供一种ESD防护结构，包括信号线100、公共电压线200及ESD防护薄膜晶体管T；
所述ESD防护薄膜晶体管T包括：基板1、设于所述基板1上的有源层2、设于所述有源层2及基板1上的栅极绝缘层3、设于所述栅极绝缘层3上并与所述有源层2相对的栅极4、设于所述栅极4及栅极绝缘层2上的层间绝缘层5以及设于所述层间绝缘层5上的间隔分布的源极6及漏极7；
所述有源层2包括沟道段21及分别位于所述沟道段21两侧的源极接触段22和漏极接触段23，所述沟道段21至少部分弯曲。
所述源极6及漏极7分别电性连接所述信号线100和所述公共电压线200。
具体地，如图3所示，在本发明的一些实施例中，所述沟道段21呈波浪形(蛇形绕线状)，也即所述沟道段21包括多个首尾相连的弯曲部，通过多个弯曲部组成一波浪形的沟道段21，从而达到不增加ESD防护薄膜晶体管的尺寸的前提下，增加沟道长度，减小漏电流，提升ESD防护效果。
具体地，所述栅极4的材料为非晶硅、多晶硅或氧化物半导体，其中所述氧化物半导体可以为铟镓锌氧化物(Indium gallium zinc oxide，IGZO)。
具体地，所述ESD防护薄膜晶体管还包括：第一过孔81及第二过孔82，所述第一过孔81及第二过孔82均贯穿所述述层间绝缘层5及栅极绝缘层3，所述源极6及漏极7分别通过所述第一过孔81及第二过孔82与所述源极接触段22和漏极接触段23接触。
具体地，结合图6，所述源极6与所述栅极4至少部分交叠形成第一耦合电容C1，所述漏极7与所述栅极4至少部分交叠形成第二耦合电容C2。
需要说明的是，本发明将有源层2的沟道段21设置成至少部分弯曲，能够增大沟道长度，相比于现有的直线型沟道，弯曲状的沟道在占用相同布线空间的情况下，具有更大的沟道长度，从而有效减少ESD防护薄膜晶体管的漏电流。
优选地，所述信号线100为显示面板中的扫描线(Gate)或数据线(Data)，所述公共电压线200为显示面板中的公共电极线(Com)。
具体地，所述ESD防护结构的工作过程为：当信号线100或公共电压线200上累积的静电过高时会对第一耦合电容C1或第二耦合电容C2充电，使得ESD防护薄膜晶体管T的栅极电压上升，进而导通ESD防护薄膜晶体管T，通过所述ESD防护薄膜晶体管T所述信号线100与公共电压线200连通，完成静电释放，有效避免静电击伤。
综上所述，本发明提供一种ESD防护薄膜晶体管，包括：基板、设于所述基板上的栅极、设于所述栅极及基板上的栅极绝缘层、设于所述栅极绝缘层上并与所述栅极相对的有源层、设于所述有源层及栅极绝缘层上的层间绝缘层以及设于所述层间绝缘层上的间隔分布的源极及漏极；所述有源层包括沟道段及分别位于所述沟道段两侧的源极接触段和漏极接触段，所述沟道段至少部分弯曲，相比于现有的直线沟道，本发明将沟道设置为弯曲状，能够在不增加ESD防护薄膜晶体管的尺寸的前提下，延长ESD防护薄膜晶体管的沟道长度，有效减少ESD防护薄膜晶体管的漏电流。本发明还提供一种ESD防护结构，能够在不增加ESD防护薄膜晶体管的尺寸的前提下，有效减少ESD防护薄膜晶体管的漏电流。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种ESD防护薄膜晶体管，其特征在于，包括：基板(1)、设于所述基板(1)上的有源层(2)、设于所述有源层(2)及基板(1)上的栅极绝缘层(3)、设于所述栅极绝缘层(3)上并与所述有源层(2)相对的栅极(4)、设于所述栅极(4)及栅极绝缘层(2)上的层间绝缘层(5)以及设于所述层间绝缘层(5)上的间隔分布的源极(6)及漏极(7)；
所述有源层(2)包括沟道段(21)及分别位于所述沟道段(21)两侧的源极接触段(22)和漏极接触段(23)，所述沟道段(21)至少部分弯曲。
2.如权利要求1所述的ESD防护薄膜晶体管，其特征在于，所述沟道段(21)呈波浪形。
3.如权利要求1所述的ESD防护薄膜晶体管，其特征在于，所述栅极(4)的材料为非晶硅、多晶硅或氧化物半导体。
4.如权利要求1所述的ESD防护薄膜晶体管，其特征在于，还包括：第一过孔(81)及第二过孔(82)，所述第一过孔(81)及第二过孔(82)均贯穿所述述层间绝缘层(5)及栅极绝缘层(3)，所述源极(6)及漏极(7)分别通过所述第一过孔(81)及第二过孔(82)与所述源极接触段(22)和漏极接触段(23)接触。
5.如权利要求1所述的ESD防护薄膜晶体管，其特征在于，所述源极(6)与所述栅极(4)至少部分交叠形成第一耦合电容(C1)，所述漏极(7)与所述栅极(4)至少部分交叠形成第二耦合电容(C2)，以通过所述第一耦合电容(C1)或第二耦合电容(C2)的作用向所述栅极(4)传递电压，实现静电释放。
6.一种ESD防护结构，其特征在于，包括信号线(100)、公共电压线(200)及ESD防护薄膜晶体管(T)；
所述ESD防护薄膜晶体管(T)包括：基板(1)、设于所述基板(1)上的有源层(2)、设于所述有源层(2)及基板(1)上的栅极绝缘层(3)、设于所述栅极绝缘层(3)上并与所述有源层(2)相对的栅极(4)、设于所述栅极(4)及栅极绝缘层(2)上的层间绝缘层(5)以及设于所述层间绝缘层(5)上的间隔分布的源极(6)及漏极(7)；
所述有源层(2)包括沟道段(21)及分别位于所述沟道段(21)两侧的源极接触段(22)和漏极接触段(23)，所述沟道段(21)至少部分弯曲。
所述源极(6)及漏极(7)分别电性连接所述信号线(100)和所述公共电压线(200)。
7.如权利要求6所述的ESD防护结构，其特征在于，所述沟道段(21)呈波浪形。
8.如权利要求6所述的ESD防护结构，其特征在于，所述栅极(4)的材料为非晶硅、多晶硅或氧化物半导体。
9.如权利要求6所述的ESD防护结构，其特征在于，所述ESD防护薄膜晶体管还包括：第一过孔(81)及第二过孔(82)，所述第一过孔(81)及第二过孔(82)均贯穿所述述层间绝缘层(5)及栅极绝缘层(3)，所述源极(6)及漏极(7)分别通过所述第一过孔(81)及第二过孔(82)与所述源极接触段(22)和漏极接触段(23)接触。
10.如权利要求6所述的ESD防护结构，其特征在于，所述源极(6)与所述栅极(4)至少部分交叠形成第一耦合电容(C1)，所述漏极(7)与所述栅极(4)至少部分交叠形成第二耦合电容(C2)，以通过所述第一耦合电容(C1)或第二耦合电容(C2)的作用向所述栅极(4)传递电压，实现静电释放。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910319971.5A CN110061062A (zh) | 2019-04-19 | 2019-04-19 | Esd防护薄膜晶体管及esd防护结构 |
| PCT/CN2019/088662 WO2020211165A1 (zh) | 2019-04-19 | 2019-05-27 | Esd防护薄膜晶体管及esd防护结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910319971.5A CN110061062A (zh) | 2019-04-19 | 2019-04-19 | Esd防护薄膜晶体管及esd防护结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110061062A true CN110061062A (zh) | 2019-07-26 |
Family
ID=67319772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910319971.5A Pending CN110061062A (zh) | 2019-04-19 | 2019-04-19 | Esd防护薄膜晶体管及esd防护结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110061062A (zh) |
| WO (1) | WO2020211165A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111180442A (zh) * | 2020-02-06 | 2020-05-19 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| WO2021088824A1 (zh) * | 2019-11-06 | 2021-05-14 | 京东方科技集团股份有限公司 | 阵列基板、显示装置和静电保护单元 |
| WO2024044967A1 (zh) * | 2022-08-30 | 2024-03-07 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120061761A1 (en) * | 2010-09-09 | 2012-03-15 | Renesas Electronics Corporation | Semiconductor integrated circuit device and manufacturing method for semiconductor integrated circuit devices |
| CN104300009A (zh) * | 2014-10-31 | 2015-01-21 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、电路结构、电子设备 |
| CN105789317A (zh) * | 2014-12-25 | 2016-07-20 | 昆山国显光电有限公司 | 薄膜晶体管器件及其制备方法 |
| CN106597768A (zh) * | 2016-12-27 | 2017-04-26 | 武汉华星光电技术有限公司 | 静电放电保护电路和液晶显示面板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7439565B2 (en) * | 2006-06-08 | 2008-10-21 | Chunghwa Picture Tubes, Ltd. | Active devices array substrate and repairing method thereof |
| CN102104066A (zh) * | 2009-12-17 | 2011-06-22 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的版图结构 |
| KR101995714B1 (ko) * | 2012-12-28 | 2019-07-04 | 엘지디스플레이 주식회사 | 표시장치 |
| CN105810677B (zh) * | 2016-05-16 | 2019-01-29 | 京东方科技集团股份有限公司 | 静电释放组件、阵列基板及其制备方法、显示面板 |
| CN208507683U (zh) * | 2018-07-25 | 2019-02-15 | 京东方科技集团股份有限公司 | 静电保护电路、阵列基板及显示装置 |
-
2019
- 2019-04-19 CN CN201910319971.5A patent/CN110061062A/zh active Pending
- 2019-05-27 WO PCT/CN2019/088662 patent/WO2020211165A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120061761A1 (en) * | 2010-09-09 | 2012-03-15 | Renesas Electronics Corporation | Semiconductor integrated circuit device and manufacturing method for semiconductor integrated circuit devices |
| CN104300009A (zh) * | 2014-10-31 | 2015-01-21 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、电路结构、电子设备 |
| CN105789317A (zh) * | 2014-12-25 | 2016-07-20 | 昆山国显光电有限公司 | 薄膜晶体管器件及其制备方法 |
| CN106597768A (zh) * | 2016-12-27 | 2017-04-26 | 武汉华星光电技术有限公司 | 静电放电保护电路和液晶显示面板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021088824A1 (zh) * | 2019-11-06 | 2021-05-14 | 京东方科技集团股份有限公司 | 阵列基板、显示装置和静电保护单元 |
| CN111180442A (zh) * | 2020-02-06 | 2020-05-19 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| WO2024044967A1 (zh) * | 2022-08-30 | 2024-03-07 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020211165A1 (zh) | 2020-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9690152B2 (en) | Array substrate and display panel | |
| CN104865762B (zh) | 像素结构及显示面板 | |
| US11031419B2 (en) | Array substrate, method for manufacturing the same, and display device | |
| CN105549287B (zh) | 像素结构及显示面板 | |
| US10050061B2 (en) | Array substrate and manufacturing method thereof, display device | |
| CN110085584A (zh) | Esd防护薄膜晶体管及esd防护结构 | |
| US9673230B2 (en) | Pixel array | |
| US10644120B2 (en) | Thin film transistor, GOA circuit, display substrate and display device | |
| CN110061062A (zh) | Esd防护薄膜晶体管及esd防护结构 | |
| CN102193259B (zh) | 液晶显示装置 | |
| WO2018000810A1 (zh) | 薄膜晶体管及显示装置 | |
| WO2019233113A1 (zh) | 阵列基板及显示装置 | |
| US20160329358A1 (en) | Pixel structure | |
| CN105759515A (zh) | 液晶显示装置及其驱动方法 | |
| TW201712418A (zh) | 顯示面板 | |
| US8704220B2 (en) | Active device | |
| US9977301B2 (en) | Array substrate, display panel and liquid crystal display device | |
| CN108490709B (zh) | 阵列基板及其制作方法 | |
| US11664389B2 (en) | Thin film transistor substrate and display device | |
| CN107425013B (zh) | 像素结构、阵列基板和显示装置 | |
| CN105140298A (zh) | 薄膜晶体管和阵列基板 | |
| TWI294052B (zh) | ||
| CN104460166A (zh) | 像素结构及显示面板 | |
| US20200365576A1 (en) | Tft substrate, esd protection circuit and manufacturing method of tft substrate | |
| CN105633097B (zh) | 一种阵列基板、显示面板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190726 |