TW201712418A - 顯示面板 - Google Patents

顯示面板 Download PDF

Info

Publication number
TW201712418A
TW201712418A TW104131952A TW104131952A TW201712418A TW 201712418 A TW201712418 A TW 201712418A TW 104131952 A TW104131952 A TW 104131952A TW 104131952 A TW104131952 A TW 104131952A TW 201712418 A TW201712418 A TW 201712418A
Authority
TW
Taiwan
Prior art keywords
signal line
line
electrically connected
display panel
pixel
Prior art date
Application number
TW104131952A
Other languages
English (en)
Other versions
TWI560506B (en
Inventor
張哲嘉
莊銘宏
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW104131952A priority Critical patent/TWI560506B/zh
Priority to CN201510896983.6A priority patent/CN105470263B/zh
Application granted granted Critical
Publication of TWI560506B publication Critical patent/TWI560506B/zh
Publication of TW201712418A publication Critical patent/TW201712418A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一種顯示面板包括基板、畫素陣列、第一電源線以及第二電源線。基板具有顯示區以及環繞顯示區的非顯示區。畫素陣列位於基板之顯示區內並包括多個畫素單元。畫素單元包括掃描線、資料線、畫素結構、記憶元件、第一訊號線以及第二訊號線。畫素結構與掃描線以及資料線電性連接，畫素結構包括驅動元件以及反射電極。記憶元件與畫素結構電性連接，且與第一訊號線以及第二訊號線電性連接。第一電源線位於基板之非顯示區，且第一訊號與第一電源線電性連接。第二電源線位於基板之非顯示區，且第二訊號線與第二電源線電性連接。

Description

顯示面板
本發明是有關於一種顯示面板，且特別是有關於一種具有畫素記憶體 (Memory in Pixel；MIP)的顯示面板。
目前多功能的可攜式產品已經被廣泛地運用於各種不同的領域中。舉例來說，在市面上已設計出具有通訊、計數、且具備多媒體顯示功能的「智慧型手錶」。在智慧型手機市場逐漸飽和的狀況下，由於智慧型手錶具有更為輕薄短小且可以直接配戴在身上等優點，因此，智慧型手錶等穿戴裝置的研發已成為熱門的研究主題。就現有技術來說，為了使智慧型手錶具備多媒體顯示功能，其畫素設計需要運用到多條電源線。然而，運用過多的電源線會使的線路配置過為複雜，因此，現有的穿戴式產品的外觀設計會受到諸多限制。舉例來說，市面上的智慧型手錶的顯示面板大多為具有方形外觀之設計。因此，為了因應市場上的要求，有必要改善現有的線路配置關係以使得穿戴式產品的外觀更具多樣化。
本發明提供一種顯示面板，可用以節省線路的配置空間，以達到多樣的外觀需求。
本發明的顯示面板包括基板、畫素陣列、第一電源線以及第二電源線。基板具有顯示區以及環繞顯示區的非顯示區。畫素陣列位於基板之顯示區內，其中，畫素陣列包括多個畫素單元。每一畫素單元包括掃描線、資料線、畫素結構、記憶元件、第一訊號線以及第二訊號線。畫素結構與掃描線以及資料線電性連接，畫素結構包括驅動元件以及與驅動元件電性連接的反射電極。記憶元件與畫素結構電性連接。第一訊號線以及第二訊號線與記憶元件電性連接。第一電源線位於基板之非顯示區，其中第一電源線與每一畫素結構之反射電極屬於同一膜層且具有相同的材質。每一畫素結構之第一訊號線延伸至非顯示區中與第一電源線電性連接。第二電源線位於基板之非顯示區，其中第二電源線與每一畫素結構之反射電極屬於同一膜層且具有相同的材質。每一畫素結構之第二訊號線延伸至非顯示區中與第二電源線電性連接。
基於上述，本發明的第一電源線以及第二電源線位於基板之非顯示區，且與每一畫素結構之反射電極屬於同一膜層且具有相同的材質。因此，可用以節省線路的配置空間，以達到多樣的外觀需求。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為本發明一實施例的顯示面板示意圖。圖2為本發明一實施例的畫素結構之剖面示意圖。請同時參照圖1及圖2。本實施例的顯示面板100包括基板Sub、畫素陣列、第一電源線PL1以及第二電源線PL2。基板Sub具有顯示區DR以及環繞顯示區DR的非顯示區NR。所述畫素陣列位於基板Sub之顯示區DR內，其中，畫素陣列包括多個畫素單元110。為了清楚地說明本發明之實施例，圖1僅繪示出畫素陣列中的三個畫素單元110。
承上所述，每個畫素單元110包括掃描線SL、資料線DL、畫素結構112、記憶元件114、第一訊號線Vdd以及第二訊號線Vss。特別是，畫素單元110的記憶元件114與畫素結構112電性連接。第一訊號線Vdd以及第二訊號線Vss與記憶元件114電性連接。另外，第一訊號線Vdd以及第二訊號線Vss與資料線DL平行設置且與畫素結構112電性連接。關於畫素單元110中的電性連接關係將於後文中詳細地描述。
在本實施例中，掃描線SL與資料線DL彼此交越設置。換言之，掃描線SL的延伸方向與資料線DL的延伸方向不平行，較佳的是，掃描線SL的延伸方向與資料線DL的延伸方向垂直。基於導電性的考量，掃描線SL與資料線DL一般是使用金屬材料。然，本發明不限於此，根據其他實施例，掃描線SL與資料線DL也可以使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料、或是金屬材料與其它導材料的堆疊層。
畫素結構112與掃描線SL以及資料線DL電性連接。如圖2所示，畫素結構112包括驅動元件TFT以及與驅動元件TFT電性連接的反射電極RL。詳細來說，畫素結構112的驅動元件TFT包括半導體層SM、閘極絕緣層GI、閘極G、介電層IL、源極SE以及汲極DE。所述半導體層SM是設置在基板Sub上方，並包括源極區SR、汲極區DR、以及通道CH。在本實施例中，半導體層SM的材料是多晶矽，且含有摻雜物(dopant)以形成所述源極區SR以及汲極區DR。但是本發明不限於此。在其他實施例中，半導體層SM的材料包括非晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料(例如：銦鋅氧化物、銦鍺鋅氧化物、或是其它合適的材料、或上述之組合)、或其它合適的材料、或含有摻雜物(dopant)於上述材料中、或上述之組合。
閘極絕緣層GI是設置在半導體層SM的上方，並覆蓋半導體層SM。閘極G位於閘極絕緣層GI的上方。介電層IL覆蓋閘極G。另外，源極SE以及汲極DE位於介電層IL上且分別與半導體層SM的源極區SR以及汲極區DR電性連接。驅動元件TFT的閘極G與掃描線SL連接，且驅動元件TFT的源極SE與資料線DL連接。在本實施例中，是以頂部閘極型薄膜電晶體為例來進行說明。但本發明不限於此，根據其他實施例，驅動元件TFT也可以是底部閘極型薄膜電晶體。
接著，請繼續參考圖2，第一覆蓋層PL1覆蓋驅動元件TFT。電極層EL1位於覆蓋層PL1上方，並透過第一覆蓋層PL1之開口與驅動元件TFT的汲極DE電性連接。第二覆蓋層PL2覆蓋電極層EL1。反射電極RL位於第二覆蓋層PL2上方，並透過第二覆蓋層PL2之開口與電極層EL1以及驅動元件TFT電性連接。
在本實施例中，第一電源線PL1位於基板Sub之非顯示區NR中。第一電源線PL1與每一畫素結構112之反射電極RL屬於同一膜層且具有相同的材質，亦即第一電源線PL1與每一畫素結構112之反射電極RL係由圖案化同一導電層所形成。須特別說明的是，每一畫素結構112之第一訊號線Vdd是延伸至非顯示區NR中與第一電源線PL1電性連接。詳細來說，第一電源線PL1環繞顯示區DR內之畫素陣列的周圍，且每一畫素結構112之第一訊號線Vdd的兩端與第一電源線PL1藉由接觸窗CW1電性連接。另外，雖然本實施例的第一訊號線Vdd透過兩端的接觸窗CW1與第一電源線PL1電性連接，但本發明不限於此。舉例來說，在另一實施例中，每一畫素結構112之第一訊號線Vdd的一端與第一電源線PL1藉由一接觸窗CW1電性連接。
第二電源線PL2位於基板Sub之非顯示區NR中，且平行於第一電源線PL1設置。第二電源線PL2與每一畫素結構112之反射電極RL屬於同一膜層且具有相同的材質，亦即第二電源線PL2與每一畫素結構112之反射電極RL係由圖案化同一導電層所形成。須特別說明的是，每一畫素結構112之第二訊號線Vss延伸至非顯示區NR中與第二電源線PL2電性連接。詳細來說，第二電源線PL2環繞顯示區DR內之畫素陣列的周圍，且每一畫素結構112之第二訊號線Vss的兩端與第二電源線PL2藉由接觸窗CW2電性連接。另外，雖然本實施例的第二訊號線Vss透過兩端的接觸窗CW2與第二電源線PL2電性連接，但本發明不限於此。舉例來說，在另一實施例中，每一畫素結構112之第二訊號線Vss的一端與第二電源線PL2藉由一接觸窗CW2電性連接。
在本實施例中，每一畫素單元110更包括第三訊號線Vp以及第四訊號線XVp與掃描線SL平行設置且與記憶元件114電性連接。另外，顯示面板100更包括第一周邊訊號線SS1以及第二周邊訊號線SS2。
承上所述，第一周邊訊號線SS1位於基板Sub之非顯示區NR中，且平行於第二電源線PL2設置。第一周邊訊號線SS1與每一畫素結構112之反射電極RL屬於同一膜層且具有相同的材質，且每一畫素結構112之第三訊號線Vp延伸至非顯示區NR中與第一周邊訊號線SS1電性連接。詳細來說，第一周邊訊號線SS1環繞顯示區DR之畫素陣列的周圍，且每一畫素結構112之第三訊號線Vp的兩端與第一周邊訊號線SS1藉由接觸窗CW3電性連接。另外，雖然本實施例的第三訊號線Vp透過兩端的接觸窗CW3與第一周邊訊號線SS1電性連接，但本發明不限於此。舉例來說，在另一實施例中，每一畫素結構112之第三訊號線Vp的一端與第一周邊訊號線SS1藉由一接觸窗CW3電性連接。
另外，第二周邊訊號線SS2位於基板Sub之非顯示區NR中且平行於第一周邊訊號線SS1設置。第二周邊訊號線SS2與每一畫素結構112之反射電極RL屬於同一膜層且具有相同的材質，且每一畫素結構112之第四訊號線XVp延伸至非顯示區NR中與第二周邊訊號線SS2電性連接。詳細來說，第二周邊訊號線SS2環繞顯示區DR之畫素陣列的周圍，且每一畫素結構112之第四訊號線XVp的兩端與第二周邊訊號線SS2藉由接觸窗CW4電性連接。另外，雖然本實施例的第四訊號線XVp是透過兩端的接觸窗CW4與第二周邊訊號線SS2電性連接，但本發明不限於此。舉例來說，在另一實施例中，每一畫素結構112之第四訊號線XVp的一端與第二周邊訊號線SS2藉由一接觸窗CW4電性連接。
接者，請繼續參考圖1及圖2，顯示面板100更包括掃瞄驅動電路120位於基板Sub之非顯示區NR中。詳細來說，每一畫素單元110之掃描線SL與掃瞄驅動電路120電性連接。特別是，掃瞄驅動電路120與第一周邊訊號線SS1或第二周邊訊號線SS2重疊。另外，掃瞄驅動電路120位於基板Sub以及第一周邊訊號線SS1之間，更可位於基板Sub以及第二周邊訊號線SS2之間。
另外，在本實施例中，顯示面板100更包括資料驅動電路130位於基板Sub之非顯示區NR中。詳細來說，每一畫素單元110之資料線DL與資料驅動電路130電性連接，其中，資料驅動電路130之寬度的延伸方向不與顯示區DR相交。特別是，資料驅動電路之線路間之間距為10米至40微米。
在上述的實施例中，顯示區DR之輪廓，亦即顯示區DR的邊緣形狀是以圓形表示，但本發明不限於此。舉例來說，顯示區DR之輪廓或/及基板Sub亦可為橢圓形、八邊形、六邊形或三角形。換言之，本發明的顯示區DR可依據需求改變其邊框形狀，以達到多樣的外觀設計。
圖3A為本發明一實施例的畫素單元等效電路圖。圖3B為本發明一實施例的畫素單元等效電路圖。接著，請同時參考圖3A及圖3B。在本實施例中，記憶元件114整合於顯示面板100的每一畫素單元110中。特別是，顯示面板100具有由複數個掃瞄線SL以及複數個資料線DL以及複數個畫素單元110所組成的畫素陣列。為了便於敘述本發明的畫素單元110之電性連接關係，圖3A及圖3B僅繪示一個畫素單元110。
如圖3A所示，畫素單元110包括驅動元件TFT。圖3A以及圖3B所示的驅動元件TFT與圖2畫素結構112中的驅動元件TFT相同，因此不再贅述。驅動元件TFT與對應的掃描線SL以及資料線DL電性連接。另外，畫素單元110亦包含液晶電容Clc及儲存電容Cst。液晶電容Clc具有第一端點及第二端點，其中，第一端點電性連接至驅動元件TFT，第二端點電性連接至第一訊號線Vdd。儲存電容Cst具有第一端點及第二端點，且儲存電容之第二端點電性連接至第二訊號線Vss。另外，記憶元件114電性連接至液晶電容Clc之第一端點以及儲存電容Cst之第一端點之間。
具體而言，如圖3B所示，記憶元件114具有切換電路115以及記憶單元116。切換電路115包括第一電晶體SW1以及第二電晶體SW2。第一電晶體SW1具有閘極、源極以及汲極。第一電晶體SW1之閘極用以接收切換控制訊號EN，且第一電晶體SW1之汲極電性連接至液晶電容Clc之第一端點。第二電晶體SW2具有閘極、源極以及汲極。第二電晶體SW2用以接收切換控制訊號EN。第二電晶體SW2之源極電性連接至儲存電容Cst之第一端點，且第二電晶體SW2之汲極電性連接至液晶電容Clc之第一端點。在本實施例中，第一電晶體SW1例如為n型薄膜電晶體，而第二電晶體SW2例如為p型薄膜電晶體。
記憶單元116包括第三電晶體SW3以及第四電晶體SW4。第三電晶體SW3具有閘極、源極以及汲極。第三電晶體SW3之閘極電性連接至儲存電容Cst之第一端點，且第三電晶體SW3之源極電性連接至第三訊號線Vp，並用以接收儲存訊號。第三電晶體SW3之汲極電性連接至第一電晶體SW1之源極。第四電晶體SW4具有閘極、源極以及汲極。第四電晶體SW4之閘極電性連接至第三電晶體SW3之閘極，且第四電晶體SW4之源極電性連接至第四訊號線XVp，並用以接收儲存訊號。第四電晶體SW4之汲極電性連接至第三電晶體SW3之汲極。在本實施例中，第三電晶體SW3為n型薄膜電晶體或p型薄膜電晶體，同時第四電晶體SW4為n型薄膜電晶體或p型薄膜電晶體。簡而言之，本發明顯示面板100的一實施例中，可具有上述記憶元件114整合於每一畫素單元110中。
圖4A為本發明另一實施例的畫素單元等效電路圖。圖4B為本發明另一實施例的畫素單元等效電路圖。請同時參考圖4A及圖4B。圖4A、圖4B的實施例與圖3A、圖3B的實施例類似，因此，相同元件以相同標號表示，且不予贅述。圖4A、圖4B的畫素單元110與圖3A、圖3B的畫素單元110差異在於電路連接的方式不同。
詳細來說，圖4A、圖4B的畫素單元110具有記憶元件114電性連接至液晶電容Clc之第一端點。液晶電容Clc之第二端點連接至共通線Vcom。記憶元件114具有切換電路115以及記憶單元116。切換電路115包括第一電晶體SW1以及第二電晶體SW2。第一電晶體SW1具有閘極、源極以及汲極。第一電晶體SW1之源極電性連接至第三訊號線Vp，且汲極電性連接至液晶電容Clc之第一端點。第二電晶體SW2具有閘極、源極以及汲極。第二電晶體SW2之源極電性連接至液晶電容Clc之第一端點，且汲極電性連接至第四訊號線XVp。
記憶單元116包括第三電晶體SW3、第四電晶體SW4、第五電晶體SW5以及第六電晶體SW6。第三電晶體SW3以及第五電晶體SW5各自包括閘極、源極以及汲極。第三電晶體SW3以及第五電晶體SW5的汲極是分別電性連接至第一訊號線Vdd。第四電晶體SW4以及第六電晶體SW6各自包括閘極、源極以及汲極。第四電晶體SW4以及第六電晶體SW6的源極是分別電性連接至第二訊號線Vss。另外，第四電晶體SW4之汲極是電性連接至第三電晶體SW3之源極，且第六電晶體SW6之汲極是電性連接至第五電晶體SW5之源極。簡而言之，本發明顯示面板100的另一實施例中，可具有上述記憶元件114整合於每一畫素單元110中。
綜上所述，本發明的顯示面板為一種具有畫素記憶體的顯示面板。特別是，顯示面板包括第一電源線、第二電源線、第一周邊訊號線以及第二周邊訊號線位於基板之非顯示區中。另外，第一電源線、第二電源線、第一周邊訊號線以及第二周邊訊號線與每一畫素結構之反射電極屬於同一膜層且具有相同的材質。更詳細的，第一電源線、第二電源線、第一周邊訊號線以及第二周邊訊號線環繞顯示區之畫素陣列的周圍。因此，本發明的顯示面板設計可用以節省線路的配置空間，以使顯示面板達到多樣的外觀需求。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧顯示面板
110‧‧‧畫素單元
112‧‧‧畫素結構
114‧‧‧記憶元件
115‧‧‧切換電路
116‧‧‧記憶單元
120‧‧‧掃瞄驅動電路
130‧‧‧資料驅動電路
DR‧‧‧顯示區
NR‧‧‧非顯示區
SL‧‧‧掃描線
DL‧‧‧資料線
Vcom‧‧‧共通線
Vdd‧‧‧第一訊號線
Vss‧‧‧第二訊號線
Vp‧‧‧第三訊號線
XVp‧‧‧第四訊號線
PL1‧‧‧第一電源線
PL2‧‧‧第二電源線
SS1‧‧‧第一周邊訊號線
SS2‧‧‧第二周邊訊號線
CW1、CW2、CW3、CW4‧‧‧接觸窗
Sub‧‧‧基板
TFT‧‧‧驅動元件
SM‧‧‧半導體層
SR‧‧‧源極區
DR‧‧‧汲極區
CH‧‧‧通道
GI‧‧‧閘極絕緣層
G‧‧‧閘極
IL‧‧‧介電層
SE‧‧‧源極
DE‧‧‧汲極
PL1‧‧‧第一覆蓋層
PL2‧‧‧第二覆蓋層
EL1‧‧‧電極層
RL‧‧‧反射電極
Clc‧‧‧液晶電容
Cst‧‧‧儲存電容
EN‧‧‧切換控制訊號
SW1‧‧‧第一電晶體
SW2‧‧‧第二電晶體
SW3‧‧‧第三電晶體
SW4‧‧‧第四電晶體
SW5‧‧‧第五電晶體
SW6‧‧‧第六電晶體
圖1為本發明一實施例的顯示面板示意圖。 圖2為本發明一實施例的畫素結構之剖面示意圖。 圖3A為本發明一實施例的畫素單元等效電路圖。 圖3B為本發明一實施例的畫素單元等效電路圖。 圖4A為本發明另一實施例的畫素單元等效電路圖。 圖4B為本發明另一實施例的畫素單元等效電路圖。
100‧‧‧顯示面板
110‧‧‧畫素單元
112‧‧‧畫素結構
114‧‧‧記憶元件
120‧‧‧掃瞄驅動電路
130‧‧‧資料驅動電路
DR‧‧‧顯示區
NR‧‧‧非顯示區
SL‧‧‧掃描線
DL‧‧‧資料線
Vdd‧‧‧第一訊號線
Vss‧‧‧第二訊號線
Vp‧‧‧第三訊號線
XVp‧‧‧第四訊號線
PL1‧‧‧第一電源線
PL2‧‧‧第二電源線
SS1‧‧‧第一周邊訊號線
SS2‧‧‧第二周邊訊號線
CW1、CW2、CW3、CW4‧‧‧接觸窗

Claims (18)

  1. 一種顯示面板，包括： 一基板，具有一顯示區以及環繞該顯示區之一非顯示區； 一畫素陣列，位於該基板之該顯示區內，其中該畫素陣列包括多個畫素單元，每一畫素單元包括： 一掃描線以及一資料線； 一畫素結構，與該掃描線以及該資料線電性連接，該畫素結構包括一驅動元件以及與該驅動元件電性連接的一反射電極； 一記憶元件，與該畫素結構電性連接；以及 一第一訊號線以及一第二訊號線，與該記憶元件電性連接； 一第一電源線，位於該基板之該非顯示區，其中該第一電源線與每一畫素結構之該反射電極屬於同一膜層且具有相同的材質，且每一畫素結構之該第一訊號線延伸至該非顯示區中與該第一電源線電性連接；以及 一第二電源線，位於該基板之該非顯示區，其中該第二電源線與每一畫素結構之該反射電極屬於同一膜層且具有相同的材質，且每一畫素結構之該第二訊號線延伸至該非顯示區中與該第二電源線電性連接。
  2. 如申請專利範圍第1項所述的顯示面板，其中該第一電源線環繞該畫素陣列的周圍。
  3. 如申請專利範圍第2項所述的顯示面板，其中每一畫素結構之該第一訊號線的一端與該第一電源線藉由一接觸窗電性連接。
  4. 如申請專利範圍第2項所述的顯示面板，其中每一畫素結構之該第一訊號線的兩端與該第一電源線藉由一接觸窗電性連接。
  5. 如申請專利範圍第1項所述的顯示面板，其中該第二電源線環繞該畫素陣列的周圍。
  6. 如申請專利範圍第5項所述的顯示面板，其中每一畫素結構之該第二訊號線的一端與該第二電源線藉由一接觸窗電性連接。
  7. 如申請專利範圍第5項所述的顯示面板，其中每一畫素結構之該第二訊號線的兩端與該第二電源線藉由一接觸窗電性連接。
  8. 如申請專利範圍第1項所述的顯示面板，其中每一畫素單元更包括一第三訊號線以及一第四訊號線，與該掃描線平行設置且與該記憶元件電性連接，且該顯示面板更包括： 一第一周邊訊號線，位於該基板之該非顯示區，其中該第一周邊訊號線與每一畫素結構之該反射電極屬於同一膜層且具有相同的材質，且每一畫素結構之該第三訊號線延伸至該非顯示區中與該第一周邊訊號線電性連接；以及 一第二周邊訊號線，位於該基板之該非顯示區且平行該第一周邊訊號線設置，其中該第二周邊訊號線與每一畫素結構之該反射電極屬於同一膜層且具有相同的材質，且每一畫素結構之該第四訊號線延伸至該非顯示區中與該第二周邊訊號線電性連接。
  9. 如申請專利範圍第8項所述的顯示面板，其中該第一周邊訊號線環繞該畫素陣列的周圍。
  10. 如申請專利範圍第9項所述的顯示面板，其中每一畫素結構之該第三訊號線的一端與該第一周邊訊號線藉由一接觸窗電性連接。
  11. 如申請專利範圍第9項所述的顯示面板，其中每一畫素結構之該第三訊號線的兩端與該第一周邊訊號線藉由一接觸窗電性連接。
  12. 如申請專利範圍第8項所述的顯示面板，其中該第二周邊訊號線環繞該畫素陣列的周圍。
  13. 如申請專利範圍第12項所述的顯示面板，其中每一畫素結構之該第四訊號線的一端與該第二周邊訊號線藉由一接觸窗電性連接。
  14. 如申請專利範圍第12項所述的顯示面板，其中每一畫素結構之該第四訊號線的兩端與該第二周邊訊號線藉由一接觸窗電性連接。
  15. 如申請專利範圍第8項所述的顯示面板，更包括一掃瞄驅動電路，位於該基板之該非顯示區，其中每一畫素單元之該掃描線與該掃瞄驅動電路電性連接，該掃瞄驅動電路係與該第一周邊訊號線或該第二周邊訊號線重疊，該掃瞄驅動電路係位於該基板以及該第一周邊訊號線之間。
  16. 如申請專利範圍第15項所述的顯示面板，其中該掃瞄驅動電路更位於該基板以及該第二周邊訊號線之間。
  17. 如申請專利範圍第1項所述的顯示面板，其中該顯示區之一輪廓為圓形、橢圓形、八邊形、六邊形或三角形。
  18. 如申請專利範圍第1項所述的顯示面板，更包括一資料驅動電路，位於該基板之該非顯示區，其中每一畫素單元之該資料線與該資料驅動電路電性連接，該資料驅動電路之寬度的延伸方向不與該顯示區相交，該資料驅動電路之線路間之間距為10微米至40微米。
TW104131952A 2015-09-25 2015-09-25 Display panel TWI560506B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104131952A TWI560506B (en) 2015-09-25 2015-09-25 Display panel
CN201510896983.6A CN105470263B (zh) 2015-09-25 2015-12-08 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104131952A TWI560506B (en) 2015-09-25 2015-09-25 Display panel

Publications (2)

Publication Number Publication Date
TWI560506B TWI560506B (en) 2016-12-01
TW201712418A true TW201712418A (zh) 2017-04-01

Family

ID=55607803

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104131952A TWI560506B (en) 2015-09-25 2015-09-25 Display panel

Country Status (2)

Country Link
CN (1) CN105470263B (zh)
TW (1) TWI560506B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107561799B (zh) * 2017-08-25 2021-07-20 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
US20190206894A1 (en) * 2017-12-28 2019-07-04 a.u. Vista Inc. Display systems with non-display areas
KR20200078806A (ko) 2018-12-21 2020-07-02 삼성디스플레이 주식회사 디스플레이 장치
CN110544711B (zh) * 2019-08-13 2022-09-27 深圳市华星光电半导体显示技术有限公司 显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305681A (ja) * 1998-04-17 1999-11-05 Casio Comput Co Ltd 表示装置
JP4053136B2 (ja) * 1998-06-17 2008-02-27 株式会社半導体エネルギー研究所 反射型半導体表示装置
JP2002014366A (ja) * 2000-06-30 2002-01-18 Minolta Co Ltd 表示パネル、電子機器、および装着型電子機器
TWI225172B (en) * 2000-08-17 2004-12-11 Hannstar Display Corp Defect repair method of liquid crystal display and structure thereof
JP2003255381A (ja) * 2001-12-28 2003-09-10 Advanced Display Inc 画像表示装置およびその製造方法
TWI465821B (zh) * 2011-09-09 2014-12-21 Au Optronics Corp 顯示面板以及顯示面板的配向方法
KR101442680B1 (ko) * 2012-10-15 2014-09-19 엘지디스플레이 주식회사 유기 발광 표시 장치의 구동 장치 및 구동 방법
KR101960795B1 (ko) * 2012-12-17 2019-03-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법

Also Published As

Publication number Publication date
CN105470263B (zh) 2018-08-03
TWI560506B (en) 2016-12-01
CN105470263A (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
CN107403804B (zh) 显示设备
JP7417649B2 (ja) 表示装置
US20170338252A1 (en) Display device
TWI463229B (zh) 畫素陣列及具有此畫素陣列的顯示面板
US8890157B2 (en) Pixel structure having patterned transparent conductive layer
US9673230B2 (en) Pixel array
JP2018120220A (ja) 表示装置、電子機器、及び表示モジュール
CN106129097B (zh) 像素结构及其显示面板
TW201639172A (zh) 畫素結構及顯示面板
US20170170210A1 (en) Display panel
TWI676837B (zh) 畫素陣列基板
TW201712418A (zh) 顯示面板
CN105116582A (zh) 液晶显示装置及其制作方法
JP6433169B2 (ja) 薄膜半導体装置
TW201712420A (zh) 畫素結構
JP2016009719A5 (zh)
CN110061062A (zh) Esd防护薄膜晶体管及esd防护结构
US8704220B2 (en) Active device
JP5295507B2 (ja) 半導体装置、表示装置および電子機器
US8576366B2 (en) Pixel array
CN106571372B (zh) 显示面板
KR102195275B1 (ko) 콘택홀 형성 방법 및 이를 적용한 어레이 기판
TW201403198A (zh) 電泳式顯示面板
TWI501015B (zh) 畫素結構及其製作方法
US10303022B2 (en) Display panel