TWI501015B - 畫素結構及其製作方法 - Google Patents

Description

畫素結構及其製作方法

本發明係關於一種畫素結構及其製作方法，尤指一種具有廣視角之畫素結構及其製作方法。

由於液晶顯示面板具有外型輕薄、耗電量少以及無輻射污染等特性，故已成為目前顯示器的主流商品。然而，傳統的扭轉線狀(twist nematic,TN)液晶面板以及超扭轉線狀(super-twisted nematic,STN)液晶面板會受到液晶分子結構與光學特性的影響，視角非常狹窄，成為應用上的重大缺點。因此，為了提供較佳較廣的視角，目前已發展出利用橫向電場驅動液晶分子之液晶顯示面板，例如：共平面切換(In Plane Switching，IPS)液晶顯示面板或邊緣電場切換(Fringe Field Switching，FFS)液晶顯示面板。

習知共平面切換液晶顯示面板之畫素結構需進行9道微影暨蝕刻製程(photo-etching process，PEP)來製作，亦即需花費9片光罩，因而限制了畫素結構之製作成本。為了減少畫素結構的製作成本，目前已有發展出省略保護層與平坦層之畫素結構，使其僅需進行7道微影暨蝕刻製程即可製作出。不過，此畫素結構的共用電極與資料線的間距以及共用電極與畫素電極的間距皆由另一保護層的厚度決定。因此，若欲使由共用電極、保護層與畫素電極所構成之儲存電容具有夠大的電容值，保護層的厚度需被縮小。如此一來，資料線與共用電極之間的寄生電容會因保護層的厚度太小而過大。由於液晶顯示面板之操作功率係正比於寄生電容值，因此寄生電容過大將造成 液晶顯示面板的功率損耗過高，進而限制了行動裝置方面的應用。另一方面，雖然提高設置於畫素電極與共用電極之間的保護層的厚度有助於降低資料線與共用電極之間的寄生電容，但儲存電容反而會因此而降低。液晶顯示面板之餽通電壓(feed through voltage)會隨之增加，進而造成液晶顯示面板產生畫面閃爍的情況。由此可知，此畫素結構的保護層的厚度設計會遇到儲存電容過小以及資料線與共用電極之間的寄生電容過大的兩難問題。

有鑑於此，提供一新穎的畫素結構及其製作方法，以解決寄生電容過大以及畫面閃爍的問題，實為業界努力之目標。

本發明之主要目的之一在於提供一種畫素結構及其製作方法，以解決上述之問題。

為達上述之目的，本發明提供一種畫素結構，包括基板、通道層、源極與汲極、資料線、第一絕緣層、掃描線、閘極、畫素電極、第二絕緣層以及圖案化共用電極。通道層設置於基板之上，且源極與汲極分別設置於通道層之兩側上。資料線與源極電性連接。第一絕緣層設置於通道層、源極、汲極以及資料線上，且第一絕緣層具有一第一開口，曝露出汲極。掃描線與資料線交錯設置。閘極與通道層對應設置，並電性連接於掃描線。畫素電極設置於第一絕緣層上，且畫素電極透過第一開口電性連接汲極。第二絕緣層設置於畫素電極以及第一絕緣層上，且圖案化共用電極設置於第二絕緣層上。

為達上述之目的，本發明又提供一種畫素結構之製作方法。首先，提供一基板。然後，於基板上形成一通道層。接著，於通道層之兩側上形成一源極與一汲極，以及形成一資料線，其中資料線電性連接源極。隨後，於通道層、源極、汲極以及資料線上形成一第一絕緣層，其中第一絕緣層具有一第一開口，曝露出汲極。形成一閘極以及一掃描線，其中閘極與通道層對應設置，且掃描線與資料線交錯設置。然後，於第一絕緣層上形成一畫素電 極，其中畫素電極透過第一開口電性連接汲極。接著，於畫素電極以及第一絕緣層上形成一第二絕緣層。隨後，於第二絕緣層上形成一圖案化共用電極。

本發明之圖案化共用電極與資料線之間設置有第一絕緣層與第二絕緣層，因此資料線與圖案化共用電極之間的寄生電容可有效地被降低，進而可有效地解決功率損耗過高的問題。並且，本實施例之圖案化共用電極與畫素電極之間僅設置第二絕緣層，因此儲存電容仍可具有足夠大的電容值。再者，資料線與圖案化共用電極之間的寄生電容可透過增加第一絕緣層與第二絕緣層之總厚度來降低，也就是說可僅增加第一絕緣層之厚度來降低寄生電容，且同時儲存電容之電容值則可不受影響。

10、100、200、300‧‧‧畫素結構

12、122‧‧‧掃描線

14、110‧‧‧資料線

16、124‧‧‧薄膜電晶體

16a、120‧‧‧閘極

16b、106‧‧‧源極

16c、108‧‧‧汲極

18、118‧‧‧畫素電極

20、130‧‧‧圖案化共用電極

22‧‧‧開口

102‧‧‧基板

104‧‧‧通道層

112‧‧‧第一方向

114‧‧‧歐姆接觸層

116‧‧‧第一絕緣層

116a‧‧‧第一開口

126‧‧‧第二方向

128‧‧‧第二絕緣層

130a‧‧‧第二開口

202‧‧‧閘極絕緣層

302‧‧‧遮光層

M1‧‧‧圖案化第一金屬層

M2‧‧‧圖案化第二金屬層

第1圖至第7圖為本發明之第一實施例之畫素結構之製作方法之示意圖。

第8圖為本發明第一實施例之畫素結構之製作方法的另一實施態樣。

第9圖與第10圖為本發明第二實施例之畫素結構之製作方法之示意圖。

第11圖與第12圖為本發明第三實施例之畫素結構之製作方法之示意圖。

為使熟習本發明所屬技術領域具通常知識者能更進一步了解本發明，下文特刊舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

請參考第1圖至第7圖，第1圖至第7圖為本發明之第一實施例之畫素結構之製作方法之示意圖，其中第1圖係為本實施例之畫素結構之上視示意圖，第2圖至第7圖則為本實施例之畫素結構之製作方法之示意圖，且為第1圖沿著剖線A-A’、剖線B-B’與剖線C-C’繪示之剖面示意圖，而第7圖為本實施例之畫素結構之剖面示意圖。本發明之畫素結構及其製作方法係以液晶顯示面板，例如：水平電場驅動的液晶顯示面板、垂直電場驅動的液 晶顯示面板、光學補償彎曲(optically compensated bend，OCB)液晶顯示面板、膽固醇液晶顯示面板、藍相液晶顯示面板、或其它合適的液晶顯示面板之畫素結構及其製作方法為例說明，且不以此為限。如第2圖所示，首先提供基板102，例如：玻璃基板、強化玻璃基板、石英基板、藍寶石基板或塑膠基板，但不限於此。然後，於基板102上形成通道層104，例如：多晶矽、氧化物半導體或非晶矽。於本實施例中，形成通道層104的方法可包括先於基板102上覆蓋半導體材料，例如：多晶矽材料、氧化物半導體材料或非晶矽材料，然後利用第一微影暨蝕刻製程(photo-etching process，PEP)圖案化半導體材料，以形成通道層104。

如第3圖所示，接下來於通道層104之兩側以及兩側之上形成源極106以及汲極108，以及於基板102上形成資料線110，其中資料線110沿著第一方向112設置。於本實施例中，形成源極106、汲極108以及資料線110之步驟係包括於通道層104與基板102上形成第一金屬層，然後進行第二微影暨蝕刻製程，以形成圖案化第一金屬層M1，其中圖案化第一金屬層M1包括源極106、汲極108與資料線110。由此可知，本實施例之源極106、汲極108與資料線110係由同一金屬層所形成，但本發明並不限於此，而亦可透過圖案化不同金屬層所形成。並且，源極106係與資料線110連接，而彼此電性連接，但不以此為限。在本實施例中，由於資料線110與通道層104皆位於基板102之表面上，因此資料線110與通道層104係位於同一平面上。

此外，本實施例之製作方法可選擇性地於進行第一微影暨蝕刻製程之前，在半導體材料上形成歐姆接觸材料，例如：摻雜有N型或P型導電粒子之半導體材料，因此第一微影暨蝕刻製程可將歐姆接觸材料圖案化至與通道層104具有相同圖案。然後，於第二微影暨蝕刻製程中，再以源極106以及汲極108為遮罩，圖案化與通道層104具有相同圖案之歐姆接觸材料，以移除位於源極106與汲極108之間的歐姆接觸材料。藉此，於通道層104與源極106之間以及通道層104與汲極108之間形成歐姆接觸層114。於本 發明之變化實施例中，歐姆接觸層亦可利用第一微影暨蝕刻製程所形成。意即，於基板上依序形成半導體材料與歐姆接觸材料之後，可於第一微影暨蝕刻製程中搭配半色調光罩同時圖案化半導體材料與歐姆接觸材料，以形成歐姆接觸層與通道層。

如第4圖所示，於形成源極106、汲極108以及資料線110之後，接著於通道層104、源極106、汲極108以及資料線110上形成第一絕緣層116，其中第一絕緣層116具有第一開口116a，曝露出汲極108。於本實施例中，形成第一絕緣層116之步驟包括先於通道層104、源極106、汲極108以及資料線110上覆蓋絕緣材料，然後利用第三微影暨蝕刻製程圖案化絕緣材料，以形成具有第一開口116a之第一絕緣層116。其中，絕緣材料可包括有機絕緣材料，例如：光阻材料或壓克力材料，或無機絕緣材料，例如：氮化矽、氧化矽、氧化鋁，但不限於此。

如第5圖所示，於形成第一絕緣層116之後，隨後於第一絕緣層116上形成畫素電極118，其中畫素電極118於垂直基板102之方向上與第一開口116a重疊，因此畫素電極118係延伸至第一開口116a中，而可透過第一開口116a與汲極108相接觸並電性連接。於本實施例中，形成畫素電極118之步驟可包括先於第一絕緣層116上覆蓋透明導電材料，例如氧化銦錫(indium tin oxide，ITO)或氧化銦鋅(indium zinc oxide，IZO)，然後利用第四微影暨蝕刻製程圖案化透明導電材料，以形成畫素電極118。

如第6圖所示，然後於第一絕緣層116上形成閘極120與掃描線122，其中閘極120與通道層104對應設置，而位於源極106與汲極108之間的通道層104之上方，且於垂直於基板102之方向上與源極106以及汲極108不重疊。閘極120、源極106、汲極108、通道層104與第一絕緣層116可構成薄膜電晶體124。由於閘極120位於源極106與汲極108之上方，因此本實施例之薄膜電晶體124為頂閘極型薄膜電晶體，但本發明不限於此。再者，掃描線122沿著不同於第一方向112之第二方向126設置，並橫跨於資料線 110之上方，而與資料線110交錯設置。於本實施例中，形成閘極120與掃描線122之步驟包括先於第一絕緣層116與畫素電極118上覆蓋第二金屬層，然後進行第五微影暨蝕刻製程，以形成圖案化第二金屬層M2，其中圖案化第二金屬層M2包括閘極120與掃描線122。

如第7圖所示，在形成閘極120、掃描線122與畫素電極118之後，接著於閘極120、掃描線122、畫素電極118以及第一絕緣層116上形成第二絕緣層128，其中第二絕緣層128覆蓋閘極120與掃描線122，且第二絕緣層128係具有開口(圖未示)，位於週邊區域，以用於曝露出液晶顯示面板之陣列基板於週邊區域內的導線，進而有助於將掃描線122與資料線110電性連接至驅動元件或控制元件。然後，於第二絕緣層128上形成圖案化共用電極130，其中圖案化共用電極130具有複數個第二開口130a，對應畫素電極118設置，且圖案化共用電極130、畫素電極118與第二絕緣層128構成儲存電容。於本實施例中，形成第二絕緣層128之步驟包括：先於閘極120、掃描線122、畫素電極118以及第一絕緣層116上覆蓋另一絕緣材料，例如：氮化矽、氧化矽、氧化鋁、光阻材料或壓克力材料，但不限於此，接著利用第六微影暨蝕刻製程圖案化絕緣材料，以形成第二絕緣層128。再者，形成圖案化共用電極130之步驟包括於第二絕緣層128上覆蓋另一透明導電材料，例如氧化銦錫或氧化銦鋅，然後利用第七微影暨蝕刻製程圖案化透明導電材料，以形成圖案化共用電極130。於本實施例中，圖案化共用電極130係橫跨於資料線110上，以電性連接至位於週邊區域之控制元件或驅動元件。由上述可知，本實施例之畫素結構100之製作方法僅需花費七道微影暨蝕刻製程，可具有較低的製作成本。

值得注意的是，本實施例之圖案化共用電極130與資料線110之間設置有第一絕緣層116與第二絕緣層128，因此資料線110與圖案化共用電極130之間的寄生電容可有效地被降低，進而可有效地解決功率損耗過高的問題。並且，本實施例之圖案化共用電極130與畫素電極118之間僅設置第 二絕緣層128，因此儲存電容仍可具有足夠大的電容值。再者，資料線110與圖案化共用電極130之間的寄生電容可透過增加第一絕緣層116與第二絕緣層128之總厚度來降低，也就是說可僅增加第一絕緣層116之厚度來降低寄生電容，且同時儲存電容之電容值則可不受影響。如此一來，圖案化共用電極130與資料線110之間的寄生電容與圖案化共用電極130與畫素電極118之間的儲存電容並不會彼此相互限制，進而可避免習知保護層的厚度設計所遇到儲存電容過小以及資料線與共用電極之間的寄生電容過大的兩難問題。此外，本實施例之閘極120於垂直基板102之方向上與源極106以及汲極108不重疊，因此閘極120與汲極108之間的耦合電容可有效地被降低，且可透過閘極120於平行於基板102之方向上與源極106以及汲極108之間的間距來調整。由於液晶顯示面板之餽通電壓(feed through voltage)係與閘極120與汲極108之間的耦合電容成正比關係，因此當閘極120與汲極108之間的耦合電容被降低時，液晶顯示面板之餽通電壓可有效地被降低，進而可有效降低畫面閃爍。再者，與液晶顯示面板之餽通電壓成反比關係之儲存電容，亦可隨著閘極120與汲極108之間的耦合電容之降低而被調降；藉此，第二絕緣層128的厚度可被增加，而可進一步降低資料線110與圖案化共用電極130之間的寄生電容。

本實施例之畫素結構並不限於上述製作方法。由於閘極120與掃描線122在垂直於基板102之方向上與畫素電極118不重疊，因此形成閘極120與掃描線122之步驟並不限於在形成畫素電極118之後進行，而可介於形成第一絕緣層116之步驟與形成第二絕緣層128之步驟之間進行。請參考第8圖，且一併參考第2圖至第4圖以及第6圖至第7圖。第8圖為本發明第一實施例之畫素結構之製作方法的另一實施態樣。本實施態樣中與上述實施例相同的元件係由相同的元件符號說明，且可具有相同的材料選擇。並且，值得注意的是，相較於上述實施例，本實施例態樣中形成閘極120與掃描線122之步驟可於形成畫素電極118之步驟之前進行。於本實施態樣中，形成 通道層104、歐姆接觸層114、源極106、汲極108、資料線110以及第一絕緣層116之步驟係與上述實施例相同，因此熟習該項技藝之人士係可參考上述實施例之第2圖至第4圖，故以下不再贅述該等細節。請接續第4圖後參閱第8圖。於本實施態樣中，於形成第一絕緣層116之後，接著形成閘極120與掃描線122，其中閘極120與通道層104對應設置，而位於源極106與汲極108之間的通道層104之上方，且於垂直於基板102之方向上與源極106以及汲極108不重疊。並且，掃描線122橫跨於資料線110之上方，而與資料線110交錯設置。本實施例態樣形成閘極120與掃描線122之方法係相同於上述實施例形成閘極120與掃描線122之方法，因此不再贅述。然後，如第6圖所示，於第一絕緣層116上形成畫素電極118。本實施例態樣形成畫素電極118之方法係相同於上述實施例形成畫素電極118之方法，故不再贅述。並且，本實施態樣形成第二絕緣層128與圖案化共用電極130之步驟係與上述實施例相同，故以下不再贅述該等細節。

本發明之畫素結構及其製作方法並不以上述實施例為限。下文將繼續揭示本發明之其它實施例或變化形，然為了簡化說明並突顯各實施例或變化形之間的差異，下文中使用相同標號標注相同元件，並不再對重覆部分作贅述。

請參考第9圖與第10圖，並一併參考第2圖至第5圖與第7圖。第9圖與第10圖為本發明第二實施例之畫素結構之製作方法之示意圖，且第10圖為本發明第二實施例之畫素結構之剖面示意圖。如第9圖所示，相較於第一實施例，於本實施例之畫素結構200之製作方法中，形成閘極120與掃描線122之步驟係於形成通道層104之步驟之前進行，且本實施例之製作方法另包括於形成閘極120與掃描線122之步驟與形成通道層104之步驟之間，於閘極120、掃描線122與基板102上覆蓋閘極絕緣層202。於本實施例中，形成閘極120與掃描線122之方法包含：先於基板102上形成第二金屬層，然後進行一道微影暨蝕刻製程，以形成圖案化第二金屬層M2，其中圖案 化第二金屬層M2包括閘極120與掃描線122。於形成閘極120與掃描線122之後，然後利用另一道微影暨蝕刻製程於閘極120、掃描線122與基板102上形成閘極絕緣層202，其中閘極絕緣層202係具有開口(圖未示)，用於曝露出液晶顯示面板之陣列基板於週邊區域內的導線，以助於將掃描線120電性連接至驅動元件或控制元件。閘極絕緣層202可包括有機絕緣材料，例如：光阻材料或壓克力材料，或無機絕緣材料，例如：氮化矽、氧化矽、氧化鋁，但不限於此。接著，於閘極絕緣層202上形成通道層104，因此閘極絕緣層202設置於通道層104與閘極120以及掃描線122之間。於形成通道層104之後，接著形成歐姆接觸層114、圖案化第一金屬層M1、第一絕緣層116以及畫素電極118。然後，如第10圖所示，於畫素電極118以及第一絕緣層116上形成第二絕緣層128以及圖案化共用電極130。於本實施例中，形成通道層104、歐姆接觸層114、圖案化第一金屬層M1、第一絕緣層116、畫素電極118、第二絕緣層128與圖案化共用電極130之方法係與上述第一實施例相同，故不再贅述該等細節。

請參考第11圖與第12圖，並一併參考第3圖至第7圖。第11圖與第12圖為本發明第三實施例之畫素結構之製作方法之示意圖，且第12圖為本發明第三實施例之畫素結構之剖面示意圖。如第11圖所示，相較於第一實施例，本實施例之通道層104的材料包括容易受光線影響的半導體材料，例如：氧化物半導體或非晶矽，但不以此為限，因此本實施例之畫素結構300之製作方法另於通道層104與基板102之間形成遮光層302以及介電層304。藉此，遮光層302可用於遮蔽光線從基板102的方向照射通道層104。其中，介電層304設置於遮光層302與通道層104之間，且全面覆蓋於遮光層302與基板102上。於本實施例中，形成遮光層302與介電層304之步驟係於形成通道層104之步驟之前進行。舉例來說，形成遮光層302與介電層304之步驟包括先於基板102上形成遮光絕緣材料，例如：黑色光阻材料或金屬材料，然後利用一道微影暨蝕刻製程圖案化遮光絕緣材料，以形成遮光層302。 接著，於遮光層302與基板102上覆蓋介電層304，使得後續形成之通道層104不會與遮光層302直接接觸。然後，如第12圖所示，依序形成歐姆接觸層114、圖案化第一金屬層M1、第一絕緣層116、畫素電極118、圖案化第二金屬層M2、第二絕緣層128以及圖案化共用電極130。於本實施例中，形成歐姆接觸層114、圖案化第一金屬層M1、第一絕緣層116、畫素電極118、圖案化第二金屬層M2、第二絕緣層128以及圖案化共用電極130之方法係與上述第一實施例相同，故不再贅述該等細節。

綜上所述，本發明之圖案化共用電極與資料線之間設置有第一絕緣層與第二絕緣層，因此資料線與圖案化共用電極之間的寄生電容可有效地被降低，進而可有效地解決功率損耗過高的問題。並且，本實施例之圖案化共用電極與畫素電極之間僅設置第二絕緣層，因此儲存電容仍可具有足夠大的電容值。再者，資料線與圖案化共用電極之間的寄生電容可透過增加第一絕緣層與第二絕緣層之總厚度來降低，也就是說可僅增加第一絕緣層之厚度來降低寄生電容，且同時儲存電容之電容值則可不受影響。

100‧‧‧畫素結構

102‧‧‧基板

104‧‧‧通道層

106‧‧‧源極

108‧‧‧汲極

110‧‧‧資料線

114‧‧‧歐姆接觸層

116‧‧‧第一絕緣層

116a‧‧‧第一開口

118‧‧‧畫素電極

120‧‧‧閘極

122‧‧‧掃描線

124‧‧‧薄膜電晶體

128‧‧‧第二絕緣層

130‧‧‧圖案化共用電極

130a‧‧‧第二開口

M1‧‧‧圖案化第一金屬層

M2‧‧‧圖案化第二金屬層

Claims (19)

1. 一種畫素結構，包括：一基板；一通道層，設置於該基板之上；一源極與一汲極，分別設置於該通道層之兩側以及該兩側之上；一資料線，與該源極電性連接；一第一絕緣層，設置於該通道層、該源極、該汲極以及該資料線上，且該第一絕緣層具有一第一開口，曝露出該汲極；一掃描線，與該資料線交錯設置；一閘極，與該通道層對應設置，並電性連接於該掃描線；一畫素電極，設置於該第一絕緣層上，且該畫素電極透過該第一開口電性連接該汲極；一第二絕緣層，設置於該掃描線、該閘極、該畫素電極以及該第一絕緣層上；以及一圖案化共用電極，設置於該第二絕緣層上。
2. 如請求項1所述之畫素結構，其中該圖案化共用電極於一垂直該基板之方向上與該資料線至少部份重疊。
3. 如請求項1所述之畫素結構，其中該圖案化共用電極與該資料線之間夾置有該第一絕緣層與該第二絕緣層。
4. 如請求項1所述之畫素結構，其中該閘極與該掃描線設置於該第一絕緣層上，且該第二絕緣層覆蓋於該閘極與該掃描線。
5. 如請求項1所述之畫素結構，其中該閘極於一垂直於該基板之方向上與該 源極以及該汲極不重疊。
6. 如請求項1所述之畫素結構，更包括一歐姆接觸層，設置於該通道層以及該源極與該汲極之間。
7. 如請求項1所述之畫素結構，其中該通道層與該資料線位於同一平面上。
8. 如請求項1所述之畫素結構，其中該通道層包括多晶矽。
9. 如請求項1所述之畫素結構，其中該通道層包括氧化物半導體或非晶矽。
10. 如請求項9所述之畫素結構，更包括一遮光層，設置於該通道層與該基板之間。
11. 如請求項1所述之畫素結構，更包括一閘極絕緣層，其中該閘極與該掃描線設置於該基板上，並且該閘極絕緣層設置於該通道層以及該閘極和該掃描線之間。
12. 如請求項1所述之畫素結構，其中該圖案化共用電極具有複數個第二開口。
13. 一種畫素結構之製作方法，包括：提供一基板；於該基板上形成一通道層；於該通道層之兩側以及該兩側之上形成一源極與一汲極；形成一資料線，電性連接於該源極；於該通道層、該源極、該汲極以及該資料線上形成一第一絕緣層，其中該 第一絕緣層具有一第一開口，曝露出該汲極；形成一掃描線，與該資料線交錯設置；形成一閘極，與該通道層對應設置，並電性連接於該掃描線；於該第一絕緣層上形成一畫素電極，其中該畫素電極透過該第一開口電性連接該汲極；於該掃描線、該閘極、該畫素電極以及該第一絕緣層上形成一第二絕緣層；以及於該第二絕緣層上形成一圖案化共用電極。
14. 如請求項13所述之畫素結構之製作方法，其中該圖案化共用電極於一垂直該基板之方向上與該資料線至少部份重疊，並且該圖案化共用電極與該資料線之間夾置有該第一絕緣層與該第二絕緣層。
15. 如請求項13所述之畫素結構之製作方法，其中該閘極與該掃描線形成於該第一絕緣層上，且該第二絕緣層覆蓋於該閘極與該掃描線。
16. 如請求項13所述之畫素結構之製作方法，其中該閘極於一垂直於該基板之方向上與該源極以及該汲極不重疊。
17. 如請求項13所述之畫素結構之製作方法，更包括形成一歐姆接觸層，設置於該通道層以及該源極與汲極之間。
18. 如請求項13所述之畫素結構之製作方法，其中該通道層與該資料線位於同一平面上。
19. 如請求項13所述之畫素結構之製作方法，其中該閘極與該掃描線形成於該基板上，且該製作方法更包括 於該基板、該閘極與該掃描線上形成一閘極絕緣層。