TWI502263B - 畫素結構、顯示面板及其製作方法 - Google Patents

畫素結構、顯示面板及其製作方法 Download PDF

Info

Publication number
TWI502263B
TWI502263B TW102126650A TW102126650A TWI502263B TW I502263 B TWI502263 B TW I502263B TW 102126650 A TW102126650 A TW 102126650A TW 102126650 A TW102126650 A TW 102126650A TW I502263 B TWI502263 B TW I502263B
Authority
TW
Taiwan
Prior art keywords
patterned
layer
electrode layer
oxide
substrate
Prior art date
Application number
TW102126650A
Other languages
English (en)
Other versions
TW201504738A (zh
Inventor
Seok-Lyul Lee
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW102126650A priority Critical patent/TWI502263B/zh
Priority to CN201310428499.1A priority patent/CN103439841B/zh
Priority to US14/178,282 priority patent/US9147716B2/en
Publication of TW201504738A publication Critical patent/TW201504738A/zh
Application granted granted Critical
Publication of TWI502263B publication Critical patent/TWI502263B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

畫素結構、顯示面板及其製作方法
本發明係關於一種畫素結構、顯示面板及其製作方法，尤指一種使用具有半導體部分與導體部分之圖案化氧化物電極層之畫素結構、顯示面板及其製作方法。
液晶顯示面板(LCD)由於具有輕薄短小、良好的顯示品質以及低耗電量等優點，已廣泛地應用在各式顯示裝置上。然而，習知液晶顯示面板例如扭轉向列型(twisted nematic,TN)液晶顯示面板由於具有視角狹窄的缺點，使得其應用範圍受到限制。
為了解決扭轉向列型液晶顯示面板的視角狹窄問題，業界研發出了幾種廣視角液晶顯示面板，例如平面切換型(in-plane switching,IPS)液晶顯示面板與邊緣電場切換型(fringe field switch,FFS)液晶顯示面板。習知平面切換型液晶顯示面板雖然具有較廣視角，然而其畫素電極與共通電極所對應的區域無法透光，因此會使得開口率與透光量減少。習知邊緣電場切換型液晶顯示面板相較於平面切換型液晶顯示面板雖具有較高的透光量，但其使用圖案化畫素電極與圖案化共通電極兩層圖案化導電層，會增加製造成本與複雜度。此外，圖案化畫素電極會使得位於其上的配向膜產生摩擦缺陷(rubbing mura)，產生亮度不均的問題。
本發明之目的之一在於提供一種畫素結構、顯示面板及其製作方法，以簡化製程步驟及成本並提高顯示畫面的亮度均勻度。
本發明之一實施例提供一種畫素結構，設置於一第一基板上。畫素結構包括一主動開關元件、一圖案化共通電極層、一絕緣層、一圖案化氧化物電極層以及一圖案化保護層。主動開關元件設置於第一基板上。圖案化共通電極層設置於第一基板上。絕緣層設置於第一基板上，並覆蓋圖案化共通電極層。圖案化氧化物電極層，設置於絕緣層上並電性連接主動開關元件。圖案化氧化物電極層包括一半導體部分以及一導體部分。半導體部分與圖案化共通電極層在一垂直投影方向上大體上重疊，導體部分與半導體部分彼此連接並與圖案化共通電極層在垂直投影方向上大體上不重疊，且導體部分構成一畫素電極。圖案化保護層設置於圖案化氧化物電極層上並覆蓋圖案化氧化物電極層的半導體部分，且圖案化保護層具有一開口，暴露出圖案化氧化物電極層的導體部分。
本發明之另一實施例提供一種顯示面板，包括一第一基板、一主動開關元件、一圖案化共通電極層、一絕緣層、一圖案化氧化物電極層、一圖案化保護層、一第二基板以及一顯示介質。主動開關元件設置於第一基板上。圖案化共通電極層設置於第一基板上。絕緣層設置於第一基板上，並覆蓋圖案化共通電極層。圖案化氧化物電極層，設置於絕緣層上並電性連接主動開關元件。圖案化氧化物電極層包括一半導體部分以及一導體部分。半導體部分與圖案化共通電極層在一垂直投影方向上大體上重疊，導體部分與半導體部分彼此連接並與圖案化共通電極層在垂直投影方向上大體上不重疊，且導體部分構成一畫素電極。圖案化保護層設置於圖案化氧化物電極層上並覆蓋圖案化氧化物電極層的半導體部分，且圖案化保護層具有一開口，暴露出圖案化氧化物電極層的導體部分。第二基板與第一基板面對設置。顯示介 質設置於第一基板與第二基板之間。
本發明之又一實施例提供一種畫素結構的製作方法，包括下列步驟。提供一第一基板。於第一基板上形成一圖案化共通電極層。於第一基板上形成一絕緣層覆蓋圖案化共通電極層。於絕緣層上形成一圖案化氧化物電極層與一圖案化保護層。圖案化氧化物電極層包括一半導體部分與圖案化共通電極層在一垂直投影方向上大體上重疊，以及一導體部分與半導體部分彼此連接並與圖案化共通電極層在垂直投影方向上大體上不重疊，且導體部分構成一畫素電極。圖案化保護層覆蓋半導體部分，且圖案化保護層具有一開口，暴露出導體部分。於第一基板上形成一主動開關元件，且圖案化氧化物電極層電性連接主動開關元件。
本發明之畫素結構與顯示面板利用圖案化氧化物電極層之導體部 分作為畫素電極，可以有效提升穿透率以及顯示畫面的亮度均勻性。
1‧‧‧畫素結構
20‧‧‧第一基板
SW‧‧‧主動開關元件
24‧‧‧圖案化共通電極層
26‧‧‧絕緣層
28‧‧‧圖案化氧化物電極層
30‧‧‧圖案化保護層
281‧‧‧半導體部分
282‧‧‧導體部分
30A‧‧‧開口
CL‧‧‧共通線
GL‧‧‧閘極線
DL‧‧‧資料線
24C‧‧‧連接部
24B‧‧‧分支電極
24S‧‧‧狹縫
G‧‧‧閘極電極
GI‧‧‧閘極絕緣層
CH‧‧‧通道層
S‧‧‧源極電極
D‧‧‧汲極電極
2‧‧‧顯示面板
40‧‧‧第二基板
42‧‧‧顯示介質
44‧‧‧遮光圖案
46‧‧‧彩色濾光圖案
48‧‧‧覆蓋層
50‧‧‧步驟
52‧‧‧步驟
54‧‧‧步驟
56‧‧‧步驟
58‧‧‧步驟
27‧‧‧圖案化氧化物層
31‧‧‧處理步驟
第1圖繪示了本發明之一實施例之畫素結構之上視圖。
第2圖為本實施例之畫素結構沿剖線A-A’、剖線B-B’與剖線C-C’所繪示之剖視圖。
第3圖繪示了本發明之一實施例之顯示面板之示意圖。
第4圖繪示了本發明之畫素結構的製作方法的流程圖。
第5圖至第9圖繪示了本發明之一實施例之畫素結構的製作方法的示意圖。
第10圖繪示了本發明之畫素結構之圖案化共通電極層與圖案化氧化物電極層之局部示意圖。
第11圖繪示了氧化物電晶體元件之汲極電流-閘極電壓之關係圖。
第12圖繪示了本發明之一實施例之顯示面板在暗態顯示模式下之示意圖。
第13圖繪示了本發明之一實施例之顯示面板在亮態顯示模式下之示意圖。
第14圖繪示了本發明之一實施例之畫素結構之穿透率的模擬示意圖。
第15圖繪示了一對照實施例之畫素結構之穿透率的示意模擬圖。
為使熟悉本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖與第2圖。第1圖繪示了本發明之一實施例之畫素結構之上視圖，第2圖為本實施例之畫素結構沿剖線A-A’、剖線B-B’與剖線C-C’所繪示之剖視圖。如第1圖與第2圖所示，本實施例之畫素結構1設置於一第一基板20上。第一基板20可為一透明基板，且第一基板20可為硬式基板或可撓式基板。舉例而言，第一基板20可包括玻璃基板、塑膠基板或石英基板等，但不以此為限。本實施例之畫素結構20包括一主動開關元件SW、一圖案化共通電極層24、一絕緣層26(第1圖未示)、一圖案化氧化物電極層28以及一圖案化保護層30(第1圖未示)。主動開關元件SW設置於第一基板20上。圖案化共通電極層24設置於第一基板20上，作為畫素結構1的共通電極之用。圖案化共通電極層24之材料可包括透明導電材料，其可包括例如氧化銦錫(ITO)、氧化銦鋅(IZO)或其它適合之透明導電材料或不透明導電材料。圖案化共通電極層24可為單層結構或多層結構。絕緣層26設置於第一基板20上，並覆蓋圖案化共通電極層24。絕緣層26設置於圖案化共通電極層24與圖案化氧化物電極層28之間，以使圖案化共通電極層24與圖案化氧化物電極層28不直接電性連接。絕緣層26之材料可選用無機絕緣材料及/或有機絕緣材料，例如氧化矽、氮化矽、氮氧化矽或其它適合之絕緣材料，但不以此為限。絕緣層26可為單層結構或多層結構。圖案化氧化物電極層28 設置於絕緣層26上並電性連接主動開關元件SW。圖案化氧化物電極層28之材料可選用金屬氧化物，其可包括例如銦鎵鋅氧化物(IGZO)、銦錫鋅氧化物(ITZO)、銦鋅氧化物(IZO)、鋅錫氧化物(ZTO)、鋅氧化物(ZnO)與鋁鋅氧化物(AZO)之其中至少一者，但不以此為限而可為其它適合的氧化物材料。圖案化氧化物電極層28包括一半導體部分281以及一導體部分282。半導體部分281與圖案化共通電極層24在一垂直投影方向上大體上重疊。導體部分282與半導體部分281彼此連接並與圖案化共通電極層24在垂直投影方向上大體上不重疊，且導體部分282構成一畫素電極。圖案化保護層30設置於圖案化氧化物電極層28上，圖案化保護層30覆蓋圖案化氧化物電極層28的半導體部分281，且圖案化保護層30具有一開口30A，暴露出圖案化氧化物電極層28的導體部分282。值得說明的是，半導體部分281與導體部分282分別是圖案化氧化物電極層28的一部分，也就是半導體部分281與導體部分282是由同一層材料層所構成。在本實施例中，半導體部分281可具有一第一電阻值，導體部分282可具有一第二電阻值，且第一電阻值大於第二電阻值。由於導體、半導體與非導體為本領域熟習該項技藝所熟知，因此於此不再贅述。
本實施例之畫素結構1更可選擇地包括一共通線CL、一閘極線GL以及一資料線DL(繪示於第1圖)，設置於第一基板20上。閘極線GL與閘極電極G電性連接，用以接受閘極線GL提供之驅動電壓。圖案化共通電極層24與共通線CL電性連接，以接收共通線CL提供的共通電壓。圖案化共通電極層24可包括一連接部24C與複數條分支電極24B，其中分支電極24B與連接部24C連接且分支電極24B大體上彼此平行設置，而相鄰之兩條分支電極24B之間具有一狹縫(slit)24S。本實施例之分支電極24B係以直條狀電極為例，但分支電極24B的形狀可為其它適合形狀，且分支電極24B的線寬以及狹縫24S的寬度可作適當調整。舉例而言，分支電極24B的線寬與 狹縫24S的寬度的比例大體上較佳可介於1：1至1：3之間，但不以此為限。另外，在本實施例中，圖案化共通電極層24的連接部24C與共通線CL直接接觸藉此分支電極24B可透過連接部24C與共通線CL電性連接，在其它變化實施例中，圖案化共通電極層24亦可不與共通線CL直接接觸，而利用其它方式例如使用橋接電極(圖未示)與共通線CL電性連接。在垂直投影方向上，圖案化氧化物電極層28之半導體部分281大體上與分支電極24B重疊，且導體部分282大體上與狹縫24S重疊。
主動開關元件SW可為一薄膜電晶體元件，其包括一閘極電極G、一閘極絕緣層(gate insulator)GI(第1圖未示)、一通道層CH、一源極電極S以及一汲極電極D，其中閘極絕緣層GI設置於閘極電極G與通道層CH之間，通道層CH大體上對應閘極電極G，源極電極S與汲極電極D分別設置於通道層CH之兩側，且分別與通道層CH部分重疊。源極電極S與資料線DL電性連接，用以接收資料線DL傳送的畫素電壓，而汲極電極D與圖案化氧化物電極層28的導體部分282電性連接，用以將畫素電壓傳送至導體部分282。在本實施例中，閘極絕緣層GI可為絕緣層26之一部分，亦即閘極絕緣層GI與絕緣層26由同一材料層所構成。換言之，絕緣層26可一併覆蓋閘極電極G，以使閘極電極G與通道層CH不直接電性連接。通道層CH的材料可為各種類型的半導體材料，例如非晶矽、多晶矽、微晶矽與奈米矽等，或是氧化物半導體材料。在本實施例中，主動開關元件SW是氧化物電晶體元件，因此通道層CH的材料係選用氧化物半導體材料，且通道層CH與圖案化氧化物電極層28可使用同一材料層形成。另外，通道層CH與圖案化氧化物電極層28在結構上可連接或不連接。在其它變化實施例中，通道層CH與圖案化氧化物電極層28亦可為不同的材料層，並利用不同製程分別形成。在本實施例中，主動開關元件SW是以背通道蝕刻(Back channel etch；BCE)薄膜電晶體結構為例。在其它變化實施例中，主動開關元件SW亦可為其他的 薄膜電晶體結構，例如是島狀蝕刻終止(Island stop；IS)薄膜電晶體結構，或是共平面(Coplanar)薄膜電晶體結構。此外，主動開關元件SW可為底閘型(bottom gate)薄膜電晶體結構或頂閘型(top gate)薄膜電晶體結構。上述薄膜電晶體結構為本領域熟習該項技藝所熟知，因此於此不再贅述。
請參考第3圖。第3圖繪示了本發明之一實施例之顯示面板之示意圖。如第3圖所示，本實施例之顯示面板2包括複數個畫素結構1、一第二基板40以及一顯示介質42。第3圖僅繪示出單一個畫素結構1為例。畫素結構1之元件及其配置如第1圖與第2圖之實施例所述，在此不再贅述。第二基板40與第一基板20面對設置。第二基板40可為一透明基板，且第二基板40可為硬式基板或可撓式基板。舉例而言，第二基板40可包括玻璃基板、塑膠基板或石英基板等，但不以此為限。顯示介質42設置於第一基板20與第二基板40之間。本實施例係以邊緣電場切換型液晶顯示面板為例說明，因此顯示介質42可為液晶分子，但不以此為限。在本實施例中，液晶分子可選用扭轉向列型(twisted nematic,TN)液晶分子，或是其他種類的液晶分子，但不以此為限，且液晶分子可為正型液晶分子(亦即其介電異方性(dielectric anisotropy)大於0,△ε>0)或負型液晶分子(亦即其介電異方性小於0,△ε<0)。另外，液晶分子具有一液晶間隙(cell gap)d以及與一雙折射率(birefringence,△n)，且△n*d大體上較佳介於0.15至0.5，但不以此為限。此外，第二基板40上更可進一步設置遮光圖案44(例如黑色矩陣圖案)、彩色濾光圖案46以及覆蓋(overcoat)層48等元件。在其它變化實施例中，顯示介質42亦可為其它類型的顯示介質。再者，顯示介質42與圖案化保護層30之間以及顯示介質42與覆蓋層48之間上更可進一步分別設置一配向膜(圖未示)，且配向膜的配向方向可與分支電極24B具有一夾角。另外，顯示面板2更可進一步包括兩片偏光片(圖未示)，分別設置於第一基板20與第二基板40上。
下文將針對本發明之畫素結構的製作方法與操作方式等部分進行說明，故關於畫素結構之各元件之相對位置及材料等不再贅述。
請參考第4圖。第4圖繪示了本發明之畫素結構的製作方法的流程圖。如第4圖所示，本發明之畫素結構的製作方法包括下列步驟：步驟50：提供第一基板；步驟52：於第一基板上形成圖案化共通電極層；步驟54：於第一基板上形成一絕緣層，其中絕緣層覆蓋圖案化共通電極層；步驟56：於絕緣層上形成一圖案化氧化物電極層與一圖案化保護層，圖案化氧化物電極層包括半導體部分以及導體部分，半導體部分與圖案化共通電極層在垂直投影方向上大體上重疊，導體部分與半導體部分彼此連接且導體部分與圖案化共通電極層在垂直投影方向上大體上不重疊，導體部分構成畫素電極，圖案化保護層覆蓋半導體部分，且圖案化保護層具有一開口，暴露出導體部分；以及步驟58：於第一基板上形成一主動開關元件，且圖案化氧化物電極層電性連接主動開關元件。
請再參考第5圖至第9圖。第5圖至第9圖繪示了本發明之一實施例之畫素結構的製作方法的示意圖。如第5圖所示，提供第一基板20。接著，於第一基板20上形成一第一圖案化導電層。第一圖案化導電層可選用不透明圖案化導電層，其材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鉬等金屬或其合金，或其它適合之不透明導電材料。第一圖案化導電層亦可選用透明圖案化導電層，其材料可為例如氧化銦錫(ITO)、氧化銦鋅(IZO)或其它適合之透明導電材料。另外，第一圖案化導電層可為單層結構或多層結構， 且各層結構之材料可分別選自不透明導電材料或透明導電材料。第一圖案化導電層可包括一閘極電極G，並可選擇性地包括一共通線CL以及一閘極線GL。在其它變化實施例中，閘極電極G、共通線CL與閘極線GL可由不同層導電層所構成。如第6圖所示，隨後於第一基板20上形成一圖案化共通電極層24，作為共通電極之用。圖案化共通電極層24可包括一連接部24C與複數條分支電極24B，其中分支電極24B與連接部24C連接且分支電極24B大體上彼此平行設置，而相鄰之兩條分支電極24B之間具有一狹縫24S。
如第7圖所示，接著於第一基板20上形成一絕緣層26與閘極絕緣層GI。絕緣層26覆蓋圖案化共通電極層24，並可一併覆蓋共通線CL。閘極絕緣層GI則覆蓋閘極電極G。在本實施例中，閘極絕緣層GI可為絕緣層26之一部分，亦即閘極絕緣層GI與絕緣層26可為同一材料層，但不以此為限。隨後，於絕緣層26上形成一圖案化氧化物層27。圖案化氧化物層27為一氧化物半導體層，其之材料可選用金屬氧化物，其可包括例如銦鎵鋅氧化物(IGZO)、銦錫鋅氧化物(ITZO)、銦鋅氧化物(IZO)、鋅錫氧化物(ZTO)、鋅氧化物(ZnO)與鋁鋅氧化物(AZO)之其中至少一者，但不以此為限而可為其它適合的氧化物材料。在本實施例中，通道層CH的材料可選用氧化物半導體材料，且通道層CH與圖案化氧化物層27可使用同一材料層形成，但不以此為限。
如第8圖所示，於閘極絕緣層GI上形成一源極電極S與一汲極電極D。源極電極S與汲極電極D分別設置於通道層CH之兩側並分別與通道層CH部分重疊。源極電極S與汲極電極D可利用一第二圖案化導電層所構成，其中第二圖案化導電層可選用不透明圖案化導電層，其材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鉬等金屬或其合金，或其它適合之不透明導電材料。第二圖案化導電層亦可選用透明圖案化導電層，其材料可為例 如氧化銦錫(ITO)、氧化銦鋅(IZO)或其它適合之透明導電材料。另外，第二圖案化導電層可為單層結構或多層結構，且各層結構之材料可分別選自不透明導電材料或透明導電材料。另外，第二圖案化導電層29可進一步包括一資料線DL(如第1圖所示)，與源極電極S電性連接。
如第9圖所示，於絕緣層26上形成一圖案化保護層30。圖案化保護層30部分覆蓋圖案化氧化物層27，圖案化保護層30且具有開口30A部分暴露出圖案化氧化物層27。接著，以圖案化保護層30為一罩幕，對圖案化氧化物層27進行一處理步驟31，以使圖案化氧化物層27轉變為圖案化氧化物電極層28。精確地說，處理步驟可使開口30A暴露出之圖案化氧化物層27轉變成圖案化氧化物電極層28之導體部分282，且圖案化氧化物電極層28的導體部分282會與汲極電極D電性連接，而圖案化保護層30覆蓋的圖案化氧化物層27則作為圖案化氧化物電極層28之半導體部分281。在本實施例中，處理製程利用圖案化保護層30作為罩幕可局部地改變圖案化氧化物層27的導電性。進一步說明，在處理製程之前，圖案化氧化物層27會具有一第一電阻值，在處理製程之後，圖案化保護層30所覆蓋之圖案化氧化物電極層28之半導體部分281仍具有第一電阻值，但圖案化保護層30之開口30A所暴露出之圖案化氧化物電極層28之導體部分282會具有小於第一電阻值的第二電阻值。在本實施例中，圖案化氧化物層27為氧化物半導體層，因此處理製程可為一氣體處理製程，或是一摻雜製程。請參考表1。表1繪示了本實施例之處理製程的數種實施樣態。如表1所示，以銦鎵鋅氧化物(IGZO)為例，透過不同的氣體處理製程，並搭配適當的製程參數例如流量、功率與製程時間等，可調整銦鎵鋅氧化物(IGZO)的電阻值而使其具有導體特性。
本實施例之氣體處理製程並不限定選用上述氣體而可視導電性或其它需求選用其它氣體處理製程，且處理製程亦不限定為氣體處理製程。舉例而言，處理製程亦可選用摻雜製程，例如在圖案化氧化物層27中適當摻雜銦(In)或鎵(Ga)等摻質，亦可以增加圖案化氧化物電極層28之導體部分282的導電性。摻雜製程使用的摻質不以上述摻質為限，而可為任何適合的材料。
請再參考第10圖與第11圖，並一併參考第1圖至第3圖。第10圖繪示了本發明之畫素結構之圖案化共通電極層與圖案化氧化物電極層之局部示意圖，第11圖繪示了氧化物電晶體元件之汲極電流-閘極電壓之關係圖。如第10圖所示，圖案化共通電極層24與圖案化氧化物電極層28之間設置了絕緣層26，圖案化氧化物電極層28之半導體部分281係大體上對應於圖案化共通電極層24，而圖案化氧化物電極層28之導體部分282係設置於半導體部分281的兩側，因此此結構近似於一氧化物電晶體元件，其中圖案化共通電極層24的共通電壓可以視為閘極電壓，而圖案化氧化物電極層28之半導體部分281之導通電流可視為汲極電流。上述氧化物電晶體元件之元件特性如第11圖所示。進一步說明，當閘極電壓小於一特定值時例如為閘極電壓為負電壓時)，近似於氧化物電晶體元件呈現關閉狀態。利用上述特性，在進 行顯示時，圖案化共通電極層24的共通電壓可選用一負電壓，此時共通電壓會提供一負偏壓(negative bias)電場給圖案化氧化物電極層28之半導體部分281，而使半導體部分281在負偏壓電場下轉變為一非導體部分(non-conductive portion)，使得導通電流相對較低，如第11圖左半部分。因此，藉由上述操作方式，儘管圖案化氧化物電極層28之半導體部分281與導體部分282在結構上是連接在一起的，但是在半導體部分281在負偏壓電場下會轉變成非導體部分，而使得畫素電壓僅會傳導到導體部分282，在此情況下導體部分282的畫素電壓與圖案化共通電極層24的共通電壓的電壓差會產生邊緣電場效應，而達到顯示效果。另外，圖案化氧化物電極層28大體上係覆蓋圖案化共通電極層24之連接部24C、分支電極24B與狹縫24S，圖案化共通電極層24之連接部24C與分支電極24B的共通電壓可以使半導體部分281在負偏壓電場下會轉變成非導體部分，而對應於圖案化共通電極層24之連接部24C與分支電極24B的導體部分282則會形成畫素電極，因此本實施例之導體部分282(畫素電極)與圖案化共通電極層24之分支電極24B(共通電極)具有自行對準(self align)的優點，而可提升開口率。
請參考第12圖與第13圖。第12圖繪示了本發明之一實施例之顯示面板在暗態顯示模式下之示意圖，第13圖繪示了本發明之一實施例之顯示面板在亮態顯示模式下之示意圖。如第12圖所示，在暗態顯示模式下，圖案化共通電極層24的共通電壓係為一負電壓，例如-2伏特，而圖案化氧化物電極層28之導體部分282的畫素電壓與共通電壓大體上相同。如第13圖所示，在亮態顯示模式下，圖案化共通電極層24的共通電壓係為一負電壓，例如-2伏特，而圖案化氧化物電極層28之導體部分282的畫素電壓可依照不同灰階調整，與共通電壓不同，藉此可產生邊緣電場效應以驅動顯示介質42。
請參考第14圖與第15圖。第14圖繪示了本發明之一實施例之畫 素結構之穿透率的模擬示意圖，第15圖繪示了一對照實施例之畫素結構之穿透率的模擬示意圖。如第13圖與第14圖所示，本發明之一實施例中，圖案化共通電極層24與導體部分282(畫素電極)在不同的位置(圖案化共通電極層24與導體部分282在垂直投影方向上大體上不重疊)，本實施例之畫素結構之穿透率明顯較為一致，且平均穿透率約為40.26%；如第15圖所示，當圖案化共通電極層24替換成傳統的一整片的共通電極層時，對照實施例之畫素結構之穿透率較不一致，且平均穿透率約為38.13%。由上述可知，本實施例之畫素結構所顯示出的畫面的亮度較大，且具有較佳的均勻性。
綜上所述，本發明之畫素結構與顯示面板利用圖案化氧化物電極層之導體部分作為畫素電極，可以有效提升穿透率以及顯示畫面的亮度均勻性。此外，圖案化氧化物電極層可與主動開關元件的通道層可由同一層材料層所構成，更可節省製程步驟與製造成本。
1‧‧‧畫素結構
20‧‧‧第一基板
SW‧‧‧主動開關元件
24‧‧‧圖案化共通電極層
26‧‧‧絕緣層
28‧‧‧圖案化氧化物電極層
30‧‧‧圖案化保護層
281‧‧‧半導體部分
282‧‧‧導體部分
30A‧‧‧開口
CL‧‧‧共通線
GL‧‧‧閘極線
24C‧‧‧連接部
24B‧‧‧分支電極
24S‧‧‧狹縫
G‧‧‧閘極電極
GI‧‧‧閘極絕緣層
CH‧‧‧通道層
S‧‧‧源極電極
D‧‧‧汲極電極
2‧‧‧顯示面板
40‧‧‧第二基板
42‧‧‧顯示介質
44‧‧‧遮光圖案
46‧‧‧彩色濾光圖案
48‧‧‧覆蓋層

Claims (20)

  1. 一種畫素結構，設置於一第一基板上，該畫素結構包括：一主動開關元件，設置於該第一基板上；一圖案化共通電極層，設置於該第一基板上；一絕緣層，設置於該第一基板上，並覆蓋該圖案化共通電極層；一圖案化氧化物電極層，設置於該絕緣層上並電性連接該主動開關元件，該圖案化氧化物電極層包括：一半導體部分，與該圖案化共通電極層在一垂直投影方向上大體上重疊；以及一導體部分，與該半導體部分彼此連接並與該圖案化共通電極層在該垂直投影方向上大體上不重疊，且該導體部分構成一畫素電極；以及一圖案化保護層，設置於該圖案化氧化物電極層上並覆蓋該圖案化氧化物電極層的該半導體部分，且該圖案化保護層具有一開口，暴露出該圖案化氧化物電極層的該導體部分。
  2. 如請求項1所述之畫素結構，另包括一共通線，設置於該第一基板上，其中該圖案化共通電極層與該共通線電性連接。
  3. 如請求項1所述之畫素結構，其中該圖案化共通電極層包括一連接部與複數條分支電極，該等分支電極與該連接部連接且該等分支電極大體上彼此平行設置，且相鄰之兩條該等分支電極之間具有一狹縫(slit)。
  4. 如請求項3所述之畫素結構，其中在該垂直投影方向上，該圖案化氧化物電極層之該半導體部分大體上與該等分支電極重疊，且該導體部分大體上與該等狹縫重疊。
  5. 如請求項1所述之畫素結構，其中該圖案化共通電極層之材料包括一透明導電材料。
  6. 如請求項1所述之畫素結構，其中該圖案化氧化物電極層之材料包括銦鎵鋅氧化物(IGZO)、銦錫鋅氧化物(ITZO)、銦鋅氧化物(IZO)、鋅錫氧化物(ZTO)、鋅氧化物(ZnO)與鋁鋅氧化物(AZO)之其中至少一者。
  7. 如請求項1所述之畫素結構，其中該半導體部分具有一第一電阻值，該導體部分具有一第二電阻值，且該第一電阻值大於該第二電阻值。
  8. 如請求項1所述之畫素結構，其中該圖案化共通電極層具有一共通電壓，且該共通電壓提供一負偏壓(negative bias)電場給該半導體部分，使該半導體部分在該負偏壓電場下轉變為一非導體部分(non-conductive portion)。
  9. 如請求項1所述之畫素結構，其中該主動開關元件包括一氧化物電晶體元件，該氧化物電晶體元件具有一通道層，且該圖案化氧化物電極層與該通道層由同一材料層所構成。
  10. 如請求項9所述之畫素結構，其中該氧化物電晶體元件具有一閘極電極、一閘極絕緣層、一源極電極與一汲極電極，該閘極絕緣層設置於該閘極電極與該通道層之間，該通道層大體上對應該閘極電極，該源極電極與該汲極電極分別設置於該通道層之兩側且分別與該通道層部分重疊。
  11. 一種顯示面板，包括：一第一基板；一主動開關元件，設置於該第一基板上； 一圖案化共通電極層，設置於該第一基板上；一絕緣層，設置於該第一基板上並覆蓋該圖案化共通電極層；一圖案化氧化物電極層，設置於該絕緣層上並電性連接該主動開關元件，該圖案化氧化物電極層包括：一半導體部分，與該圖案化共通電極層在一垂直投影方向上大體上重疊；以及一導體部分，與該半導體部分彼此連接，該導體部分與該圖案化共通電極層在該垂直投影方向上大體上不重疊，且該導體部分構成一畫素電極；一圖案化保護層，設置於該圖案化氧化物電極層上並覆蓋該圖案化氧化物電極層的該半導體部分，且該圖案化保護層具有一開口，暴露出該圖案化氧化物電極層的該導體部分；一第二基板，與該第一基板面對設置；以及一顯示介質，設置於該第一基板與該第二基板之間。
  12. 一種畫素結構的製作方法，包括：提供一第一基板；於該第一基板上形成一圖案化共通電極層；於該第一基板上形成一絕緣層覆蓋該圖案化共通電極層；於該絕緣層上形成一圖案化氧化物電極層與一圖案化保護層，該圖案化氧化物電極層包括一半導體部分，與該圖案化共通電極層在一垂直投影方向上大體上重疊，以及一導體部分，與該半導體部分彼此連接，該導體部分與該圖案化共通電極層在該垂直投影方向上大體上不重疊，且該導體部分構成一畫素電極，該圖案化保護層覆蓋該半導體部分，且該圖案化保護層具有一開口，暴露出該導體部分；以及於該第一基板上形成一主動開關元件，且該圖案化氧化物電極層電性連接 該主動開關元件。
  13. 如請求項12所述之畫素結構的製作方法，其中該圖案化共通電極層包括一連接部與複數條分支電極，該等分支電極與該連接部連接且該等分支電極大體上彼此平行設置，且相鄰之兩條該等分支電極之間具有一狹縫(slit)。
  14. 如請求項13所述之畫素結構的製作方法，其中在該垂直投影方向上，該圖案化氧化物電極層之該半導體部分大體上與該等分支電極重疊，且該導體部分大體上與該等狹縫重疊。
  15. 如請求項12所述之畫素結構的製作方法，其中該圖案化氧化物電極層之材料包括銦鎵鋅氧化物(IGZO)、銦錫鋅氧化物(ITZO)、銦鋅氧化物(IZO)、鋅錫氧化物(ZTO)、鋅氧化物(ZnO)與鋁鋅氧化物(AZO)之其中至少一者。
  16. 如請求項12所述之畫素結構的製作方法，其中該半導體部分具有一第一電阻值，該導體部分具有一第二電阻值，且該第一電阻值大於該第二電阻值。
  17. 如請求項12所述之畫素結構的製作方法，其中該圖案化共通電極層具有一共通電壓，且該共通電壓提供一負偏壓(negative bias)電場給該半導體部分，使該半導體部分在該負偏壓電場下轉變為一非導體部分(non-conductive portion)。
  18. 如請求項12所述之畫素結構的製作方法，其中於該絕緣層上形成該圖案化氧化物電極層與該圖案化保護層的步驟包括：於該絕緣層上形成一圖案化氧化物層，該圖案化氧化物層為一氧化物半導體層； 於該圖案化氧化物層上形成該圖案化保護層，且該圖案化保護層具有一開口；以及以該圖案化保護層為一罩幕，對該圖案化氧化物層進行一處理步驟，使該開口暴露出之該圖案化氧化物層轉變成該導體部分，且該圖案化保護層覆蓋的該圖案化氧化物層作為該半導體部分。
  19. 如請求項12所述之畫素結構的製作方法，其中形成該主動開關元件包括：於該第一基板上形成一閘極電極；於該第一基板上形成一閘極絕緣層，其中該閘極絕緣層覆蓋該閘極電極；於該閘極絕緣層上形成一通道層，該通道層大體上對應該閘極電極；以及於該閘極絕緣層上形成一源極電極與一汲極電極，其中該源極電極與該汲極電極分別設置於該通道層之兩側並分別與該通道層部分重疊，且該汲極電極與該圖案化氧化物電極層的該導體部分電性連接。
  20. 如請求項19所述之畫素結構的製作方法，其中該通道層與該圖案化氧化物電極層由同一材料層所形成。
TW102126650A 2013-07-25 2013-07-25 畫素結構、顯示面板及其製作方法 TWI502263B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102126650A TWI502263B (zh) 2013-07-25 2013-07-25 畫素結構、顯示面板及其製作方法
CN201310428499.1A CN103439841B (zh) 2013-07-25 2013-09-17 像素结构、显示面板及其制作方法
US14/178,282 US9147716B2 (en) 2013-07-25 2014-02-12 Pixel structure, display panel and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102126650A TWI502263B (zh) 2013-07-25 2013-07-25 畫素結構、顯示面板及其製作方法

Publications (2)

Publication Number Publication Date
TW201504738A TW201504738A (zh) 2015-02-01
TWI502263B true TWI502263B (zh) 2015-10-01

Family

ID=49693543

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126650A TWI502263B (zh) 2013-07-25 2013-07-25 畫素結構、顯示面板及其製作方法

Country Status (3)

Country Link
US (1) US9147716B2 (zh)
CN (1) CN103439841B (zh)
TW (1) TWI502263B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569425B (zh) * 2015-10-20 2017-02-01 Au Optronics Corp 顯示面板
TWI610114B (zh) * 2016-05-11 2018-01-01 曾世憲 畫素單元結構及其製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6571924B2 (ja) * 2014-10-31 2019-09-04 三菱重工業株式会社 歪修正方法
TWI549265B (zh) * 2015-02-11 2016-09-11 友達光電股份有限公司 畫素結構及其製造方法
CN108231850B (zh) * 2018-01-03 2022-08-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN110488544B (zh) * 2019-08-29 2021-08-27 上海中航光电子有限公司 一种阵列基板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201322342A (zh) * 2011-11-24 2013-06-01 Au Optronics Corp 畫素結構及其製作方法
TW201324891A (zh) * 2011-12-05 2013-06-16 Au Optronics Corp 電激發光顯示面板之畫素結構
TW201327614A (zh) * 2011-12-30 2013-07-01 Au Optronics Corp 場發射式顯示器之畫素結構及其修補方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
KR100375732B1 (ko) 1997-11-25 2004-10-14 비오이 하이디스 테크놀로지 주식회사 액정표시장치
WO2001018597A1 (fr) * 1999-09-07 2001-03-15 Hitachi, Ltd Afficheur à cristaux liquides
TW522570B (en) * 2001-11-06 2003-03-01 Hannstar Display Corp Manufacturing method of thin film transistor array substrate and its structure
KR101249774B1 (ko) * 2005-12-29 2013-04-09 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
TWI363242B (en) * 2008-05-12 2012-05-01 Au Optronics Corp Transflective liquid crystal display panel and method of making the same
JP5408912B2 (ja) 2008-07-02 2014-02-05 株式会社ジャパンディスプレイ 液晶表示パネル
CN102033343B (zh) * 2009-09-25 2012-09-19 北京京东方光电科技有限公司 阵列基板及其制造方法
TWI403787B (zh) * 2010-06-04 2013-08-01 Au Optronics Corp 液晶顯示面板
CN102593182A (zh) 2011-01-07 2012-07-18 元太科技工业股份有限公司 薄膜晶体管结构及其制造方法
KR101877448B1 (ko) * 2011-06-30 2018-07-12 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101912369B1 (ko) * 2011-09-28 2018-10-29 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201322342A (zh) * 2011-11-24 2013-06-01 Au Optronics Corp 畫素結構及其製作方法
TW201324891A (zh) * 2011-12-05 2013-06-16 Au Optronics Corp 電激發光顯示面板之畫素結構
TW201327614A (zh) * 2011-12-30 2013-07-01 Au Optronics Corp 場發射式顯示器之畫素結構及其修補方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569425B (zh) * 2015-10-20 2017-02-01 Au Optronics Corp 顯示面板
TWI610114B (zh) * 2016-05-11 2018-01-01 曾世憲 畫素單元結構及其製造方法

Also Published As

Publication number Publication date
CN103439841B (zh) 2016-05-04
US9147716B2 (en) 2015-09-29
TW201504738A (zh) 2015-02-01
US20150028364A1 (en) 2015-01-29
CN103439841A (zh) 2013-12-11

Similar Documents

Publication Publication Date Title
US9484363B2 (en) Liquid crystal display and method of manufacturing the same
US9059296B2 (en) Oxide thin film transistor and method of fabricating the same
TWI502263B (zh) 畫素結構、顯示面板及其製作方法
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
TWI551927B (zh) 顯示面板
WO2018099052A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
US8018566B2 (en) Method for fabricating an in-plane switching mode liquid crystal display wherein the upper and lower pixel electrodes are formed on opposite sides of the respective upper and lower pixel regions
US7847905B2 (en) FFS mode LCD and method of manufacturing the same
KR20110125105A (ko) 산화물 박막 트랜지스터 및 그 제조방법
WO2014046025A1 (ja) 液晶ディスプレイ
TWI487120B (zh) 薄膜電晶體基板與其所組成之顯示裝置
US9978880B2 (en) Display device
JP6785563B2 (ja) 非線形素子、アレイ基板、およびアレイ基板の製造方法
CN108646487B (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
KR20120060671A (ko) 액정 표시 장치 및 그 형성 방법
WO2017121073A1 (zh) Tft基板的制作方法
KR20120115837A (ko) 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법
US9726946B2 (en) Liquid crystal display device and production method for same
US9147697B2 (en) Manufacturing method of array substrate, array substrate, and display apparatus
US9219156B2 (en) Display substrate and method of manufacturing the same
JP2017005039A (ja) 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法
KR102062916B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
TWI501015B (zh) 畫素結構及其製作方法
US10741690B2 (en) Thin film transistor, thin film transistor substrate, and liquid crystal display device
KR20140001634A (ko) 어레이 기판, 이를 포함하는 표시 패널 및 이의 제조 방법