CN108231850B - 阵列基板及其制备方法、显示面板 - Google Patents

Abstract

本发明实施例提供一种阵列基板及其制备方法、显示面板。阵列基板包括依次设置在基底上的第一电极、第一绝缘层、数据线、第二绝缘层和第二电极；所述数据线的两侧开设有隔离过孔，所述第二电极通过所述隔离过孔与所述第一电极连接。本发明通过设置与公共电极连接的屏蔽电极，在数据线两侧形成屏蔽墙，可以屏蔽像素电极和数据线之间的电容耦合作用，最大限度地消除了因数据线与像素电极之间的耦合电容造成的像素电压突变。本发明制备工艺简单，生产成本低，便于实施。

Description

阵列基板及其制备方法、显示面板

技术领域

本发明涉及显示技术领域，具体涉及一种阵列基板及其制备方法、显示面板。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)是当前主流的平板显示面板，具有重量轻、体积小、功耗低、无辐射、显示分辨率高等优点。TFT-LCD的主体结构包括对盒的阵列基板和彩膜基板，阵列基板上形成有栅线、数据线以及以矩阵方式排列的薄膜晶体管和像素电极，栅线上施加的控制信号使数据线上的信号电压传送到像素电极，同时向公共电极提供电压，使公共电极和像素电极形成电场，液晶分子在外加电场作用下排列方向发生变化，从而控制光透射率，实现不同灰度级的显示。

现有TFT-LCD阵列基板中，由于电极较多，且电荷容易聚集在电极上，因此会在电极之间产生耦合电容。其中，像素电极与数据线之间的耦合电容Cpd会对显示产生不利的影响，特别会导致像素电压突变等不良。目前，为了减小耦合电容Cpd或消除耦合电容Cpd造成的影响，现有技术提出的多种解决方案，包括增大像素电极与数据线之间距离和增加像素电极与数据线之间绝缘层厚度等。但这些解决方案会严重影响显示面板的品质。例如，增大像素电极与数据线之间距离的解决方案会导致开口率降低，不仅降低了显示面板的透过率，而且制约了分辨率提升。又如，增加像素电极与数据线之间绝缘层厚度的解决方案会增加过孔制备难度，降低了像素电极与漏电极连接的可靠性，存在断线风险，且也在一定程度上降低了显示面板的透过率。

因此，消除耦合电容Cpd造成的像素电压突变问题，一直是本领域技术人员迫切需要解决的技术问题。

发明内容

本发明实施例所要解决的技术问题是，提供一种阵列基板及其制备方法、显示面板，以有效解决像素电极与数据线之间耦合电容造成的像素电压突变问题。

为了解决上述技术问题，本发明实施例提供了一种阵列基板，包括：依次设置在基底上的第一电极、第一绝缘层、数据线、第二绝缘层和第二电极；所述数据线的两侧开设有隔离过孔，所述第二电极通过所述隔离过孔与所述第一电极连接。

可选地，所述第一电极是公共电极，所述第二电极是屏蔽电极，所述屏蔽电极在基底上的正投影包含所述数据线在基底上的正投影。

可选地，所述第一电极是屏蔽电极，所述屏蔽电极在基底上的正投影包含所述数据线在基底上的正投影，所述第二电极是公共电极。

可选地，还包括像素电极，所述像素电极与所述屏蔽电极同层设置；沿所述数据线的长度方向，所述屏蔽电极在基底上正投影的长度大于或等于所述像素电极在基底上正投影的长度。

可选地，所述隔绝过孔为沿所述数据线方向延伸的条形状。

本发明实施例还提供了一种显示面板，包括前述的阵列基板。

为了解决上述技术问题，本发明实施例还提供了一种阵列基板的制备方法，包括：

在基底上依次形成第一电极、第一绝缘层、数据线和第二绝缘层；

在所述数据线的两侧形成隔离过孔；

形成第二电极，所述第二电极通过所述隔离过孔与所述第一电极连接。

可选地，所述第一电极是公共电极，所述第二电极是屏蔽电极，所述屏蔽电极在基底上的正投影包含所述数据线在基底上的正投影；

所述形成第二电极还包括，形成与所述屏蔽电极同层的像素电极；沿所述数据线的长度方向，所述屏蔽电极在基底上正投影的长度大于或等于所述像素电极在基底上正投影的长度。

可选地，所述第一电极是屏蔽电极，所述屏蔽电极在基底上的正投影包含所述数据线在基底上的正投影，所述第二电极是公共电极；

所述形成第一电极还包括，形成与所述屏蔽电极同层的像素电极；沿所述数据线的长度方向，所述屏蔽电极在基底上正投影的长度大于或等于所述像素电极在基底上正投影的长度。

可选地，在所述数据线的两侧形成隔离过孔，包括：在所述数据线的两侧形成沿所述数据线方向延伸的条形状的隔绝过孔。

本发明实施例提供了一种阵列基板及其制备方法、显示面板，通过设置与公共电极连接的屏蔽电极，在数据线两侧形成屏蔽墙，可以屏蔽像素电极和数据线之间的电容耦合作用，最大限度地消除了因数据线与像素电极之间的耦合电容造成的像素电压突变。与现有技术增大像素电极与数据线之间距离的解决方案相比，本发明实施例不会降低开口率，有利于实现高透过率和高分辨率。与现有增加像素电极与数据线之间绝缘层厚度的解决方案相比，本发明实施例不会降低像素电极与漏电极连接的可靠性。本发明实施例通过将屏蔽电极与像素电极设置为同层，且通过一次构图工艺形成，对现有工艺的改进很小，既没有增加构图工艺次数，也没有增加结构膜层，制备工艺简单，生产成本低，便于实施。同时，本发明实施例方案无需改变原有阵列基板的设计和结构，所增加的屏蔽电极对阵列基板性能的影响小，保证了产品性能。因此，本发明实施例方案具有较强的可行性，具有良好的应用前景。

当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。

图1为现有ADS阵列基板的等效电路图；

图2为现有ADS阵列基板像素电压突变的示意图；

图3A和图3B为本发明阵列基板第一实施例的结构示意图；

图4A和图4B为本发明第一实施例形成公共电极图案后的示意图；

图5A～图5C为本发明第一实施例形成栅线等图案后的示意图；

图6A～图6C为本发明第一实施例形成有源层图案后的示意图；

图7A～图7C为本发明第一实施例形成数据线等图案后的示意图；

图8A～图8C为本发明第一实施例形成钝化层图案后的示意图；

图9为本发明第一实施例形成像素电极和屏蔽电极图案后的示意图；

图10A和图10B为本发明阵列基板第二实施例的结构示意图；

图11A～图11C为本发明第二实施例形成屏蔽电极等图案后的示意图；

图12A～图12C为本发明第二实施例形成栅线等图案后的示意图；

图13A～图13C为本发明第二实施例形成有源层图案后的示意图；

图14A～图14C为本发明第二实施例形成数据线等图案后的示意图；

图15A～图15C为本发明第二实施例形成钝化层图案后的示意图；

图16为本发明第二实施例形成公共电极图案后的示意图；

图17为本发明阵列基板第三实施例的结构示意图；

图18为本发明阵列基板第四实施例的结构示意图。

附图标记说明:

10—基底； 11—栅电极； 12—栅绝缘层；

13—有源层； 14—源电极； 15—漏电极；

16—钝化层； 20—公共电极； 20a—第一公共电极；

20b—第二公共电极； 30—栅线； 40—公共电极线；

50—数据线； 60—像素电极； 70—屏蔽电极；

80a—第一过孔； 80b—第二过孔； 80c—第三过孔。

具体实施方式

下面结合附图和实施例对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

下面以高级超维场开关(Advanced Super Dimension Switch，ADS)型阵列基板为例，说明阵列基板的电容情况。图1为现有ADS阵列基板的等效电路图。如图1所示，阵列基板上的电容包括Cst、Clc、Cgd、Cgs、Cgc、Cdc和Cpd，其中，电容Cst是像素电极与公共电极之间的存储电容，带电体是钝化层。电容Clc是像素电极与公共电极之间的液晶电容，带电体是液晶，需模拟获得。电容Cgd是栅线与数据线之间的寄生电容，分为带电体是栅绝缘层的Cgd_on和带电体是栅绝缘层和有源层的Cgd_off两种。电容Cgs是栅电极与源电极之间的寄生电容，分为带电体是栅绝缘层的Cgs_on和带电体是栅绝缘层和有源层的Cgs_off两种。电容Cgc是栅线与公共电极之间的寄生电容，带电体是栅绝缘层和钝化层。电容Cdc是数据线与公共电极线之间的寄生电容，带电体是钝化层。电容Cpd是像素电极和数据线之间的耦合电容，带电体是钝化层，由于像素电极和数据线之间并没有直接交叠，所以这部分电容需要通过模拟获得。以上电容中，存储电容Cst和液晶电容Clc是控制液晶偏转的有效电容，其余均为寄生电容。其中，栅源电容Cgs和耦合电容Cpd是最重要的两个寄生电容，栅源电容Cgs的大小直接决定了像素电极充电结束瞬间的像素电压突变(△Vp1)，而耦合电容Cpd则直接决定了像素电压保持阶段中数据线电压突变所引起的像素电压突变(△Vp2)。

图2为现有ADS阵列基板像素电压突变的示意图。衡量像素电压保持能力的一个重要指标就是：像素电压抗拉动能力，而影响像素电压抗拉动能力的一个重要因素是像素电极与数据线之间的耦合电容Cpd。如图2所示，当像素电压处于电压保持阶段时，如果数据线电压发生突变△Vd，数据线电压的变化量△Vd被寄生电容Cpd耦合到像素电压Vp上，导致像素电压Vp发生跳变，跳变量为ΔVp2，使像素电压变为(Vp-ΔVp2)。由于像素电压突变ΔVp2的存在，会导致诸多不良产生，严重影响显示品质。

为了消除由于数据线电压突变导致的像素电压突变，本发明实施例提供了一种阵列基板。本发明实施例阵列基板的主体结构包括基底，以及依次设置在基底上的第一电极、第一绝缘层、数据线、第二绝缘层和第二电极。其中，数据线的两侧开设有隔离过孔，第二电极通过隔离过孔与第一电极连接，在数据线两侧形成具有恒定电压的屏蔽墙，以消除因数据线与像素电极之间的耦合电容造成的像素电压突变。

在一个实施例中，第一电极是公共电极，第二电极是屏蔽电极，屏蔽电极与像素电极同层设置且通过同一次构图工艺形成，屏蔽电极通过数据线两侧的隔离过孔与具有恒定电压的公共电极连接，在数据线两侧形成具有恒定电压的屏蔽墙，以电隔离数据线和像素电极。

在另一个实施例中，第一电极是屏蔽电极，第二电极是公共电极，屏蔽电极与像素电极同层设置且通过同一次构图工艺形成，具有恒定电压的公共电极通过数据线两侧的隔离过孔与屏蔽电极连接，在数据线两侧形成具有恒定电压的屏蔽墙，以电隔离数据线和像素电极。

其中，隔绝过孔为沿数据线方向延伸的条形状。在垂直于数据线的方向上，屏蔽电极在基底上的正投影包含数据线在基底上的正投影。在平行于数据线的方向上，屏蔽电极在基底上正投影的长度大于或等于像素电极在基底上正投影的长度。

本发明实施例提供了一种阵列基板，通过设置与公共电极连接的屏蔽电极，在数据线两侧形成具有恒定电压的屏蔽墙，可以屏蔽像素电极和数据线之间的电容耦合作用，最大限度地消除了因数据线与像素电极之间的耦合电容造成的像素电压突变。与现有技术增大像素电极与数据线之间距离的解决方案相比，本发明实施例不会降低开口率，有利于实现高透过率和高分辨率。与现有增加像素电极与数据线之间绝缘层厚度的解决方案相比，本发明实施例不会降低像素电极与漏电极连接的可靠性。本发明实施例通过将屏蔽电极与像素电极设置为同层，且通过一次构图工艺形成，对现有工艺的改进很小，既没有增加构图工艺次数，也没有增加结构膜层，制备工艺简单，生产成本低，便于实施。同时，本发明实施例方案无需改变原有阵列基板的设计和结构，所增加的屏蔽电极对阵列基板性能的影响小，保证了产品性能。因此，本发明实施例方案具有较强的可行性，具有良好的应用前景。

本发明实施例阵列基板可以采用多种方式实现，下面通过具体实施例详细说明本发明实施例的技术方案。

第一实施例

图3A为本发明阵列基板第一实施例的结构示意图，图3B为图3A中A-A向的剖面图。本实施例阵列基板的主体结构包括基底，设置在基底上的多条栅线和多条数据线，多条栅线和数据线相互交叉限定多个阵列排布的像素区域，每个像素区域设置有薄膜晶体管、公共电极、像素电极和屏蔽电极。如图3A和图3B所示，本实施例阵列基板的包括基底10、设置在基底10上的公共电极20、栅线30、公共电极线40、数据线50、像素电极60和屏蔽电极70，屏蔽电极70覆盖数据线50，且通过数据线50两侧开设的过孔与公共电极20连接，在数据线50两侧形成电隔离数据线50与像素电极60的屏蔽墙，屏蔽数据线50与像素电极60之间的电容耦合作用，消除耦合电容Cpd造成的像素电压突变。具体地，公共电极20、栅线30和公共电极线40设置在基底10上，栅绝缘层12覆盖公共电极20、栅线30和公共电极线40，数据线50设置在栅绝缘层12上，钝化层16覆盖数据线50，像素电极60和屏蔽电极70设置在钝化层16上，像素电极60的位置与公共电极20相对应，屏蔽电极70的长度方向沿数据线50的方向延伸，宽度方向沿垂直于数据线50的方向延伸，延伸至公共电极20上，且通过数据线50两侧开设的隔绝过孔与公共电极20连接。

下面通过阵列基板的制备过程进一步说明本实施例的技术方案。其中，本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是现有成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。

(1)在基底上形成公共电极图案。形成公共电极图案包括：在基底上沉积第一透明薄膜，在第一透明薄膜上涂覆一层光刻胶，采用掩膜版对光刻胶进行曝光并显影，在公共电极图案位置形成未曝光区域，保留有光刻胶，在其它位置形成完全曝光区域，光刻胶被去除，对完全曝光区域的第一透明薄膜进行刻蚀并剥离剩余的光刻胶，形成公共电极20图案，如图4A和图4B所示。其中，图4B为图4A中A-A向的剖视图。本实施例中，公共电极为面状电极。

(2)形成栅线、公共电极线和栅电极图案。形成栅线、公共电极线和栅电极图案包括：在形成前述图案的基底上沉积第一金属薄膜，在第一金属薄膜上涂覆一层光刻胶，采用掩膜版对光刻胶进行曝光并显影，在栅线、公共电极线和栅电极图案位置形成未曝光区域，保留有光刻胶，在其它位置形成完全曝光区域，光刻胶被去除，对完全曝光区域的第一金属薄膜进行刻蚀并剥离剩余的光刻胶，形成栅线30、公共电极线40和栅电极11图案，如图5A、图5B和图5C所示。其中，图5B为图5A中A-A向的剖视图，图5C为图5A中B-B向的剖视图。本实施例中，栅线30和栅电极11为一体结构，栅电极11负责提供薄膜晶体管的开启和关闭电压。公共电极线40与栅线30平行设置，并与公共电极20直接相连(公共电极线40直接沉积在公共电极20的上部边缘上)，负责引入公共电压。

(3)形成有源层图案。形成有源层图案包括：在形成前述图案的基底上先沉积一层栅绝缘层12，栅绝缘层12覆盖整个基底，随后沉积有源层薄膜，对有源层薄膜进行构图工艺处理，形成有源层13图案，有源层13位于栅电极11的上方，如图6A、图6B和图6C所示。其中，图6B为图6A中A-A向的剖视图，图6C为图6A中B-B向的剖视图。

(4)形成数据线、源电极、漏电极图案。形成数据线、源电极、漏电极图案包括：在形成前述图案的基底上沉积第二金属薄膜，对第二金属薄膜进行构图工艺处理，形成数据线50、源电极14和漏电极15图案，源电极14与数据线50连接，漏电极15与源电极14相对设置，其间形成水平沟道，如图7A、图7B和图7C所示。其中，图7B为图7A中A-A向的剖视图，图7C为图7A中B-B向的剖视图。栅电极11、有源层13、源电极14和漏电极15组成薄膜晶体管，数据线50与栅线30垂直相交，负责提供信号电压。

(5)形成带有过孔的钝化层图案。形成带有过孔的钝化层图案包括：在形成前述图案的基底上沉积钝化层薄膜，在钝化层薄膜上涂覆一层光刻胶，采用掩膜版对光刻胶进行曝光并显影，在第一过孔和第二过孔位置形成完全曝光区域，光刻胶被去除，在其它位置形成未曝光区域，保留有光刻胶，对完全曝光区域的钝化层薄膜进行刻蚀并剥离剩余的光刻胶，形成带有第一过孔80a和第二过孔80b的钝化层16图案，第一过孔80a位于漏电极15位置，第一过孔内的钝化层薄膜被刻蚀掉，暴露出漏电极15表面，第二过孔80b位于数据线50的两侧，为沿数据线50方向延伸的条形状，第二过孔内的钝化层薄膜和栅绝缘层被刻蚀掉，暴露出公共电极20的表面，如图8A、图8B和图8C所示。其中，图8B为图8A中A-A向的剖视图，图8C为图8A中B-B向的剖视图。实际实施时，第二过孔80b的宽度可以根据实际产品设计，孔深为钝化层和栅绝缘层的厚度，约为1000nm左右。

(6)形成像素电极和屏蔽电极图案。形成像素电极和屏蔽电极图案包括：在形成前述图案的基底上沉积第二透明导电薄膜，对第二透明导电薄膜进行构图工艺处理，形成像素电极60和屏蔽电极70图案，像素电极60位于栅线30和数据线50所限定的像素区域，通过第一过孔与漏电极15连接，屏蔽电极70位于数据线50的上方，长度方向沿数据线50的方向延伸，宽度方向沿垂直于数据线50的方向延伸，延伸至公共电极20的上方，通过数据线50两侧的第二过孔与公共电极20连接，如图3A、图3B和图9所示。其中，图9为图3A中B-B向的剖视图。本实施例中，像素电极为具有一定倾斜角度的狭缝电极。

本实施例中，在垂直于数据线50的方向上，屏蔽电极70在基底10上的正投影包含数据线50在基底10上的正投影，或数据线50在基底上的正投影位于屏蔽电极70在基底上的正投影范围内；在平行于数据线的方向上，屏蔽电极70在基底上正投影的长度大于或等于像素电极60在基底上正投影的长度，使屏蔽电极70完全覆盖数据线50，且在作为隔离过孔的第二过孔内形成电隔离数据线50和像素电极60的屏蔽墙，使屏蔽电极70可以有效降低数据线50电场对像素电极60上像素电压的影响，有效屏蔽数据线50与像素电极60之间的电容耦合作用，最大限度地消除因数据线与像素电极之间的耦合电容造成的像素电压突变。

本实施例中，基底可以采用玻璃基底或石英基底。第一金属薄膜和第二金属薄膜可以采用铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种。栅绝缘层和钝化层可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合薄膜。第一透明导电薄膜和第二透明导电薄膜可以采用氧化铟锡ITO或氧化铟锌IZO。有源层的材料可以采用硅半导体或金属氧化物半导体。

通过图4A～图9所示的制备阵列基板的过程可以看出，本实施例通过设置覆盖数据线且与公共电极连接的屏蔽电极，实现了像素电极与数据线之间的电隔离。由于屏蔽电极电压为与公共电极电压相同的稳定的公共电压信号，即屏蔽电极的电压为恒定的直流电压，因此数据线电压突变不会影响屏蔽电极的电压，因而不会影响像素电极的电压，屏蔽了像素电极和数据线之间的电容耦合作用，最大限度地消除了因数据线与像素电极之间的耦合电容造成的像素电压突变。现有结构中，数据线与像素电极之间存在较强的电容耦合作用，且两者距离越小，电容耦合作用越强。虽然增加数据线与像素电极之间的距离可以减小电容耦合作用，但由于空间所限，两者距离不可能大到有效减弱电容耦合的程度，且增加数据线与像素电极之间的距离会导致开口率降低。相比之下，本实施例不会降低开口率，有利于实现高透过率和高分辨率。本实施例通过将屏蔽电极与像素电极设置为同层，且通过一次构图工艺形成，对现有工艺的改进很小，既没有增加构图工艺次数，也没有增加结构膜层，制备工艺简单，生产成本低，便于实施。同时，本实施例方案无需改变原有阵列基板的设计和结构，所增加的屏蔽电极对阵列基板性能的影响小，保证了产品性能。因此，本实施例方案具有较强的可行性，具有良好的应用前景。

需要说明的是，虽然本实施例以六次构图工艺为例描述了制备阵列基板的过程，但实际实施时，制备本实施例阵列基板也可以采用五次构图工艺或更少的构图工艺次数。例如，前述形成公共电极图案的构图工艺与形成栅线、公共电极线和栅电极图案的构图工艺，可以通过采用半色调掩膜或灰色调掩技术的一次构图工艺形成，形成有源层图案的构图工艺与形成数据线、源电极、漏电极图案的构图工艺，也可以通过采用半色调掩膜或灰色调掩技术的一次构图工艺形成。虽然本实施例以底栅结构为例描述了薄膜晶体管的结构，但实际实施时，薄膜晶体管也可以采用顶栅结构，本发明在此不做具体限定。在实际实施时，第二过孔可以仅设置在数据线的一侧，屏蔽电极通过数据线一侧的第二过孔与公共电极连接，也能够在一定程度上实现屏蔽数据线与像素电极间的电容耦合的作用。

虽然本实施例以ADS型阵列基板为例进行了说明，但本发明技术构思也可以应用于扭曲向列型(Twisted Nematic，TN)型、平面转换(In Plane Switching，IPS)型和边缘场开关(Fringe Field Switching，FFS)型阵列基板。本实施例ADS型阵列基板通过同一平面内像素电极边缘所产生的平行电场以及像素电极与公共电极间产生的纵向电场形成多维电场，使所有液晶分子都能够产生旋转转换，可以提高工作效率并增大透光效率。

如图3A、图3B和图9所示，本实施例阵列基板包括：

基底10；

设置在基底10上的公共电极20、栅线30、公共电极线40和栅电极11，栅电极11与栅线30连接，公共电极线40与栅线30平行，作为第一电极的公共电极20与公共电极线40连接；

覆盖公共电极20、栅线30、公共电极线40和栅电极11的栅绝缘层12，栅绝缘层12作为第一绝缘层；

设置在栅绝缘层12上的有源层13；

设置在栅绝缘层12上的数据线50、源电极14和漏电极15，源电极14的一端与数据线50连接，另一端设置在有源层13上，漏电极15的一端设置在有源层13上，与源电极14相对设置，其间区域形成水平沟道；

覆盖数据线50、源电极14、漏电极15和水平沟道的钝化层16，作为第二绝缘层的钝化层16在漏电极15位置开设有第一过孔，第一过孔内的钝化层被刻蚀掉，暴露出漏电极15表面；在数据线50的两侧开设有第二过孔，第二过孔为沿数据线50方向延伸的长条形状，第二过孔内的钝化层和栅绝缘层被刻蚀掉，暴露出公共电极20的表面；

设置在钝化层16上的像素电极60和屏蔽电极70，像素电极60位于栅线30和数据线50所限定的像素区域内，通过第一过孔与漏电极15连接；作为第二电极的屏蔽电极70与像素电极60同层设置且通过同一次构图工艺形成，位于数据线50的上方，为沿数据线50方向延伸且覆盖数据线50的长条形，通过数据线50两侧的第二过孔与公共电极20连接；在垂直于数据线的方向上，屏蔽电极70在基底上的正投影包含数据线50在基底上的正投影；在平行于数据线的方向上，屏蔽电极70在基底上正投影的长度大于或等于像素电极60在基底上正投影的长度。

其中，栅电极11、有源层13、源电极14和漏电极15组成薄膜晶体管，当栅电极11电压处于高电位时，有源层13导通，数据线50上的电压信号由源电极14经过有源层13到达漏电极15，进而将电压信号传递至像素电极60上。

第二实施例

图10A为本发明阵列基板第二实施例的结构示意图，图10B为图10A中A-A向的剖面图。本实施例阵列基板的主体结构包括基底，设置在基底上的多条栅线和多条数据线，多条栅线和数据线相互交叉限定多个阵列排布的像素区域，每个像素区域设置有薄膜晶体管、公共电极、像素电极和屏蔽电极。如图10A和图10B所示，本实施例阵列基板的包括基底10，栅线30、公共电极线40、像素电极60和屏蔽电极70设置在基底10上，栅绝缘层12覆盖栅线30、公共电极线40、像素电极60和屏蔽电极70，数据线50设置在栅绝缘层12上，钝化层16覆盖数据线50，公共电极20设置在钝化层16上，且通过数据线50两侧开设的过孔与屏蔽电极70连接，在数据线50两侧形成电隔离数据线50与像素电极60的屏蔽墙，屏蔽数据线50与像素电极60之间的电容耦合作用，消除耦合电容Cpd造成的像素电压突变。

下面通过阵列基板的制备过程进一步说明本实施例的技术方案。

(1)在基底上形成像素电极和屏蔽电极图案。形成像素电极和屏蔽电极图案包括：在基底上沉积第一透明薄膜，对第一透明薄膜进行构图工艺处理，形成像素电极60和屏蔽电极70图案，屏蔽电极70设置在相邻像素电极60之间的区域，如图11A、图11B和图11C所示。其中，图11B为图11A中A-A向的剖视图，图11C为图11A中B-B向的剖视图。本实施例中，像素电极为面状电极。

(2)通过构图工艺形成栅线、公共电极线和栅电极图案，与前述第一实施例相同，如图12A、图12B和图12C所示。其中，图12B为图12A中A-A向的剖视图，图12C为图12A中B-B向的剖视图。

(3)形成有源层图案。形成有源层图案包括：在形成前述图案的基底上先沉积一层栅绝缘层12，栅绝缘层12覆盖整个基底，随后沉积有源层薄膜，在有源层薄膜上涂覆一层光刻胶，采用半色调掩膜版或灰色调掩膜版对光刻胶进行曝光并显影，在有源层图案位置形成未曝光区域，具有第一厚度的光刻胶，在第一过孔位置形成完全曝光区域，光刻胶被去除，在其它位置形成部分曝光区域，具有第二厚度的光刻胶，第一厚度大于第二厚度；通过第一次刻蚀，对完全曝光区域的有源层薄膜和栅绝缘层进行刻蚀，形成第一过孔图案；通过灰化工艺去除部分曝光区域的光刻胶，使部分曝光区域暴露出有源层薄膜；通过第二次刻蚀，对部分曝光区域的有源层薄膜进行刻蚀，剥离剩余的光刻胶后，形成带有第一过孔的栅绝缘层12和有源层13图案，有源层13位于栅电极11的上方，第一过孔80a位于像素电极60位置，第一过孔内的栅绝缘层被刻蚀掉，暴露出像素电极60，如图13A、图13B和图13C所示。其中，图13B为图13A中A-A向的剖视图，图13C为图13A中B-B向的剖视图。

(4)形成数据线、源电极、漏电极图案。形成数据线、源电极、漏电极图案包括：在形成前述图案的基底上沉积第二金属薄膜，对第二金属薄膜进行构图工艺处理，形成数据线50、源电极14和漏电极15图案，源电极14的一端与数据线50连接，源电极14的另一端设置在有源层13上，漏电极15的一端设置在有源层13上，与源电极14相对设置，其间形成水平沟道，漏电极15的另一端通过栅绝缘层12开设的第一过孔与像素电极60连接，如图14A、图14B和图14C所示。其中，图14B为图14A中A-A向的剖视图，图14C为图7A中B-B向的剖视图。

(5)形成带有过孔的钝化层图案。形成带有过孔的钝化层图案包括：在形成前述图案的基底上沉积钝化层薄膜，在钝化层薄膜上涂覆一层光刻胶，采用掩膜版对光刻胶进行曝光并显影，在第二过孔和第三过孔位置形成完全曝光区域，光刻胶被去除，在其它位置形成未曝光区域，保留有光刻胶，对完全曝光区域的钝化层薄膜进行刻蚀并剥离剩余的光刻胶，形成带有第二过孔80b和第三过孔80c的钝化层16图案，第二过孔80b位于数据线50的两侧，为沿数据线50方向延伸的长条形，第二过孔80b内的钝化层薄膜和栅绝缘层被刻蚀掉，暴露出屏蔽电极70的表面，第三过孔80c位于公共电极线40位置，第三过孔80c内的钝化层薄膜和栅绝缘层被刻蚀掉，暴露出公共电极线40的表面，如图15A、图15B和图15C所示。其中，图15B为图15A中A-A向的剖视图，图15C为图15A中B-B向的剖视图。

(6)形成公共电极图案。形成公共电极图案包括：在形成前述图案的基底上沉积第二透明导电薄膜，对第二透明导电薄膜进行构图工艺处理，形成公共电极20图案，公共电极20通过数据线50两侧的第二过孔80b与屏蔽电极70连接，通过第三过孔80c与公共电极线40连接，如图10A、图10B和图16所示。其中，图16为图10A中B-B向的剖视图。本实施例中，与像素电极相对应区域的公共电极20为具有一定倾斜角度的狭缝电极，与数据线相对应区域的公共电极20为面状电极。

本实施例中，在垂直于数据线50的方向上，屏蔽电极70在基底10上的正投影包含数据线50在基底10上的正投影，或数据线50在基底上的正投影位于屏蔽电极70在基底上的正投影范围内；在平行于数据线的方向上，屏蔽电极70在基底上正投影的长度大于或等于像素电极60在基底上正投影的长度，使公共电极20在作为隔离过孔的第二过孔内形成电隔离数据线50和像素电极60的屏蔽墙，使屏蔽电极70可以有效降低数据线50电场对像素电极60上像素电压的影响，有效屏蔽数据线50与像素电极60之间的电容耦合作用，最大限度地消除因数据线与像素电极之间的耦合电容造成的像素电压突变。

通过图11A～图16所示的制备阵列基板的过程可以看出，本实施例通过设置与公共电极连接的屏蔽电极，同样实现了像素电极与数据线之间的电隔离，且有利于实现高透过率和高分辨率，不会降低像素电极与漏电极连接的可靠性。同样，本实施例通过将屏蔽电极与像素电极设置为同层，且通过一次构图工艺形成，制备工艺简单，生产成本低，便于实施，所增加的屏蔽电极对阵列基板性能的影响小。

本实施例各膜层材料与前述第一实施例相同，同样适用于顶栅薄膜晶体管结构及其它型式的阵列基板，构图工艺次数可以根据实际需要设置，这里不再赘述。

如图10A、图10B和图16所示，本实施例阵列基板包括：

基底10；

设置在基底10上的像素电极60、屏蔽电极70、栅线30、公共电极线40和栅电极11，栅电极11与栅线30连接，公共电极线40与栅线30平行，作为第一电极的屏蔽电极70与像素电极60同层设置且通过同一次构图工艺形成；

覆盖像素电极60、屏蔽电极70、栅线30、公共电极线40和栅电极11的栅绝缘层12，作为第一绝缘层的栅绝缘层12在像素电极60位置开设有第一过孔，第一过孔内的栅绝缘层12刻蚀掉，暴露出像素电极60的表面；

设置在栅绝缘层12上的有源层13；

设置在栅绝缘层12上的数据线50、源电极14和漏电极15，源电极14的一端与数据线50连接，另一端设置在有源层13上，漏电极15的一端设置在有源层13上，与源电极14相对设置，其间区域形成水平沟道，另一端通过第一过孔与像素电极60连接；

覆盖数据线50、源电极14、漏电极15和水平沟道的钝化层16，作为第二绝缘层的钝化层16在数据线50的两侧开设有第二过孔，第二过孔为沿数据线50方向延伸的长条形状，第二过孔内的钝化层和栅绝缘层被刻蚀掉，暴露出屏蔽电极70的表面；钝化层16在公共电极线40位置开设有第三过孔，第三过孔内的钝化层和栅绝缘层被刻蚀掉，暴露出公共电极线40的表面；

设置在钝化层16上的公共电极20，作为第二电极的公共电极20通过第二过孔与屏蔽电极70连接，通过第三过孔与公共电极线40连接；在垂直于数据线的方向上，屏蔽电极70在基底上的正投影包含数据线50在基底上的正投影；在平行于数据线的方向上，屏蔽电极70在基底上正投影的长度大于或等于像素电极60在基底上正投影的长度。

第三实施例

图17为本发明阵列基板第三实施例的结构示意图，为图10A中A-A向的剖面图。本实施例是第二实施例的一种结构变形，阵列基板的主体结构与第二实施例基本上相同。第二实施例中，公共电极是整体结构，即位于数据线上方的公共电极与位于像素电极上方的公共电极为一体结构，与第二实施例不同的是，本实施例的公共电极是分体结构，即位于数据线上方的公共电极与位于像素电极上方的公共电极为分体结构。如图17所示，第一公共电极20a位于像素电极60的上方，为具有一定倾斜角度的狭缝电极，第二公共电极20b位于数据线50的上方，为面状电极，第二公共电极20b完全覆盖数据线50并通过数据线50两侧的隔绝过孔与屏蔽电极70连接，在数据线50两侧形成电隔离数据线50与像素电极60的屏蔽墙。其中，第一公共电极20a和第二公共电极20b均与公共电极线连接。本实施例同样可以实现像素电极与数据线之间的电隔离。

第四实施例

图18为本发明阵列基板第四实施例的结构示意图，为图10A中A-A向的剖面图。本实施例是第二实施例的一种结构变形，阵列基板的主体结构与第二实施例基本上相同。第二实施例中，公共电极是整体结构，即位于数据线上方的公共电极与位于像素电极上方的公共电极为一体结构，与第二实施例不同的是，本实施例的公共电极是分体结构，即位于数据线上方的公共电极与位于像素电极上方的公共电极为分体结构。如图18所示，第二公共电极20b位于数据线50的上方，为面状电极，完全覆盖数据线50。在每个像素区域，第一公共电极20a位于像素电极60的上方，为具有一定倾斜角度的狭缝电极，在每个像素区域，第一公共电极20a通过第一公共电极20a两侧的隔绝过孔与屏蔽电极70连接，在像素电极60上方形成电隔离数据线50与像素电极60的屏蔽墙。在实际实施时，数据线50上方也可以不设置第二公共电极20b。

与前述实施例屏蔽对象是数据线不同的是，本实施例的屏蔽对象是像素电极，本实施例同样可以实现像素电极与数据线之间的电隔离。

第五实施例

基于前述实施例的发明构思，本实施例提供了一种阵列基板的制备方法，包括：

S1、在基底上依次形成第一电极、第一绝缘层、数据线和第二绝缘层；

S2、在所述数据线的两侧形成隔离过孔；

S3、形成第二电极，所述第二电极通过所述隔离过孔与所述第一电极连接。

在一个实施例中，所述第一电极是公共电极，所述第二电极是屏蔽电极，所述屏蔽电极在基底上的正投影包含所述数据线在基底上的正投影；所述形成第二电极还包括，形成与所述屏蔽电极同层的像素电极；沿所述数据线的长度方向，所述屏蔽电极在基底上正投影的长度大于或等于所述像素电极在基底上正投影的长度。

其中，步骤S1包括：

S101、在基底上形成公共电极、栅线、公共电极线和栅电极；所述公共电极作为第一电极；

S102、形成栅绝缘层，在所述栅绝缘层上形成有源层、数据线、源电极和漏电极；所述栅绝缘层作为第一绝缘层。

其中，步骤S2包括：

S201、沉积钝化层薄膜；

S202、对所述钝化层薄膜进行构图工艺处理，形成包括第一过孔和第二过孔的钝化层，所述第一过孔位于漏电极位置，第一过孔内暴露出漏电极的表面，所述第二过孔位于数据线的两侧，第二过孔内暴露出公共电极的表面；所述第二过孔作为隔离过孔。

其中，步骤S3包括：

S301、沉积透明导电薄膜；

S302、对所述透明导电薄膜进行构图工艺处理，形成像素电极和屏蔽电极，所述像素电极通过第一过孔与漏电极连接，所述屏蔽电极通过第二过孔与公共电极连接，在数据线两侧形成电隔离数据线与像素电极的屏蔽墙；所述屏蔽电极作为第二电极。

在另一个实施例中，所述第一电极是屏蔽电极，所述屏蔽电极在基底上的正投影包含所述数据线在基底上的正投影，所述第二电极是公共电极；所述形成第一电极还包括，形成与所述屏蔽电极同层的像素电极；沿所述数据线的长度方向，所述屏蔽电极在基底上正投影的长度大于或等于所述像素电极在基底上正投影的长度。

其中，步骤S1包括：

S111、在基底上形成屏蔽电极、像素电极、栅线、公共电极线和栅电极；所述屏蔽电极作为第一电极；

S112、形成栅绝缘层，在所述栅绝缘层上形成有源层和第一过孔，所述第一过孔位于像素电极位置，第一过孔内暴露出像素电极的表面；所述栅绝缘层作为第一绝缘层

S113、形成数据线、源电极和漏电极，所述漏电极通过第一过孔与像素电极连接。

其中，步骤S2包括：

S211、沉积钝化层薄膜；

S212、对所述钝化层薄膜进行构图工艺处理，形成包括第二过孔和第三过孔的钝化层，所述第二过孔位于数据线的两侧，第二过孔内暴露出屏蔽电极的表面；所述第三过孔位于公共电极线位置，第三过孔内暴露出公共电极线的表面；所述第二过孔作为隔离过孔。

其中，步骤S3包括：

S311、沉积透明导电薄膜；

S312、对所述透明导电薄膜进行构图工艺处理，形成公共电极，所述公共电极通过第二过孔与屏蔽电极连接，通过第三过孔与公共电极线连接；所述公共电极作为第二电极。

进一步地，形成第二过孔包括：在所述数据线的两侧形成沿所述数据线方向延伸的条形状的第二过孔。

其中，在垂直于数据线的方向上，数据线在基底上的正投影位于屏蔽电极在基底上的正投影范围内；在平行于数据线的方向上，屏蔽电极在基底上正投影的长度大于或等于像素电极在基底上正投影的长度。

第六实施例

本发明实施例还提供了一种显示面板，显示面板包括前述实施例任意一种阵列基板。显示面板可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

在本发明实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (7)

1.一种阵列基板的制备方法，其特征在于，包括：

在基底上形成公共电极；

形成栅线和公共电极线，所述公共电极线形成在所述公共电极的上部边缘，所述公共电极线与公共电极直接相连；

依次形成第一绝缘层、数据线和第二绝缘层，在所述数据线的两侧形成隔离过孔，一侧的所述隔离过孔暴露出一个像素区域的公共电极的表面，另一侧的所述隔离过孔暴露出另一个像素区域的公共电极的表面；

形成像素电极和屏蔽电极，所述屏蔽电极通过一侧的隔离过孔与一个像素区域的公共电极连接，通过另一侧的隔离过孔与另一个像素区域的公共电极连接，在所述数据线两侧形成电隔离数据线与像素电极的屏蔽墙；沿所述数据线的长度方向，所述屏蔽电极在基底上正投影的长度大于或等于所述像素电极在基底上正投影的长度。

2.根据权利要求1所述的制备方法，其特征在于，所述屏蔽电极在基底上的正投影包含所述数据线在基底上的正投影。

3.根据权利要求1所述的制备方法，其特征在于，在所述数据线的两侧形成隔离过孔，包括：在所述数据线的两侧形成沿所述数据线方向延伸的条形状的隔离过孔。

4.一种采用如权利要求1～3任一所述阵列基板的制备方法制备的阵列基板，其特征在于，包括：依次设置在基底上的公共电极、第一绝缘层、数据线、第二绝缘层以及设置在所述第二绝缘层上的像素电极和屏蔽电极，还包括与栅电极同层设置的公共电极线，所述公共电极线与公共电极直接相连；所述数据线的两侧开设有隔离过孔，所述隔离过孔暴露出公共电极的表面，所述屏蔽电极通过所述隔离过孔与所述公共电极连接，在所述数据线两侧形成电隔离数据线与像素电极的屏蔽墙。

5.根据权利要求4所述的阵列基板，其特征在于，还包括像素电极，所述像素电极与所述屏蔽电极同层设置。

6.根据权利要求4所述的阵列基板，其特征在于，所述隔离过孔为沿所述数据线方向延伸的条形状。

7.一种显示面板，其特征在于，包括如权利要求4～6任一所述的阵列基板。

Images