CN104614910A - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN104614910A CN104614910A CN201510080229.5A CN201510080229A CN104614910A CN 104614910 A CN104614910 A CN 104614910A CN 201510080229 A CN201510080229 A CN 201510080229A CN 104614910 A CN104614910 A CN 104614910A
- Authority
- CN
- China
- Prior art keywords
- pixel electrode
- data line
- electrode
- public electrode
- masked segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
Abstract
本发明公开了一种阵列基板及其制作方法、显示装置,涉及显示领域,能够在不增加构图工艺的前提下,在像素电极和与相邻的数据线之间设置屏蔽电极,改善了TFT-LCD显示图像交叉串扰问题,提高了显示质量。所述阵列基板包括基板及形成在所述基板上的数据线、像素电极和公共电极。所述公共电极包括与所述像素电极相对的主体部分,还包括延伸至所述像素电极、与像素电极相邻的数据线之间的屏蔽部分,所述屏蔽部分用于屏蔽所述像素电极与所述数据线之间的电容耦合作用。
Description
技术领域
本发明涉及显示领域,尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
薄膜晶体管-液晶显示器(Thin Film Transistor-Liquid Crystal Display,TFT-LCD)是当前主流的平板显示器,其基本结构包括由两块基板对盒而成的液晶面板,通过给基板施加电场,形成一定的驱动电场以控制液晶转向。如图1所示,为传统的TN型TFT-LCD阵列基板的截面结构示意图,其中,数据线1和与其相邻的像素电极3间存在耦合电容(以下简称寄生电容),在列反转驱动模式下,上述数据线1与像素电极3间的耦合电容会引起交叉串扰,影响显示质量。
目前改善TFT-LCD图像交叉串扰的方法是在数据线1和像素电极3之间增加如图2所示的屏蔽电极5,屏蔽电极5隔着绝缘层设置在数据线1的正上方,且与公共电极4通过过孔连接(图中未示出),此结构可以有效屏蔽数据线1和像素电极3间的耦合电容。然而,形成屏蔽电极5需要在传统阵列基板制造工艺基础上增加两次构图工艺,具体为:一次构图工艺形成屏蔽电极5的图形;一次构图工艺形成使屏蔽电极5与公共电极4相连接的过孔,工艺增加导致阵列基板的制作成本提高。
发明内容
本发明提供一种阵列基板及其制作方法、显示装置,不需要增加构图工艺即可设置屏蔽电极,改善TFT-LCD显示图像交叉串扰问题,提高了显示质量。
为达到上述目的,本发明的实施例采用如下技术方案:
本发明实施例提供一种阵列基板,包括:基板、及形成在所述基板上的数据线、像素电极和公共电极,所述公共电极包括与所述像素电极相对的主体部分,还包括延伸至所述像素电极、与所述像素电极相邻的数据线之间的屏蔽部分;所述屏蔽部分用于屏蔽所述像素电极与所述数据线之间的电容耦合作用。
进一步地,所述屏蔽部分的具体位置满足如下条件:在平行于所述基板的方向上,所述屏蔽部分在所述基板上的投影位于所述像素电极的投影和所述数据线的投影之间;同时,在垂直于所述基板的方向上,所述屏蔽部分位于所述像素电极与所述数据线之间,或者,所述屏蔽部分位于所述像素电极所在平面或所述数据线所在平面上。
进一步地,所述阵列基板还包括:缓冲层,所述缓冲层分布于所述屏蔽部分的下方,用于垫高所述屏蔽部分,以使所述屏蔽部分在垂直于所述基板方向上能位于所述像素电极与所述数据线之间,或者,位于所述像素电极所在平面或所述数据线所在平面上。
进一步地,所述像素电极的下方还设置有钝化层、处于钝化层下方的栅绝缘层,所述像素电极下方相对应区域的钝化层的厚度被部分或者全部刻蚀;或者,所述像素电极下方相对应区域的钝化层被全部刻蚀,且所述像素电极下方相对应区域的栅绝缘层的厚度被部分或者全部刻蚀,使所述像素电极靠近所述基板,所述公共电极的屏蔽部分在垂直于所述基板方向上能位于所述像素电极与所述数据线之间,或者能位于所述像素电极所在平面或所述数据线所在平面上。
优选地,所述阵列基板还包括:栅线,所述公共电极与所述栅线同层设置。或者,所述公共电极与所述数据线同层设置。
优选地,所述公共电极呈U字型,U字型公共电极中与栅线相平行部分,局部或者全部与所述像素电极相层叠,U字型公共电极中与数据线相平行部分,至少部分延伸至所述像素电极、与所述像素电极相邻的数据线之间。
可选地,所述公共电极的主体部分与所述像素电极相层叠,构成所述阵列基板用于存储显示信号的存储电容。
可选地,用于将所述公共电极的屏蔽部分垫高的缓冲层的材料为硅。
本发明实施例还提供一种阵列基板的制造方法,包括:形成公共电极的工序,所述形成公共电极的工序中形成的公共电极,包括:与所述像素电极相对的主体部分,还包括:延伸至所述像素电极、与所述像素电极相邻的数据线之间的屏蔽部分。所述屏蔽部分用于屏蔽所述像素电极与所述数据线之间的电容耦合作用。
可选地,所述形成公共电极的工序,具体包括:
在基板上沉积缓冲材料层;
在所述缓冲材料层上沉积公共电极材料层;
通过构图工艺,在所述缓冲材料层、所述公共电极材料层上形成公共电极的图形。
可选地,所述形成公共电极的工序之后,还包括:
形成栅绝缘层;
形成有源层;
形成包括薄膜晶体管的源、漏极和数据线在内的源漏金属层;
沉积钝化层并进行构图工艺,形成钝化层过孔,同时对处于所述像素电极下方相对应区域的钝化层的厚度进行部分或者全部刻蚀;或者,
去除处于所述像素电极下方相对应区域的钝化层,并对处于所述像素电极下方相对应区域的栅绝缘层的厚度进行部分或者全部刻蚀;
形成像素电极,所述像素电极通过所述钝化层过孔连接至薄膜晶体管的漏极。
优选地,所述形成公共电极的工序中,还同步形成栅金属层的图形,所述栅金属层与所述公共电极由同一材料层形成。
更优地,所述形成公共电极的工序中形成的所述公共电极呈U字型,其中:
U字型公共电极中与栅线相平行部分,局部或者全部与所述像素电极相层叠;U字型公共电极中与数据线相平行部分,至少部分延伸至所述像素电极、与所述像素电极相邻的数据线之间。
本发明实施例还提供一种显示装置,包括有上述任意的一种阵列基板。
可选地,所述显示装置为扭曲向列型液晶显示器。
本发明实施例提供的阵列基板及其制作方法、显示装置,阵列基板中的公共电极除包括与像素电极相对的主体部分外,还包括延伸至像素电极、与像素电极相邻的数据线之间的屏蔽部分,屏蔽部分可以屏蔽像素电极及其相邻数据线之间的电容耦合,不需要额外增加形成屏蔽电极的构图工艺,也能有效的改善了因像素电极和与其相邻的数据线之间的耦合电容引起的TFT-LCD图像的交叉串扰问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为现有阵列基板的截面示意图;
图2为背景技术部分提供的可解决交叉串扰问题的阵列基板的截面示意图;
图3为本发明实施例一提供的阵列基板的俯视图;
图4为本发明实施例一提供的设置有缓冲层的阵列基板的截面结构示意图;
图5为本发明实施例一中屏蔽部分起屏蔽作用的原理示意图;
图6(a)为本发明实施例一中屏蔽部分所处区域的截面示意图;
图6(b)为本发明实施例一中屏蔽部分所处区域的平面投影示意图;
图7为本发明实施例一提供的栅极金属层充当缓冲层的阵列基板的截面结构示意图;
图8为本发明实施例一提供的设置有局部减薄的钝化层的阵列基板的截面结构示意图;
图9为本发明实施例一提供的设置有缓冲层和局部减薄的钝化层的阵列基板的截面结构示意图;
图10为本发明实施例一提供的U字型公共电极的俯视图;
图11为本发明实施例二提供的设置有缓冲层和局部减薄的钝化层的阵列基板的截面结构示意图。
图12为本发明实施例二提供的在阵列基板中设置缓冲层的方法流程图。
图13为本发明实施例二提供的在阵列基板中设置局部减薄的钝化层和/或局部减薄的栅绝缘层的方法流程图。
附图标记
1-数据线,2-栅线,3-像素电极,4-公共电极,5-屏蔽电极,31-斜线填充区域,41-缓冲层,42-栅绝缘层,43-钝化层,111-基板。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。
实施例一
本发明实施例提供一种阵列基板,如图3、图4所示,包括:基板111、及形成在基板111上的数据线1、像素电极3和公共电极4,公共电极4包括与像素电极3相对的主体部分,还包括延伸至像素电极3、与像素电极3相邻的数据线1之间的屏蔽部分;所述屏蔽部分用于屏蔽所述像素电极3与所述数据线1之间的电容耦合作用。
如图3所示,公共电极4的主体部分处于像素电极3正下方,与像素电极3相对,主体部分的功能侧重于作为阵列基板用于存储显示信号的存储电容的一个电极,可选的,所述主体部分也可以位于像素电极3的上方。从图3以及图4可以看出,公共电极4平行于数据线1的两侧向外分别延伸至像素电极3与数据线1之间,作为屏蔽部分。由于屏蔽部分所处位置的特殊性,能起到屏蔽像素电极3与所述数据线1之间的电容耦合作用的功效。需要指出的是,图3、4中所示公共电极4在平行于数据线1的两侧分别向外延伸形成屏蔽部分,为具有更佳屏蔽效果的实施例,实际上,公共电极4的屏蔽部分仅存在于一侧也是本实施例的一种实施方式,也能屏蔽数据线与像素电极间的电容耦合。下面参照附图来说明屏蔽功效的原理。
如图5所示,当像素电极3与数据线1之间不存在公共电极4的屏蔽部分时,像素电极3和与数据线1之间存在较强的电容耦合作用,且像素电极3和数据线1距离越小,电容耦合作用越强,具体实施时,设计空间有限,像素电极3和数据线1之间间隔不可能大到有效减弱电容耦合的程度。当像素电极3与数据线1相对位置不变,两者之间如果存在公共电极4的屏蔽部分时,则电容耦合作用可得到有效的屏蔽。像素电极3和数据线1之间的寄生电容会影响数据线1上的显示信号的传输,引起TFT-LCD图像的交叉串扰问题,当屏蔽部分存在时,所述寄生电容显著减小时,从而所述交叉串扰问题将得到明显改善。
进一步地,所述屏蔽部分的具体位置满足如下条件:在平行于基板111的方向上,屏蔽部分在基板111上的投影位于像素电极3在基板上的投影和数据线1在基板上的投影之间;同时,在垂直于基板111的方向上,屏蔽部分位于像素电极3与数据线1之间,或者,位于像素电极3所在平面或数据线1所在平面上。关于上述屏蔽部分所处位置,本领域技术人员可以理解为,处于上述位置的那一部分公共电极4即为屏蔽部分。如图6(a)和图6(b)所示,斜线填充区域31为公共电极4的屏蔽部分可能的分布区域,截面示意图具体如图6(a)中所示:在垂直于基板111方向上,屏蔽部分可能的分布区域包括像素电极3所在膜层与数据线1所在膜层之间的区域,还包括像素电极3所在平面的位置或数据线1所在平面的位置;从俯视基板111的角度上观察,如平面投影图6(b)所示:屏蔽部分可能的分布区域为像素电极3的投影到数据线1的投影之间的区域。
需要说明的是,上述斜线填充区域31的位置仅相对于像素电极3、数据线1的位置而言的,对数据线1和像素电极3本身在阵列基板中的具体位置不做限定。更普遍情况是,通过模拟试验,对公共电极4屏蔽部分的具体图形、分布位置进行优化处理,达到数据线1和像素电极3电容耦合作用最小,屏蔽效果最佳之目的。
进一步地,所述阵列基板还包括:缓冲层41,所述缓冲层41分布于屏蔽部分的下方,用于垫高所述屏蔽部分,以使所述屏蔽部分在垂直于基板111方向上能位于像素电极3与数据线1之间,或者,位于像素电极3所在平面或数据线1所在平面上。
基板111上直接设置缓冲层41,缓冲层41上直接设置公共电极4,公共电极4上覆盖栅绝缘层42,栅绝缘层42上直接设置数据线1,数据线1上覆盖钝化层43,钝化层43上设置像素电极1。本实施例缓冲层41至少分布于公共电极4屏蔽部分下方,以垫高所述屏蔽部分,使所述屏蔽部分在垂直于基板111方向上能位于像素电极3与数据线1之间,或者,位于像素电极3所在平面或数据线1所在平面上,更好地起到屏蔽作用。
在本实施例的一种具体实施方式中,如图7所示,数据线1和公共电极4同层设置,栅极金属层同时充当缓冲层41。具体而言,基板111上直接设置栅极金属层,栅极金属层上覆盖栅绝缘层42,栅绝缘层42上直接设置数据线1和公共电极4,数据线1和公共电极4上覆盖钝化层43,钝化层43上直接设置像素电极3。栅极金属同时充当缓冲层41,具体实现方式为:在栅极金属刻蚀过程中,保留所述屏蔽部分下方对应区域的金属层,从而垫高屏蔽部分,使之处于像素电极3和数据线1之间,或者,位于像素电极3所在平面或数据线1所在平面上。
在本实施例另一具体实施方式中,为减少工序,如图4所示,我们将缓冲层41分布于整个公共电极4的下方,将整个公共电极4垫高。公共电极4与缓冲层41图形一致,制备时可通过一次构图工艺同步形成,不需要为形成缓冲层41图形而额外增加一次构图工艺。
进一步地,像素电极3的下方还设置有钝化层43,处于钝化层43下方的栅绝缘层42,像素电极3下方相对应区域的钝化层43的厚度被部分或者全部刻蚀(以下简称局部减薄的钝化层43);或者,像素电极3下方相对应区域的钝化层43被全部刻蚀,且像素电极3下方相对应区域的栅绝缘层42的厚度被部分或者全部刻蚀(以下简称局部减薄的栅绝缘层42),使像素电极3靠近基板111,公共电极4的屏蔽部分在垂直于基板111方向上能位于像素电极3与数据线1之间,或者,位于像素电极3所在平面或数据线1所在平面上。
如图8所示实施例中,数据线1和公共电极4同层设置,基板111上直接设置栅绝缘层42,栅绝缘层42上直接设置数据线1和公共电极4,数据线1和公共电极4上覆盖钝化层43,钝化层43上直接设置像素电极3。为降低像素电极3在基板111上的高度,像素电极3相对应区域(该区域内不包含导电材料)的钝化层43厚度被全部刻蚀,使像素电极3、数据线1以及公共电极4的屏蔽部分处于同一平面,此情况下,公共电极4的屏蔽部分将像素电极3和数据线1隔开,使两者之间没有相对面,从而使两者之间的耦合电容达到最小。
如图9所示实施例中,缓冲层41、局部减薄的钝化层43同时存在于阵列基板中,更容易使数据线1、像素电极3和公共电极4的屏蔽部分处于同一平面,或者,使公共电极4的屏蔽部分位于像素电极3、数据线1之间,从而使像素电极3和数据线1间的电容耦合作用得到有效的屏蔽。
优选地,所述阵列基板还包括:栅线2,公共电极4与栅线2同层设置。如图10所示,栅线2与公共电极4由同一材料层形成,通过一次构图工艺形成栅金属层和公共电极4的图形,简化了阵列基板的制作工艺。
另外地,公共电极4还可以与数据线1同层设置。如图8所示,数据线1与公共电极4由同一材料层形成,通过一次构图工艺形成包括数据线1、薄膜晶体管的源漏极在内的源漏金属层和公共电极4的图形,节省了金属材料,同时简化了阵列基板的制作工艺。
在上述两段所述的情况下,公共电极4也是由金属材料形成,不透光,这时公共电极4可以设计成条状,平行于数据线1设置,其主体部分层叠在像素电极3边缘,其屏蔽部分位于像素电极3和数据线1之间。公共电极4与像素电极3组成阵列基板用于存储显示信号的电容,其屏蔽部分能屏蔽像素电极3和数据线1之间的电容耦合。
更优地,公共电极4可以采用U字型形状设计,分布在像素的边缘。
具体而言,如图10所示,公共电极4呈U字型,U字型公共电极4中与栅线2相平行部分,局部(或者全部)与像素电极3相层叠,U字型公共电极4中与数据线1相平行部分,至少部分延伸至像素电极3、与像素电极3相邻的数据线1之间。其中,公共电极4中与像素电极3相层叠的部分即为上述的主体部分,处于像素电极3和数据线1的之间,主要起屏蔽作用的那一部分公共电极4即为上述的屏蔽部分。
整体效果参照图3所示,公共电极4的主体部分与像素电极3相层叠,构成阵列基板用于存储显示信号的存储电容。另外,公共电极4材料为金属不透光,且呈U字型位于像素电极3的边缘,还可以遮挡从像素电极边缘斜射的背光,起到黑矩阵的部分功能,避免了漏光、混光等。
同样,上述的公共电极4除由金属材料制成外,公共电极4也可以由透明导电材料制成,此时公共电极4的形状、位置可以采用通常的设计,只不过多了延伸至向像素电极3和数据线1之间屏蔽部分,公共电极4的主体部分位置与现有公共电极大致相同,比如可以重叠在整个像素电极3的上方或下方。上述的透明导电材料制成的公共电极4所形成的显示器相对于金属材料制成的公共电极4所形成的显示器有更高的开口率。
其中,上述用于将公共电极4的屏蔽部分垫高的缓冲层41的材料为硅。如图4所示,一般地,基板111的材料为二氧化硅,硅可以与二氧化硅有较好的结合力,同时硅与金属材料也有较好的结合力。本发明对缓冲层的材料不做限制,能与基板111及栅极金属层有较好的结合力即可。
上述任意的阵列基板,其上的公共电极4包括与像素电极3相对的主体部分和延伸至像素电极3和数据线1之间的屏蔽部分,所述屏蔽部分能够屏蔽像素电极3和与其相邻的数据线1之间的电容耦合作用,起到屏蔽电极的作用,有效的改善了后续工艺形成的TFT-LCD的显示图像中的交叉串扰问题。
实施例二
本发明实施例还提供一种阵列基板的制造方法,包括:形成公共电极4的工序,形成公共电极4的工序中形成的公共电极4,包括:与像素电极3相对的主体部分,还包括:延伸至像素电极3、与像素电极3相邻的数据线1之间的屏蔽部分。所述屏蔽部分用于屏蔽所述像素电极3与所述数据线1之间的电容耦合作用。
所述形成公共电极4的工序中,所使用的掩膜板的图形与现有掩膜板不同,该工序中形成的公共电极4的图形还包括延伸至像素电极3、与像素电极3相邻的数据线1之间的屏蔽部分,能起到屏蔽像素电极3和数据线1之间的电容耦合作用的功效。
具体而言,屏蔽部分的位置:在平行于基板111方向上,处于像素电极3的预设位置与数据线1的预设位置之间;在垂直于基板111方向上,处于像素电极3与数据线1的预设位置之间,或者,位于像素电极3所在平面或数据线1所在平面上,能起到屏蔽像素电极3和数据线1之间的电容耦合作用的功效。
为使公共电极4的屏蔽部分,在垂直于基板111方向上能位于像素电极3和数据线1之间,可选地实施方式为:在形成公共电极4的工序中形成缓冲层41。
具体而言,如图12所示,形成公共电极的工序,具体包括:
101、在基板上沉积缓冲材料层。
本步骤使用材料为硅,沉积厚度为需要说明的是,材料应选择与基板111以及公共电极4的都有较好结合力的材料,沉积厚度可参考现有工艺,或者在生产中进行优化。
102、在缓冲材料层上沉积公共电极材料层。
本步骤使用材料为金属,沉积厚度为需要说明的是,沉积厚度可参考现有工艺,或者在生产中进行优化。
103、通过构图工艺,在缓冲材料层、公共电极4材料层上形成公共电极的图形。
本步骤使用一次构图工艺形成公共电极4和缓冲层41的图形,缓冲层41图形与公共电极4图形一致,缓冲层41分布于整个公共电极4下方,将公共电极4整个垫高到数据线1和像素电极3的预设位置之间,或者,垫高到像素电极3所在膜层的高度或数据线1所在膜层的高度。此方法不需要增加额外的构图工序即可形成缓冲层41,将公共电极4垫高需要的位置。
为使公共电极4的屏蔽部分,在垂直于基板111方向上,位于像素电极3和数据线1之间,或者,位于像素电极3所在平面或者数据线1所在平面上,另一个可选的实施方式为,在形成公共电极4的工序之后,对像素电极3下方相对应区域的钝化层43和/或栅绝缘层的厚度进行部分或者全部刻蚀掉,以降低像素电极3的相对于公共电极4的屏蔽部分的高度。
具体如图13所示,该方法包括:
201、形成栅绝缘层。
本步骤沉积厚度为材料及相关工艺参数可参考现有工艺。
202、形成有源层。
本步骤工艺参数可参考现有工艺。
203、形成包括薄膜晶体管的源、漏极和数据线在内的源漏金属层。
本步骤使用的成膜材料为金属,成膜厚度为成膜方法不限。本步骤中还同步形成有公共电极4,因缓冲层41垫高作用,公共电极4的屏蔽部分与数据线1处于同一平面。
204、形成局部减薄的钝化层和/或局域减薄的栅绝缘层。
具体为:沉积钝化层43并进行构图工艺,形成钝化层43过孔,同时对处于像素电极3下方相对应区域的钝化层43的厚度进行部分或者全部刻蚀;或者,去除处于像素电极3下方相对应区域的钝化层43,并对处于像素电极3下方相对应区域的栅绝缘层42的厚度进行部分或者全部刻蚀。
本步骤中钝化层厚度为去除像素电极3下方对应区域的钝化层(该区域中不含导电材料),此步骤还可进一步刻蚀栅绝缘层,具体可是深度以使像素电极3与公共电极4的屏蔽部分以及数据线1基本处于同一平面为准,或者使公共电极4的屏蔽部分屏蔽效果更佳为准。
205、形成像素电极,像素电极通过钝化层过孔连接至薄膜晶体管的漏极。本步骤形成的像素电极3可选厚度为
本步骤中像素电极3的部分区域重叠在公共电极4的主体部分上方,与公共电极4组成阵列基板用于存储显示信号的存储电容;像素电极3与公共电极4、数据线1基本处于同一平面,使得像素电极3与数据线1之间的电容耦合被公共电极4的屏蔽部分有效屏蔽。
上述形成的结构,局部减薄的钝化层43使沉积在其上的像素电极3高度降低到与公共电极4的屏蔽部分和数据线1处于同一平面,或者降低到使公共电极4的屏蔽部分位于像素电极3与数据线1之间,从而使公共电极4的屏蔽部分起到更佳屏蔽效果。
上述制作缓冲层41的方法和局部减薄的钝化层43、局部减薄的栅绝缘层42的方法可以组合使用,使公共电极4的屏蔽部分处于像素电极3和数据线1之间屏蔽效果更佳的位置,如图11所示,一种可选的具体工序为:
步骤一、在基板上沉积缓冲材料层,材料为硅,沉积厚度为
步骤二、在缓冲材料层上沉积公共电极4材料层,沉积厚度为
步骤三、进行构图工艺,在缓冲材料层和公共电极4材料层中形成公共电极4的图形和栅极金属层的图形。
步骤四、形成栅绝缘层42,所述山绝缘层42的厚度为
步骤五、形成有源层。
步骤六、形成包括薄膜晶体管的源、漏极和数据线1在内的源漏金属层,所述源漏金属层的厚度为
步骤七、形成钝化层43,厚度为
步骤八、构图工艺,形成钝化层43过孔,同时对像素电极3下方相对应区域的钝化层43的厚度向下刻蚀
步骤九、形成像素电极3,所述像素电极3通过所述钝化层43过孔连接至薄膜晶体管的漏极,所形成的像素电极3厚度为
上述工序形成的结构,缓冲层41将公共电极4的屏蔽部分垫高,局部减薄的钝化层43使像素电极3的位置高度降低,从而使屏蔽部分、像素电极3、数据线1处于同一平面,屏蔽部分更有效地起到屏蔽像素电极3和数据线1之间的电容耦合作用。此种结构的阵列基板,数据线1与像素电极3间的耦合电容较小,极少出现交叉串扰问题。
更优地,所述形成公共电极4的工序可作出如下优化,如图10所示,形成公共电极4的工序中形成的公共电极4呈U字型,其中:U字型公共电4极中与栅线2相平行部分,局部或者全部与像素电极3相层叠;U字型公共电极4中与数据线1相平行部分,至少部分延伸至像素电极3、与像素电极3相邻的数据线1之间。
U字型公共电极4与像素电极3共同组成阵列基板用于存储显示信号的存储电容,当公共电极4的材料为金属时,还可以用来遮挡像素电极3边缘的漏光。公共电极4与数据线1平行的部分(该部分包含屏蔽部分),用于屏蔽所述像素电极3和数据线1之间的电容耦合作用。
本实施例中提出的具体工序,仅供本领域的技术人员参考。本领域的技术人员可根据实际情况,对工艺参数进行优化,以使像素电极3和与其相邻的数据线1之间的耦合电容达到最小的效果,本实施例不做过多描述。
上述制作阵列基板的方法,工艺简单,形成的阵列基板中的数据线1与像素电极3之间的电容耦合作用被公共电极4的屏蔽部分有效地屏蔽,后续形成的TFT-LCD显示效果好,无明显的交叉串扰现象。
实施例三
本发明实施例提供一种显示装置,包括有上述任意的一种阵列基板。所述显示装置由于降低了寄生电容对显示效果的影响,从而可获得更高的显示品质。所述显示装置可以为:液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可选地,所述显示装置可以为扭曲向列型液晶显示器。现有技术制备的扭曲向列型液晶显示器,由于其阵列基板上像素电极3和与其相邻的数据线1之间有较强的电容耦合作用,导致显示图像中出现交叉串扰问题。尤其是在小尺寸的扭曲向列型液晶显示器中,由于其采用列反转驱动模式,图像中的交叉串扰现象非常严重。设置有本发明实施例所提供的阵列基板的扭曲向列型液晶显示器,显示图像中的交叉串扰问题得到明显改善甚至消失。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于设备实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。
Claims (15)
1.一种阵列基板,包括:基板、及形成在所述基板上的数据线、像素电极和公共电极,其特征在于,
所述公共电极包括与所述像素电极相对的主体部分,还包括延伸至所述像素电极、与所述像素电极相邻的数据线之间的屏蔽部分;所述屏蔽部分用于屏蔽所述像素电极与所述数据线之间的电容耦合作用。
2.根据权利要求1所述的阵列基板,其特征在于,所述屏蔽部分的具体位置满足如下条件:
在平行于所述基板的方向上,所述屏蔽部分在所述基板上的投影位于所述像素电极的投影和所述数据线的投影之间;同时,在垂直于所述基板的方向上,所述屏蔽部分位于所述像素电极与所述数据线之间,或者,所述屏蔽部分位于所述像素电极所在平面或所述数据线所在平面上。
3.根据权利要求2所述的阵列基板,其特征在于,所述阵列基板还包括:缓冲层,所述缓冲层分布于所述屏蔽部分的下方,用于垫高所述屏蔽部分,以使所述屏蔽部分在垂直于所述基板方向上能位于所述像素电极与所述数据线之间,或者,位于所述像素电极所在平面或所述数据线所在平面上。
4.根据权利要求2或3所述的阵列基板,其特征在于,所述像素电极的下方还设置有钝化层、处于钝化层下方的栅绝缘层;
所述像素电极下方相对应区域的钝化层的厚度被部分或者全部刻蚀,或者,
所述像素电极下方相对应区域的钝化层被全部刻蚀,且所述像素电极下方相对应区域的栅绝缘层的厚度被部分或者全部刻蚀,使所述像素电极靠近所述基板,所述公共电极的屏蔽部分在垂直于所述基板方向上能位于所述像素电极与所述数据线之间,或者能位于所述像素电极所在平面或所述数据线所在平面上。
5.根据权利要求1所述的阵列基板,其特征在于,还包括:栅线,所述公共电极与所述栅线同层设置;
或者,所述公共电极与所述数据线同层设置。
6.根据权利要求5所述的阵列基板,其特征在于,所述公共电极呈U字型,
U字型公共电极中与栅线相平行部分,局部或者全部与所述像素电极相层叠;
U字型公共电极中与数据线相平行部分,至少部分延伸至所述像素电极、与所述像素电极相邻的数据线之间。
7.根据权利要求1所述的阵列基板,其特征在于,所述公共电极的主体部分与所述像素电极相层叠,构成所述阵列基板用于存储显示信号的存储电容。
8.根据权利要求3所述的阵列基板,其特征在于,所述缓冲层的材料为硅。
9.一种阵列基板的制造方法,包括:形成公共电极的工序,其特征在于,所述形成公共电极的工序中形成的公共电极,包括:与所述像素电极相对的主体部分,还包括:延伸至所述像素电极、与所述像素电极相邻的数据线之间的屏蔽部分;所述屏蔽部分用于屏蔽所述像素电极与所述数据线之间的电容耦合作用。
10.根据权利要求9所述的制造方法,其特征在于,所述形成公共电极的工序,具体包括:
在基板上沉积缓冲材料层;
在所述缓冲材料层上沉积公共电极材料层;
通过构图工艺,在所述缓冲材料层、所述公共电极材料层上形成公共电极的图形。
11.根据权利要求9所述的制造方法,其特征在于,所述形成公共电极的工序之后,还包括:
形成栅绝缘层;
形成有源层;
形成包括薄膜晶体管的源、漏极和数据线在内的源漏金属层;
沉积钝化层并进行构图工艺,形成钝化层过孔,同时对处于所述像素电极下方相对应区域的钝化层的厚度进行部分或者全部刻蚀;或者,
去除处于所述像素电极下方相对应区域的钝化层,并对处于所述像素电极下方相对应区域的栅绝缘层的厚度进行部分或者全部刻蚀;
形成像素电极,所述像素电极通过所述钝化层过孔连接至薄膜晶体管的漏极。
12.根据权利要求10或11所述的制造方法,其特征在于,所述形成公共电极的工序中,还同步形成栅金属层的图形,所述栅金属层与所述公共电极由同一材料层形成。
13.根据权利要求12所述的制造方法,其特征在于,所述形成公共电极的工序中形成的所述公共电极呈U字型,其中:
U字型公共电极中与栅线相平行部分,局部或者全部与所述像素电极相层叠;
U字型公共电极中与数据线相平行部分,至少部分延伸至所述像素电极、与所述像素电极相邻的数据线之间。
14.一种显示装置,其特征在于,包括有权利要求1-8任一项所述的阵列基板。
15.根据权利要求14所述的显示装置,其特征在于,所述显示装置为扭曲向列型液晶显示器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510080229.5A CN104614910B (zh) | 2015-02-13 | 2015-02-13 | 阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510080229.5A CN104614910B (zh) | 2015-02-13 | 2015-02-13 | 阵列基板及其制作方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104614910A true CN104614910A (zh) | 2015-05-13 |
CN104614910B CN104614910B (zh) | 2017-11-14 |
Family
ID=53149425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510080229.5A Active CN104614910B (zh) | 2015-02-13 | 2015-02-13 | 阵列基板及其制作方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104614910B (zh) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105093639A (zh) * | 2015-07-13 | 2015-11-25 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
CN105097676A (zh) * | 2015-09-24 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
CN105824161A (zh) * | 2016-05-25 | 2016-08-03 | 福州京东方光电科技有限公司 | 一种液晶显示面板及液晶显示装置 |
CN106371260A (zh) * | 2016-11-14 | 2017-02-01 | 京东方科技集团股份有限公司 | 电子纸显示装置及其制备方法 |
CN108231850A (zh) * | 2018-01-03 | 2018-06-29 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板 |
CN108459445A (zh) * | 2018-03-30 | 2018-08-28 | 上海天马微电子有限公司 | 一种液晶显示面板、显示装置及液晶显示面板的制备方法 |
CN109389907A (zh) * | 2018-12-11 | 2019-02-26 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
WO2020048291A1 (zh) * | 2018-09-06 | 2020-03-12 | 京东方科技集团股份有限公司 | 布线结构、显示基板、显示装置以及制作显示基板的方法 |
CN111047986A (zh) * | 2019-11-27 | 2020-04-21 | 南京中电熊猫平板显示科技有限公司 | 一种显示面板 |
CN112433414A (zh) * | 2020-12-01 | 2021-03-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板和显示装置 |
CN112859463A (zh) * | 2021-01-19 | 2021-05-28 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
CN113885261A (zh) * | 2021-09-30 | 2022-01-04 | Tcl华星光电技术有限公司 | 显示面板的像素单元、显示面板的下基板、及显示面板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1550856A (zh) * | 2003-05-13 | 2004-12-01 | 统宝光电股份有限公司 | 液晶显示器及其制作方法 |
CN101109880A (zh) * | 2006-07-21 | 2008-01-23 | 三星电子株式会社 | 液晶显示器及其方法 |
US20100007838A1 (en) * | 2008-07-09 | 2010-01-14 | Takamitsu Fujimoto | Liquid crystal display device |
CN103676374A (zh) * | 2013-12-06 | 2014-03-26 | 京东方科技集团股份有限公司 | 一种阵列基板、液晶显示面板及显示装置 |
CN103928472A (zh) * | 2014-03-26 | 2014-07-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示装置 |
CN104269416A (zh) * | 2014-09-26 | 2015-01-07 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
-
2015
- 2015-02-13 CN CN201510080229.5A patent/CN104614910B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1550856A (zh) * | 2003-05-13 | 2004-12-01 | 统宝光电股份有限公司 | 液晶显示器及其制作方法 |
CN101109880A (zh) * | 2006-07-21 | 2008-01-23 | 三星电子株式会社 | 液晶显示器及其方法 |
US20100007838A1 (en) * | 2008-07-09 | 2010-01-14 | Takamitsu Fujimoto | Liquid crystal display device |
CN103676374A (zh) * | 2013-12-06 | 2014-03-26 | 京东方科技集团股份有限公司 | 一种阵列基板、液晶显示面板及显示装置 |
CN103928472A (zh) * | 2014-03-26 | 2014-07-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示装置 |
CN104269416A (zh) * | 2014-09-26 | 2015-01-07 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105093639B (zh) * | 2015-07-13 | 2018-09-04 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
WO2017008316A1 (zh) * | 2015-07-13 | 2017-01-19 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
CN105093639A (zh) * | 2015-07-13 | 2015-11-25 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
US9842867B2 (en) | 2015-09-24 | 2017-12-12 | Boe Technology Group Co., Ltd. | Array substrate and method of manufacturing the same, and display panel |
CN105097676A (zh) * | 2015-09-24 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
CN105097676B (zh) * | 2015-09-24 | 2018-02-27 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
CN105824161B (zh) * | 2016-05-25 | 2023-07-14 | 福州京东方光电科技有限公司 | 一种液晶显示面板及液晶显示装置 |
CN105824161A (zh) * | 2016-05-25 | 2016-08-03 | 福州京东方光电科技有限公司 | 一种液晶显示面板及液晶显示装置 |
CN106371260A (zh) * | 2016-11-14 | 2017-02-01 | 京东方科技集团股份有限公司 | 电子纸显示装置及其制备方法 |
CN106371260B (zh) * | 2016-11-14 | 2019-09-06 | 京东方科技集团股份有限公司 | 电子纸显示装置及其制备方法 |
CN108231850A (zh) * | 2018-01-03 | 2018-06-29 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板 |
CN108231850B (zh) * | 2018-01-03 | 2022-08-19 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板 |
CN108459445B (zh) * | 2018-03-30 | 2021-05-18 | 上海天马微电子有限公司 | 一种液晶显示面板、显示装置及液晶显示面板的制备方法 |
CN108459445A (zh) * | 2018-03-30 | 2018-08-28 | 上海天马微电子有限公司 | 一种液晶显示面板、显示装置及液晶显示面板的制备方法 |
WO2020048291A1 (zh) * | 2018-09-06 | 2020-03-12 | 京东方科技集团股份有限公司 | 布线结构、显示基板、显示装置以及制作显示基板的方法 |
US11204532B2 (en) | 2018-09-06 | 2021-12-21 | Boe Technology Group Co., Ltd. | Wiring structure, display substrate, display device and method for fabricating display substrate |
US10943929B2 (en) | 2018-12-11 | 2021-03-09 | Xiamen Tianma Micro-Electronics Co., Ltd | Display panel and display device |
CN109389907A (zh) * | 2018-12-11 | 2019-02-26 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
CN111047986A (zh) * | 2019-11-27 | 2020-04-21 | 南京中电熊猫平板显示科技有限公司 | 一种显示面板 |
CN112433414A (zh) * | 2020-12-01 | 2021-03-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板和显示装置 |
US11860493B2 (en) | 2020-12-01 | 2024-01-02 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and display device |
CN112859463A (zh) * | 2021-01-19 | 2021-05-28 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
US11609466B2 (en) | 2021-01-19 | 2023-03-21 | Wuhan Boe Optoelectronics Technology Co., Ltd. | Display panel and display device |
CN112859463B (zh) * | 2021-01-19 | 2023-07-25 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
CN113885261A (zh) * | 2021-09-30 | 2022-01-04 | Tcl华星光电技术有限公司 | 显示面板的像素单元、显示面板的下基板、及显示面板 |
WO2023050528A1 (zh) * | 2021-09-30 | 2023-04-06 | Tcl华星光电技术有限公司 | 显示面板的像素单元、显示面板的下基板、及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN104614910B (zh) | 2017-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104614910A (zh) | 阵列基板及其制作方法、显示装置 | |
JP6804256B2 (ja) | 液晶表示パネルおよび液晶表示装置 | |
CN103413811B (zh) | 阵列基板及其制造方法、显示装置 | |
CN104049429A (zh) | 一种像素结构及其制作方法 | |
KR100876403B1 (ko) | 횡전계방식 액정 표시 장치 및 그 제조방법 | |
WO2016065798A1 (zh) | 阵列基板及其制造方法、显示装置 | |
KR20130104429A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
CN103824865A (zh) | 一种阵列基板及其制备方法和显示装置 | |
KR102000648B1 (ko) | 어레이 기판, 디스플레이 장치 및 어레이 기판 제조 방법 | |
CN104570525A (zh) | 液晶显示装置及其制造方法 | |
JP4327128B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
CN103869560A (zh) | 液晶显示面板的像素结构及像素形成方法 | |
KR101900814B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 | |
US9664971B2 (en) | Array substrate and method for producing the same and liquid crystal display apparatus | |
CN104423111A (zh) | 一种像素结构以及阵列基板、液晶显示装置 | |
JP2008009273A (ja) | 液晶表示装置 | |
KR102162755B1 (ko) | 고 투과율을 갖는 고 해상도 액정표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
KR20130009517A (ko) | 액정표시장치 | |
JP4082433B2 (ja) | 面内スイッチング型液晶表示装置 | |
CN102183861B (zh) | 阵列基板及其制造方法、液晶面板 | |
CN202057936U (zh) | 阵列基板及液晶面板 | |
JP2004246284A (ja) | 表示装置用電極基板 | |
JP4430126B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
JP2001092378A (ja) | アクティブマトリクス基板 | |
KR102294632B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |