JP4082433B2 - 面内スイッチング型液晶表示装置 - Google Patents
面内スイッチング型液晶表示装置 Download PDFInfo
- Publication number
- JP4082433B2 JP4082433B2 JP2006118839A JP2006118839A JP4082433B2 JP 4082433 B2 JP4082433 B2 JP 4082433B2 JP 2006118839 A JP2006118839 A JP 2006118839A JP 2006118839 A JP2006118839 A JP 2006118839A JP 4082433 B2 JP4082433 B2 JP 4082433B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- counter electrode
- display device
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
くは配線からの漏れ電界の影響を軽減し、遮光領域を減らすことにより開口率を高めた高輝度な液晶表示装置の構造に関する。
方式を採用すると、視角方向を変化させた際のコントラストの変化や階調レベルの反転がほとんど無くなることが明らかにされている(例えば、M.Oh-e,他,AsiaDisplay,95,pp.57
7-580参照)。
以下、本発明の一実施の形態を図面に基づいて説明する。尚、図において従来と同一符号は従来のものと同一あるいは相当のものを表す。図1はこの発明の実施の形態1によるIPS型液晶表示装置の一画素の構造を模式的に示す断面図であり、図2はその平面図である。なお、図1は図2に示すA−Aにおける断面図を示したものである。図において、1はガラス基板、2は走査線、3は信号線、4は薄膜トランジスタ(TFT)、5は駆動電極、6は対向電極、7は保持容量、8は共通配線、9はゲート絶縁膜、10は保護膜、11は液晶、12はブラックマトリックス(BM)、14はコンタクトホール、15はトランジスタのソース電極、16はトランジスタのドレイン電極である。また、20はアレイ基板(ガラス基板1、信号線3、駆動電極5、対向電極6等で構成されている)、30はアレイ基板20に対向して配置された表示画面となる対向基板、40は信号線3と対向電極6の間の隙間であるスリット、50は画素の開口部である。なお、図3は、図2に示すIPS型液晶表示装置において用いられる薄膜トランジスタ4(TFT)として、薄膜トランジスタ4(TFT)の一種であるチャネル保護膜型薄膜トランジスタ21を設けた場合のIPS型液晶表示装置の一画素の構造を模式的に示す図であり、図3(a)は平面図、図3(b)は断面図である。
図7は、本発明の実施の形態2にかかる液晶表示装置の画素電極の構造を模式的に示したもので、図7(a)はその平面図、図7(b)は図7(a)のA−Aでの断面図、図8はアレイ基板のプロセスフローを示す図である。図において、1はガラス基板、2は走査線、3は信号線、4は薄膜トランジスタ(TFT)、5は駆動電極、6は対向電極、7は保持容量、8は共通配線、9はゲート絶縁膜、10は保護膜、11は液晶、12はブラックマトリックス、14はコンタクトホール、15はトランジスタのソース電極、16はトランジスタのドレイン電極、 18はスルーホールである。また、20はアレイ基板(ガラス基板1、信号線3、駆動電極5、対向電極6等で構成されている)、30はアレイ基板20に対向して配置された表示画面となる対向基板、40は信号線3と対向電極6間の隙間であるスリット、50は画素の開口部である。
図9は、本発明の実施の形態3にかかる液晶表示装置の一画素の構造を模式的に示したもので、図9(a)はその平面図、図9(b)は図9(a)のA−A′での断面図、図10はアレイ基板のプロセスフローである。図において、1はガラス基板、2は走査線、3は信号線、4は薄膜トランジスタ(TFT)、5は駆動電極、6は対向電極、7は保持容量、8は共通配線、9はゲート絶縁膜、10は保護膜、11は液晶、12はブラックマトリックス、14はコンタクトホール、15はトランジスタのソース電極、16はトランジスタのドレイン電極である。また、20はアレイ基板(ガラス基板1、信号線3、駆動電極5、対向電極6等で構成されている)、30はアレイ基板20に対向して配置された表示画面となる対向基板、40は信号線3と対向電極6の間の隙間であるスリット、50は画素の開口部である。
図11は、本発明の実施の形態4にかかるIPS型液晶表示装置の一画素の構造を模式的に示したもので、図11(a)はその平面図、図11(b)は図11(a)のA−A′での断面図である。図において、1はガラス基板、2は走査線、3は信号線、4は薄膜トランジスタ(TFT)、5は駆動電極、6は対向電極、7は保持容量、8は共通配線、9はゲート絶縁膜、10は保護膜、11は液晶、14はコンタクトホール、15は薄膜トランジスタ(TFT)4のソース電極、16は薄膜トランジスタ(TFT)のドレイン電極である。また、20はアレイ基板(ガラス基板1、信号線3、駆動電極5、対向電極6等で構成されている)、30はアレイ基板20に対向して配置された表示画面となる対向基板、60はガラス基板1に設けられた遮光膜である。
図12は、実施の形態5にかかるIPS型液晶表示装置の一画素の構造を模式的に示したもので、図12(a)はその平面図、図12(b)は図12(a)のA−A′での断面図である。図において、1はガラス基板、2は走査線、3は信号線、4は薄膜トランジスタ(TFT)、5は駆動電極、6は対向電極、7は保持容量、8は共通配線、9はゲート絶縁膜、10は保護膜、11は液晶、12はブラックマトリックス、14はコンタクトホール、15はトランジスタのソース電極、16はトランジスタのドレイン電極である。また、20はアレイ基板(ガラス基板1、信号線3、駆動電極5、対向電極6等で構成されている)、30はアレイ基板20に対向して配置された表示画面となる対向基板である。
図14は、実施の形態6にかかるIPS型液晶表示装置の一画素の構造を模式的に示したもので、図14(a)はその平面図、図14(b)は図14(a)のA−Aでの断面図である。なお、図14に示す実施の形態6にかかるIPS型液晶表示装置の画素の構成は、基本的には図12に示す実施の形態5にかかるIPS型液晶表示装置の画素の構成と同様であるので説明は省略する。実施の形態5では、信号線3を完全に覆う構造の対向電極6を設けた場合を示したが、図14に示す実施の形態6にかかるIPS型液晶表示装置の画素の対向電極6のように、信号線3の一部を覆う構造の対向電極6を用いてもよい。
図15は、実施の形態7にかかるIPS型液晶表示装置の一画素の構造を模式的に示したもので、図15(a)はその平面図、図15(b)は図15(a)のA−A′での断面図である。なお、図15に示す実施の形態7にかかるIPS型液晶表示装置の画素の構成は、図12に示す実施の形態5にかかるIPS型液晶表示装置の画素の構成と同様であるので、説明は省略する。実施の形態7は、図14に示すように例えば実施の形態6による液晶表示装置の画素構造において、走査線2の上まで対向電極6を拡大して形成し、前記対向電極6を用いて、この画素と隣接する他の画素の対向電極6を接続したことを特徴とするものである。
図16は、本発明の実施の形態8にかかる液晶表示装置の一画素中の保持容量部の断面構造を模式的に示したものである。図において、17はガラス基板1の上に形成された保持容量増加のための電極、16は薄膜トランジスタ(TFT)のドレイン電極であり、図に示すように実施の形態8にかかる液晶表示装置の保持容量部は、保持容量増加のための電極17がゲート絶縁膜9を介して薄膜トランジスタ(TFT)のドレイン電極16とは別層(例えば、走査線2の層)に重ねて積層して形成されている。このように、保持容量部の電極を積層構造とすることにより、保持容量を形成するための電極の面積を小さくすることが可能となるので、その結果画素の開口部50(図示せず)を広くすることができる。
図17は、実施の形態9にかかるアレイ基板のプロセスフローを示す図である。図17において、1はガラス基板、2は走査線、3は信号線、4は薄膜トランジスタ(TFT)、5は駆動電極、6は対向電極、8は共通配線、9はゲート絶縁膜、10は保護膜、14はコンタクトホール、15はトランジスタのソース電極、16はトランジスタのドレイン電極、19は第二の保護膜である。また、アレイ基板20は、ガラス基板1、信号線3、駆動電極5、対向電極6等で構成されている。
4 薄膜トランジスタ(TFT) 5 駆動電極 6 対向電極
7 保持容量 8 共通配線 9 ゲート絶縁膜
10 保護膜 11 液晶 12 ブラックマトリックス(BM)
13 保持容量 14 コンタクトホール
15 ソース電極 16 ドレイン電極
17保持容量増加のための電極 18 スルーホール
19 第二の保護膜 20 アレイ基板 21 チャネル保護膜
30 対向基板 40 スリット 50 開口部 60 遮光膜
Claims (9)
- 走査信号を伝達する走査線、映像信号を伝達する信号線、前記走査線と前記信号線に囲まれる領域からなり、マトリクス状に配列された複数の画素領域、前記画素領域に設けられて前記走査線および前記信号線と接続され、走査信号に基づいて映像信号のスイッチングを行う薄膜トランジスタ、前記薄膜トランジスタと接続された駆動電極、前記駆動電極と対向するように配置された対向電極、を備えたアレイ基板と、
前記アレイ基板に対向するように設けられた対向基板と、前記アレイ基板と前記対向基板との間に封入され、前記駆動電極および前記対向電極が基板面に平行な電界を発生させて駆動する液晶とを備えた面内スイッチング型液晶表示装置において、
前記駆動電極および前記対向電極は前記走査線および前記信号線よりも上層に形成された保護膜上に同一層に形成され、
前記対向電極は、基板側への投影面が前記走査線および前記信号線の全面を覆うように形成され、かつ、前記対向電極が当該画素領域の四辺に接する他の各画素領域に設けられた対向電極に同一層でそれぞれ接続され、
前記駆動電極および前記対向電極が透明材料で形成されたことを特徴とする面内スイッチング型液晶表示装置。 - 前記対向電極で前記走査線に近接した部位は、前記部位の基板側への投影面が前記薄膜トランジスタの上まで拡大して形成されたことを特徴とする請求項1に記載の面内スイッチング型液晶表示装置。
- 前記薄膜トランジスタのドレイン電極は、保持容量を形成する拡大した電極部分を有することを特徴とする請求項1または請求項2に記載の面内スイッチング型液晶表示装置。
- 共通配線を前記走査線と同一層に形成し、かつ前記信号線を前記共通配線および前記走査線よりも上層に形成したことを特徴とする請求項1乃至請求項3のいずれかに記載の面内スイッチング型液晶表示装置。
- 端子部の最上層膜が、前記駆動電極および前記対向電極と同一層で形成されたことを特徴とする請求項1乃至請求項4のいずれかに記載の面内スイッチング型液晶表示装置。
- 走査信号を伝達する走査線、映像信号を伝達する信号線、前記走査線と前記信号線に囲まれる領域からなり、マトリクス状に配列された複数の画素領域、前記画素領域に設けられて前記走査線および前記信号線と接続され、走査信号に基づいて映像信号のスイッチングを行う薄膜トランジスタ、前記薄膜トランジスタと接続された駆動電極、前記駆動電極と対向するように配置された対向電極、を備えたアレイ基板と、
前記アレイ基板に対向するように設けられた対向基板と、前記アレイ基板と前記対向基板との間に封入され、前記駆動電極および前記対向電極が基板面に平行な電界を発生させて駆動する液晶とを備えた面内スイッチング型液晶表示装置において、
前記対向電極は、前記走査線および前記信号線よりも上層に形成された保護膜上に形成され、
前記信号線と前記信号線に隣接する前記対向電極との間に光が透過する間隙が前記信号線の長手方向に存在し、
前記アレイ基板上に、前記信号線、前記間隙、および前記隣接する対向電極と基板側の投影面の少なくとも一部が重なるように前記信号線の長手方向に沿って配置される遮光膜が、前記走査線と同一層から形成されたことを特徴とする面内スイッチング型液晶表示装置。 - 前記遮光膜は、孤立パターンであることを特徴とする請求項6に記載の面内スイッチング型液晶表示装置。
- 走査信号を伝達する走査線、映像信号を伝達する信号線、前記走査線と前記信号線に囲まれる領域からなり、マトリクス状に配列された複数の画素領域、前記画素領域に設けられて前記走査線および前記信号線と接続され、走査信号に基づいて映像信号のスイッチングを行う薄膜トランジスタ、前記薄膜トランジスタと接続された駆動電極、前記駆動電極と対向するように配置された対向電極、を備えたアレイ基板と、
前記アレイ基板に対向するように設けられた対向基板と、前記アレイ基板と前記対向基板との間に封入され、前記駆動電極および前記対向電極が基板面に平行な電界を発生させて駆動する液晶とを備えた面内スイッチング型液晶表示装置において、
前記対向電極は、前記走査線および前記信号線よりも上層に形成された保護膜上に形成され、
基板側の投影面の一部が前記薄膜トランジスタのドレイン電極の上層に重なる前記対向電極と、
前記ドレイン電極の下層に基板側の投影面の少なくとも一部が重なる保持容量増加のための電極とによって、
保持容量を、前記ドレイン電極と前記対向電極の間、および前記ドレイン電極と前記保持容量増加のための電極との間で形成するように、3つの電極を重畳した積層構造であることを特徴とする面内スイッチング型液晶表示装置。 - 前記保持容量増加のための電極は、前記走査線と同一層であることを特徴とする請求項8に記載の面内スイッチング型液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006118839A JP4082433B2 (ja) | 2006-04-24 | 2006-04-24 | 面内スイッチング型液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006118839A JP4082433B2 (ja) | 2006-04-24 | 2006-04-24 | 面内スイッチング型液晶表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28383497A Division JP4130490B2 (ja) | 1997-10-16 | 1997-10-16 | 液晶表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007330074A Division JP2008170987A (ja) | 2007-12-21 | 2007-12-21 | 面内スイッチング型液晶表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006201814A JP2006201814A (ja) | 2006-08-03 |
JP2006201814A5 JP2006201814A5 (ja) | 2007-05-31 |
JP4082433B2 true JP4082433B2 (ja) | 2008-04-30 |
Family
ID=36959782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006118839A Expired - Lifetime JP4082433B2 (ja) | 2006-04-24 | 2006-04-24 | 面内スイッチング型液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4082433B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4693131B2 (ja) | 2008-02-14 | 2011-06-01 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
JP5100822B2 (ja) * | 2010-12-14 | 2012-12-19 | 株式会社ジャパンディスプレイセントラル | 液晶表示装置 |
JP2013101183A (ja) | 2011-11-07 | 2013-05-23 | Japan Display Central Co Ltd | 液晶表示装置 |
JP2014170240A (ja) * | 2014-05-05 | 2014-09-18 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
-
2006
- 2006-04-24 JP JP2006118839A patent/JP4082433B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2006201814A (ja) | 2006-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4130490B2 (ja) | 液晶表示装置 | |
JP4946135B2 (ja) | 液晶表示素子 | |
US7663711B2 (en) | Liquid crystal display and methods of fabricating and repairing the same | |
TWI401511B (zh) | 液晶顯示裝置 | |
JP4057579B2 (ja) | 水平配列型(ips)の液晶表示素子及びその製造方法 | |
JP2006343612A (ja) | 液晶表示装置 | |
JP2008180928A (ja) | 液晶表示装置及びその製造方法 | |
JP2010054871A (ja) | 表示装置 | |
KR101109978B1 (ko) | 고개구율 액정표시소자 | |
US6885416B2 (en) | Flat panel display with a non-matrix light shielding structure | |
JP4082433B2 (ja) | 面内スイッチング型液晶表示装置 | |
KR101274703B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
JP2006201814A5 (ja) | ||
US7777230B2 (en) | Display device | |
JP2008170987A (ja) | 面内スイッチング型液晶表示装置 | |
JP4946250B2 (ja) | 液晶表示装置 | |
JP4131520B2 (ja) | 液晶表示装置 | |
JP2950737B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
JPH11125840A (ja) | 液晶表示装置の製造方法及び液晶表示装置 | |
KR20080048725A (ko) | 횡전계형 액정표시장치 | |
JPH1152421A (ja) | 液晶表示装置 | |
KR100652219B1 (ko) | 횡전계방식 액정표시소자 | |
KR20070071987A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
JP2000098423A (ja) | 液晶表示装置及びその製造方法 | |
JP4098392B2 (ja) | アクティブマトリクス型の液晶表示素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070404 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20070404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070406 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20070719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |