CN105097676B - 一种阵列基板及其制作方法、显示面板 - Google Patents

一种阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN105097676B
CN105097676B CN201510617952.2A CN201510617952A CN105097676B CN 105097676 B CN105097676 B CN 105097676B CN 201510617952 A CN201510617952 A CN 201510617952A CN 105097676 B CN105097676 B CN 105097676B
Authority
CN
China
Prior art keywords
region
passivation layer
photoresist
source
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510617952.2A
Other languages
English (en)
Other versions
CN105097676A (zh
Inventor
彭俊林
袁帅
黄明
赵黎渌
徐丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510617952.2A priority Critical patent/CN105097676B/zh
Publication of CN105097676A publication Critical patent/CN105097676A/zh
Priority to US15/140,723 priority patent/US9842867B2/en
Application granted granted Critical
Publication of CN105097676B publication Critical patent/CN105097676B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种阵列基板及其制作方法、显示面板，用以减小钝化层与源漏电极引出线两侧所对应的区域和钝化层与该源漏电极引出线上表面所对应的区域之间的落差，从而提高开口率。所述阵列基板的制作方法包括：在衬底基板上依次形成源漏电极引出线和钝化层在对所述钝化层进行构图工艺形成过孔的同时，对所述钝化层与所述源漏电极引出线所对应的区域进行减薄处理，使减薄处理后的所述钝化层与所述源漏电极引出线所对应的区域高于其他区域的表面。

Description

一种阵列基板及其制作方法、显示面板
技术领域
本发明涉及液晶显示面板系统领域，尤其涉及一种阵列基板及其制作方法、显示面板。
背景技术
ADS产品是显示领域一种宽视角技术，HADS技术是ADS技术基础上针对移动(Mobile)产品的技术。
HADS产品针对移动产品，一般需要较高的开口率。参见图1所示，一般显示面板的阵列基板中包括：位于形成在衬底基板21上的栅绝缘层22、有源层23、源漏极引出线24和钝化层15，以及与源漏极引出线24同层设置的第一透明导电层27，其中，有源层23包括非晶硅(a-Si)，且源漏电极引出线24(S/D)采用半色调掩膜(half-tone mask)工艺制作完成，且一般地，S/D下面的有源层23为2000埃。这样再加上源漏电极引出线24自身的厚度，使得钝化层15与源漏电极引出线所对应的区域比其他区域的表面高出5950埃。当在进行rubbing的时候背向rubbing方向的源漏电极层侧rubbing的程度比较弱影响液晶的偏转而产生漏光。目前，为了避免漏光，通常需要加大挡光区BM的尺寸来减少漏光，但是相应地会增加了显示面板的开口率。
因此，现有技术中，在阵列基板制作工艺结束后，会因为源漏电极引出线两侧与源漏电极引出线上表面之间的落差比较大，使得源漏电极引出线背向rubbing方向rubbing的程度比较弱，导致有漏光现象，且通过增加BM的宽度来避免漏光现象，却减小了显示面板的开口率。
发明内容
本发明实施例提供了一种阵列基板及其制作方法、显示面板，用以减小钝化层与源漏电极引出线两侧所对应的区域和钝化层与该源漏电极引出线上表面所对应的区域之间的落差，从而提高开口率。
本发明提供了一种阵列基板的制作方法，该方法包括：
在衬底基板上依次形成源漏电极引出线和钝化层；
在对所述钝化层进行构图工艺形成过孔的同时，对所述钝化层与所述源漏电极引出线所对应的区域进行减薄处理，使减薄处理后的所述钝化层与所述源漏电极引出线所对应的区域高于其他区域的表面。
通过本发明实施例提供的阵列基板的制作方法，首先在衬底基板上依次形成源漏电极引出线和钝化层，然后在对该钝化层进行构图工艺形成过孔的同时，对该钝化层与源漏电极引出线所对应的区域进行减薄处理，使得减薄处理后的钝化层与源漏电极引出线所对应的区域高于其他区域。因此，钝化层与源漏电极引出线两侧所对应的区域的厚度大于钝化层与源漏电极引出线上表面所对应的区域的厚度，使得两者之间的落差减小，从而减少了源漏电极引出线两侧与该源漏电极引出线上表面之间的落差，使得源漏电极引出线背向rubbing方向rubbing的程度增强，防止了漏光现象，因此不需要增加BM宽度来避免漏光，从而增加了显示面板的开口率。
较佳地，在对所述钝化层进行构图工艺形成过孔的同时，对所述钝化层与所述源漏电极引出线所对应的区域进行减薄处理，使所述钝化层与所述源漏电极引出线所对应的区域高于其他区域的表面，包括：
在所述钝化层上形成光刻胶层；
采用掩膜板图形对所述光刻胶层进行曝光显影，形成光刻胶部分保留区域、光刻胶完全去除区域和光刻胶完全保留区域，其中所述光刻胶部分保留区域与所述源漏电极引出线相对应，所述光刻胶完全去除区域与钝化层中用于形成过孔的区域相对应；
对钝化层与所述光刻胶完全去除区域所对应的区域进行减薄处理；
去除光刻胶部分保留区域的光刻胶；
对钝化层与所述光刻胶部分保留区域所对应的区域进行减薄处理，同时完全去除钝化层与所述光刻胶完全去除区域所对应的区域，形成所述过孔。
在形成钝化层的过孔的同时，对钝化层与源漏电极引出线所对应的区域进行减薄处理，使得在没有增加工艺流程的前提下，避免了阵列基板的漏光现象，且简化了工艺流程。
较佳地，对钝化层与所述光刻胶完全去除区域所对应的区域进行减薄处理，包括：
刻蚀钝化层与所述光刻胶完全去除区域所对应的区域。
较佳地，刻蚀后的钝化层与所述光刻胶完全去除区域所对应的区域的厚度是其他区域的厚度的1/4～1/3。
为了防止钝化层与源漏电极引出线所对应的区域低于钝化层的其他区域的表面，可以减小到其他区域的厚度的2/3～3/4为最佳，因此在钝化层与过孔所对应的区域需要先刻蚀掉的厚度为其他区域的1/4～1/3。
较佳地，对钝化层与所述光刻胶部分保留区域所对应的区域进行减薄处理，包括：
刻蚀钝化层与所述光刻胶部分保留区域所对应的区域。
较佳地，该方法还包括：
剥离所述光刻胶完全保留区域的光刻胶。
较佳地，所述掩膜板为半色调掩膜板、灰色调掩膜板或具有狭缝的掩膜板。
本发明实施例提供了一种利用本发明提供的阵列基板的制作方法制作的阵列基板，所述阵列基板包括依次形成在衬底基板上的源漏电极引出线和钝化层，所述钝化层与所述源漏电极引出线所对应的区域高于其他区域的表面，且所述钝化层与所述源漏电极引出线所对应的区域的厚度小于其他区域的厚度。
较佳地，所述钝化层与所述源漏电极引出线所对应的区域的厚度是其他区域的厚度的2/3～3/4。
本发明实施例提供了一种显示面板，包括本发明实施例提供的阵列基板。
附图说明
图1为现有技术提供的一种阵列基板的结构示意图；
图2为本发明实施例提供的一种阵列基板的制作方法的流程示意图；
图3为本发明实施例提供的一种阵列基板的制作方法的具体流程示意图；
图4为本发明实施例提供的阵列基板的制作方法的执行步骤后的结构示意图之一；
图5为本发明实施例提供的阵列基板的制作方法的执行步骤后的结构示意图之二；
图6为本发明实施例提供的阵列基板的制作方法的执行步骤后的结构示意图之三；
图7为本发明实施例提供的阵列基板的制作方法的执行步骤后的结构示意图之四；
图8为本发明实施例提供的阵列基板的制作方法的执行步骤后的结构示意图之五；
图9为本发明实施例提供的阵列基板的制作方法的执行步骤后的结构示意图之六；
图10为本发明实施例提供的阵列基板的制作方法的执行步骤后的结构示意图之七；
图11为本发明实施例提供的阵列基板的制作方法的执行步骤后的结构示意图之八；
图12为本发明实施例提供的一种利用本发明提供的阵列基板的制作方法制作的阵列基板的的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
附图中各膜层的厚度和区域的大小形状不反映阵列基板各部件的真实比例，目的只是示意说明本发明内容。
本发明实施例提供了一种阵列基板及其制作方法、显示面板，用以减小钝化层与源漏电极引出线两侧所对应的区域和钝化层与该源漏电极引出线上表面所对应的区域之间的落差，从而提高开口率。
实施例1
参见图2，本发明提供的一种阵列基板的制作方法，该方法包括：
S101、在衬底基板上依次形成源漏电极引出线和钝化层；
需要说明的是在衬底基板上形成源漏电极引出线之前，还要在衬底基板上依次形成栅绝缘层、有源层，以及和源漏电极引出线同层设置的第一透明导电层。源漏电极引出线位于有源层之上。
S102、在对钝化层进行构图工艺形成过孔的同时，对钝化层与源漏电极引出线所对应的区域进行减薄处理，使减薄处理后的钝化层与源漏电极引出线所对应的区域高于其他区域的表面。
需要说明的是，本发明实施例中的过孔是指在显示面板中源漏电极引出线的端口处的过孔，用于通过过孔将源漏电极引出线与外界电信号进行相连。其中，将钝化层与源漏电极引出线所对应的区域进行减薄处理，但需要限定的是不能使钝化层与源漏电极引出线所对应的区域低于其他区域的表面，因此在对钝化层进行减薄处理的同时，也需要防止减薄后的钝化层太薄，而起不到原有的作用。具体地对钝化层进行减薄处理的方式，本发明不做具体限定。
通过本发明实施例提供的阵列基板的制作方法，首先在衬底基板上依次形成源漏电极引出线和钝化层，然后在对该钝化层进行构图工艺形成过孔的同时，对该钝化层与源漏电极引出线所对应的区域进行减薄处理，使得减薄处理后的钝化层与源漏电极引出线所对应的区域高于其他区域。所以，钝化层与源漏电极引出线所对应的区域的厚度会小于其他区域的厚度，因此，钝化层与源漏电极引出线两侧所对应的区域的厚度大于钝化层与源漏电极引出线上表面所对应的区域的厚度，从而减少了钝化层与源漏电极引出线两侧所对应的区域和钝化层与该源漏电极引出线上表面所对应的区域之间的落差，使得源漏电极引出线背向rubbing方向rubbing的程度增强，防止了漏光现象，因此不需要增加BM宽度来避免漏光，从而增加了开口率。
较佳地，在对钝化层进行构图工艺形成过孔的同时，对钝化层与源漏电极引出线所对应的区域进行减薄处理，使钝化层与源漏电极引出线所对应的区域高于其他区域的表面，包括：
在钝化层上形成光刻胶层；
采用掩膜板图形对光刻胶层进行曝光显影，形成光刻胶部分保留区域、光刻胶完全去除区域和光刻胶完全保留区域，其中光刻胶部分保留区域与源漏电极引出线相对应，光刻胶完全去除区域与钝化层中用于形成过孔的区域相对应；
对钝化层与光刻胶完全去除区域所对应的区域进行减薄处理；
去除光刻胶部分保留区域的光刻胶；
对钝化层与光刻胶部分保留区域所对应的区域进行减薄处理，同时完全去除钝化层与光刻胶完全去除区域所对应的区域，形成过孔。
需要说明的是，光刻胶部分保留区域对应于源漏电极引出线的上表面所对应的区域，光刻胶完全去除区域对应于源漏电极引出线端口处用于形成过孔所对应的区域，光刻胶完全保留区域对应于除了用于形成过孔和源漏电极引出线所对应的区域之外的其他区域。另外，对钝化层进行减薄处理的方式，本发明不做具体限定。
具体地，本发明实施例中在形成钝化层中的过孔的同时，对钝化层与源漏电极引出线所对应的区域进行减薄处理，因此不同增加mask数量，使得在没有增加工艺流程的前提下，避免了漏光现象，且简化了工艺流程。
较佳地，对钝化层与光刻胶完全去除区域所对应的区域进行减薄处理，包括：
刻蚀钝化层与光刻胶完全去除区域所对应的区域。
需要说明的是，刻蚀钝化层与光刻胶完全去除区域所对应的区域的方式，可以为干刻或者湿刻，或者采用其他方式刻蚀，本发明不做具体限定。
较佳地，刻蚀后的钝化层与光刻胶完全去除区域所对应的区域的厚度是其他区域的厚度的1/4～1/3。
具体地，本发明实施例中钝化层中用于形成过孔所对应的区域需要两次刻蚀来形成过孔，且在刻蚀钝化层与光刻胶完全区域去除区域所对应的区域进行减薄处理，为对钝化层中用于形成过孔区域的第一次刻蚀，第二次刻蚀为完全去除钝化层与光刻胶完全区域所对应的区域，且在第二次刻蚀的同时需要对钝化层与源漏电极引出线所对应的区域进行相同的刻蚀。本发明实施例中为了使得钝化层与源漏电极引出线所对应的区域的厚度小于其他区域的厚度，同时为为了防止钝化层与源漏电极引出线所对应的区域低于其他区域的表面，较佳地，可以将钝化层与源漏电极引出线所对应的区域的厚度减小到其他区域的厚度的2/3～3/4为最佳。所以，在对钝化层与钝化层与源漏电极引出线所对应的区域进行减薄处理时，需要减小的厚度为其他区域的1/4～1/3。当然，在对钝化层用于形成过孔所对应的区域进行第二次刻蚀的时候，也需要刻蚀掉其他区域的1/4～1/3。所以，在第一次刻蚀完成后，钝化层与过孔所对应的区域的厚度为其他区域的1/4～1/3。
需要说明的是，本发明实施例只是将刻蚀后的钝化层与光刻胶完全去除区域所对应的区域的厚度是其他区域的厚度的1/4～1/3，为较佳实施例，但不限于必须使得刻蚀后的钝化层与光刻胶完全去除区域所对应的区域的厚度是其他区域的厚度的1/4～1/3。本发明不做具体限定。
较佳地，对钝化层与光刻胶部分保留区域所对应的区域进行减薄处理，包括：
刻蚀钝化层与光刻胶部分保留区域所对应的区域。
需要说明的是，刻蚀钝化层与光刻胶部分保留区域所对应的区域的方式，可以为干刻或者湿刻，或者采用其他方式刻蚀，本发明不做具体限定。
较佳地，本发明提供的阵列基板的制作方法还包括：
剥离光刻胶完全保留区域的光刻胶。
较佳地，在利用掩膜版图形对光刻胶层进行曝光显影，形成光刻胶部分保留区域、光刻胶完全去除区域和光刻胶完全保留区域中的掩膜板为半色调掩膜板、灰色调掩膜板或具有狭缝的掩膜板。本发明不做具体限定。
下面以具体实施例为例，进行详细描述本发明实施例提供的阵列基板的制作方法，参见图3所示，具体步骤如下；
S201、在衬底基板21上形成栅极绝缘层22、有源层23、源漏电极引出线24和钝化层25，以及第一透明导电层27，如图4所示，其中图4中位于分界线A-a左侧的是用于形成源漏电极引出线的侧视图的截面示意图，位于分界线A-a右侧的是用于形成源漏电极引出线的端口的正视图的截面示意图；
一般地，有源层23的厚度为2000埃，钝化层25的厚度为6000埃，源漏电极引出线的厚度为3950埃，钝化层25与源漏电极引出线24所对应的区域的高度比其他区域的表面高出5950埃。
S202、在钝化层25上形成光刻胶层26，如图5所示；
S203、采用掩膜版图像对光刻胶层26进行曝光显影，其中对光刻胶26的m区域进行半曝光，对光刻胶26的n区域进行全曝光，其他区域通过遮光板不接收光照，如图6所示，通过利用图6所示的曝光方式，以及通过将曝光后的光刻胶26进行显影，得到如图7所示的图形，其中，m区域所对应的区域为光刻胶26部分保留区域，n区域所对应的区域为光刻胶26完全去除区域；
S204、第一次刻蚀n区域所对应的钝化层25，使得刻蚀后的钝化层25的厚度为1500埃-2000埃，如图8所示；
S205、灰化m区域所对应的光刻胶26，如图9所示；
S206、第二次刻蚀n区域所对应的钝化层25，使得n区域所对应的钝化层完全去除，同时采用同样的构图工艺，刻蚀m区域所对应的钝化层25，使得钝化层25在m区域所对应的区域的厚度为4000埃-4500埃，如图10所示；
其中，钝化层25在m区域所对应的区域的高度与其他区域的高度差为3950埃-4450埃，而现有技术中，钝化层25在m区域所对应的区域的高度与其他区域的高度差为5950埃。因此，本发明实施例提供的阵列基板的制作方法，使得源漏电极引出线的上表面与源漏电极引出线两侧之间的高度差较小。
S207、剥离剩下的所有光刻胶26，形成如图11所示的阵列基板。
综上所述，本发明实施例提供的阵列基板的制作方法，首先是在衬底基板上依次形成有源层、源漏电极层引出线和钝化层，然后在钝化层上形成光刻胶层，通过采用曝光显影，以及两次刻蚀的构图工艺，在形成钝化层的过孔的同时，对钝化层与源漏电极引出线的区域进行减薄处理，从而减小了钝化层与源漏电极引出线两侧所对应的区域和钝化层与该源漏电极引出线上表面所对应的区域之间的落差，使得源漏电极引出线背向rubbing方向rubbing的程度增强，防止了漏光的现象，因此不需要增加BM宽度来避免漏光，从而增加了开口率。
参见图12，本发明实施例提供的一种利用本发明提供的阵列基板的制作方法制作的阵列基板，阵列基板包括依次形成在衬底基板上的源漏电极引出线24和钝化层25，钝化层25与源漏电极引出线24所对应的区域(m区域)高于其他区域的表面，且钝化层25与源漏电极引出线24所对应的区域的厚度小于其他区域的厚度。
其中，阵列基板中还包括形成在衬底基板21上的栅极绝缘层22和有源层23。
较佳地，钝化层25与源漏电极引出线24所对应的区域(m区域)的厚度是其他区域的厚度的2/3～3/4。
本发明实施例中为了使得钝化层与源漏电极引出线所对应的区域的厚度小于其他区域的厚度，同时为为了防止钝化层与源漏电极引出线所对应的区域低于其他区域的表面，较佳地，可以将钝化层与源漏电极引出线所对应的区域的厚度减小到其他区域的厚度的2/3～3/4为最佳，但不限于将钝化层与源漏电极引出线所对应的区域的厚度减小到其他区域的厚度的2/3～3/4。本发明不做具体限定。
本发明实施例提供了一种显示面板，包括本发明实施例提供的阵列基板。
综上所述，本发明实施例提供的阵列基板的制作方法，首先在衬底基板上依次形成源漏电极引出线和钝化层，然后在对该钝化层进行构图工艺形成过孔的同时，对该钝化层与源漏电极引出线所对应的区域进行减薄处理，使得减薄处理后的钝化层与源漏电极引出线所对应的区域高于其他区域。所以，钝化层与源漏电极引出线所对应的区域的厚度会小于其他区域的厚度，因此，钝化层与源漏电极引出线两侧所对应的区域的厚度大于钝化层与源漏电极引出线上表面所对应的区域的厚度，从而减少了钝化层与源漏电极引出线两侧所对应的区域和钝化层与该源漏电极引出线上表面所对应的区域之间的落差，使得源漏电极引出线背向rubbing方向rubbing的程度增强，防止了漏光现象，因此不需要增加BM宽度来避免漏光，从而增加了开口率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种阵列基板的制作方法，其特征在于，该方法包括：
在衬底基板上依次形成源漏电极引出线和钝化层；
在对所述钝化层进行构图工艺形成过孔的同时，对所述钝化层与所述源漏电极引出线所对应的区域进行减薄处理，使减薄处理后的所述钝化层与所述源漏电极引出线所对应的区域高于其他区域的表面；
其中，在对所述钝化层进行构图工艺形成过孔的同时，对所述钝化层与所述源漏电极引出线所对应的区域进行减薄处理，使所述钝化层与所述源漏电极引出线所对应的区域高于其他区域的表面，包括：
在所述钝化层上形成光刻胶层；
采用掩膜板图形对所述光刻胶层进行曝光显影，形成光刻胶部分保留区域、光刻胶完全去除区域和光刻胶完全保留区域，其中所述光刻胶部分保留区域与所述源漏电极引出线相对应，所述光刻胶完全去除区域与钝化层中用于形成过孔的区域相对应；
对钝化层与所述光刻胶完全去除区域所对应的区域进行减薄处理；
去除光刻胶部分保留区域的光刻胶；
对钝化层与所述光刻胶部分保留区域所对应的区域进行减薄处理，同时完全去除钝化层与所述光刻胶完全去除区域所对应的区域，形成所述过孔；
其中，对钝化层与所述光刻胶完全去除区域所对应的区域进行减薄处理，包括：
刻蚀钝化层与所述光刻胶完全去除区域所对应的区域。
2.根据权利要求1所述的方法，其特征在于，刻蚀后的钝化层与所述光刻胶完全去除区域所对应的区域的厚度是其他区域的厚度的1/4～1/3。
3.根据权利要求1所述的方法，其特征在于，对钝化层与所述光刻胶部分保留区域所对应的区域进行减薄处理，包括：
刻蚀钝化层与所述光刻胶部分保留区域所对应的区域。
4.根据权利要求1所述的方法，其特征在于，该方法还包括：
剥离所述光刻胶完全保留区域的光刻胶。
5.根据权利要求1所述的方法，其特征在于，所述掩膜板为半色调掩膜板、灰色调掩膜板或具有狭缝的掩膜板。
6.一种利用权利要求1-5任一权项所述的阵列基板的制作方法制作的阵列基板，所述阵列基板包括依次形成在衬底基板上的源漏电极引出线和钝化层，其特征在于，所述钝化层与所述源漏电极引出线所对应的区域高于其他区域的表面，且所述钝化层与所述源漏电极引出线所对应的区域的厚度小于其他区域的厚度。
7.根据权利要求6所述的阵列基板，其特征在于，所述钝化层与所述源漏电极引出线所对应的区域的厚度是其他区域的厚度的2/3～3/4。
8.一种显示面板，其特征在于，包括权利要求6或7任一权项所述的阵列基板。
CN201510617952.2A 2015-09-24 2015-09-24 一种阵列基板及其制作方法、显示面板 Expired - Fee Related CN105097676B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510617952.2A CN105097676B (zh) 2015-09-24 2015-09-24 一种阵列基板及其制作方法、显示面板
US15/140,723 US9842867B2 (en) 2015-09-24 2016-04-28 Array substrate and method of manufacturing the same, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510617952.2A CN105097676B (zh) 2015-09-24 2015-09-24 一种阵列基板及其制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN105097676A CN105097676A (zh) 2015-11-25
CN105097676B true CN105097676B (zh) 2018-02-27

Family

ID=54577804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510617952.2A Expired - Fee Related CN105097676B (zh) 2015-09-24 2015-09-24 一种阵列基板及其制作方法、显示面板

Country Status (2)

Country Link
US (1) US9842867B2 (zh)
CN (1) CN105097676B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715207A (zh) * 2013-12-31 2014-04-09 合肥京东方光电科技有限公司 Tft阵列基板的电容及其制造方法和相关设备
CN104392920A (zh) * 2014-10-24 2015-03-04 合肥京东方光电科技有限公司 Tft阵列基板及其制作方法、显示装置
CN104614910A (zh) * 2015-02-13 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219392B (zh) * 2013-04-10 2017-04-12 合肥京东方光电科技有限公司 薄膜晶体管、阵列基板、制备方法以及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715207A (zh) * 2013-12-31 2014-04-09 合肥京东方光电科技有限公司 Tft阵列基板的电容及其制造方法和相关设备
CN104392920A (zh) * 2014-10-24 2015-03-04 合肥京东方光电科技有限公司 Tft阵列基板及其制作方法、显示装置
CN104614910A (zh) * 2015-02-13 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
US9842867B2 (en) 2017-12-12
CN105097676A (zh) 2015-11-25
US20170092665A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
CN105892221B (zh) 半色调掩模板及tft基板的制作方法
CN104536194A (zh) 一种阵列基板、其制作方法及显示装置
WO2014206015A1 (zh) 阵列基板、其制备方法及显示装置
CN104576659A (zh) 一种阵列基板及其制作方法、显示装置
CN104779256B (zh) 阵列基板及其制备方法、液晶面板
CN103208491A (zh) 阵列基板及其制造方法、显示装置
CN104934449B (zh) 显示基板及其制作方法以及显示装置
CN104932152B (zh) 液晶显示面板及液晶显示面板的制造方法
CN107086181B (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
CN106847836B (zh) Tft基板及其制作方法
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
WO2013143321A1 (zh) 阵列基板及其制造方法和显示装置
CN105957867A (zh) 阵列基板母板及其制作方法、显示装置
CN106353944A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN204302626U (zh) 一种阵列基板及显示装置
CN109031833A (zh) 用于ads显示模式的阵列基板及其制作方法和应用
WO2021128462A1 (zh) Tft 阵列基板及其制作方法
WO2016106880A1 (zh) 阵列基板的制备方法
CN108538855A (zh) 一种阵列基板的制作方法
KR102278989B1 (ko) 포토마스크 구조 및 어레이 기판 제조 방법
CN109524356A (zh) 一种阵列基板的制造方法、阵列基板及显示面板
CN107093562B (zh) 一种有机膜基板制备方法、有机膜基板以及显示面板
WO2013155843A1 (zh) 阵列基板及其制造方法和液晶显示面板
WO2014005348A1 (zh) 一种阵列基板的制作方法、阵列基板和液晶显示装置
CN203277383U (zh) 一种阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180227

Termination date: 20210924