CN104392920A - Tft阵列基板及其制作方法、显示装置 - Google Patents

Tft阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN104392920A
CN104392920A CN201410577032.8A CN201410577032A CN104392920A CN 104392920 A CN104392920 A CN 104392920A CN 201410577032 A CN201410577032 A CN 201410577032A CN 104392920 A CN104392920 A CN 104392920A
Authority
CN
China
Prior art keywords
passivation layer
thickness
data wire
layer
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410577032.8A
Other languages
English (en)
Inventor
罗强强
杨玖娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410577032.8A priority Critical patent/CN104392920A/zh
Publication of CN104392920A publication Critical patent/CN104392920A/zh
Priority to US14/802,551 priority patent/US20160190163A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

本发明提供了一种TFT阵列基板及其制作方法、显示装置，其中所述制作方法包括在形成有数据线的基板上形成钝化层，钝化层包括覆盖在数据线上的第一钝化层和覆盖在除数据线以外的其它区域上的第二钝化层；去除第一预设厚度的第一钝化层，使第一钝化层的厚度小于第二钝化层的厚度。上述制作方法中，通过在形成钝化层后去除一定厚度的覆盖在数据线上的钝化层，使覆盖在数据线上的钝化层的厚度小于覆盖在除数据线以外的其它区域上的钝化层的厚度，有效地减小了数据线厚度较厚所引起的段差，进而消除了漏光、对比度降低等问题，提高了显示品质。

Description

TFT阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT(Thin Film Transistor，薄膜晶体管)阵列基板及其制作方法、显示装置。
背景技术
TFT-LCD(Thin Film Transistor Liquid Crystal Display,薄膜晶体管液晶显示器)，因具有体积小、功耗低、无辐射等优点在平板显示器市场占据了主导地位。随着技术的进步，消费者对显示器的显示效果提出了更高的要求，对高透过率、宽视角、高开口率、低色差、低响应时间等性能的追求促使显示技术快速发展。
TFT-LCD的重要组成部分包括TFT阵列基板，TFT阵列基板朝向液晶的一面上具有取向层，制作取向层的过程包括：PI(Polyimide，聚酰亚胺)涂敷和摩擦两道工序。其中，摩擦工序为使用摩擦布对涂敷好的PI膜进行摩擦，在PI膜上形成具有一定方向的沟痕，这些沟痕能够保证液晶在没有电场的情况下以一预倾角度有序排列。摩擦产生的预倾角的大小，随摩擦的条件、PI膜材料和基板表面的平整度不同而有所改变。
如图1所示，在TFT-LCD的TFT阵列基板中，基板11上的数据线13一般会高于与其处于相同膜层位置上的其它元件(如：像素电极12)，因此覆盖数据线13上的钝化层14高于其它区域上的钝化层14，覆盖在数据线13上的钝化层与除覆盖在数据线13上的钝化层外的其余钝化层之间的高度差称为段差。该段差a会后续对PI膜的摩擦效果，造成该位置的液晶无法正常驱动，进而引起漏光、对比度降低等问题。
发明内容
为克服上述现有技术中的缺陷，本发明所要解决的技术问题为：提供一种TFT阵列基板及其制作方法、显示装置，以减小数据线所引起的段差，消除漏光、对比度降低等问题，提高显示品质。
为达到上述目的，本发明采用如下技术方案：
本发明提供了一种TFT阵列基板的制作方法，包括：在形成有数据线的基板上形成钝化层，所述钝化层包括覆盖在所述数据线上的第一钝化层和覆盖在除所述数据线以外的其它区域上的第二钝化层；去除第一预设厚度的所述第一钝化层，使所述第一钝化层的厚度小于所述第二钝化层的厚度。
优选的，在所述在形成有数据线的基板上形成钝化层与所述去除第一预设厚度的所述第一钝化层之间，还包括：在所述钝化层上形成过孔。
优选的，所述在所述钝化层上形成过孔，去除第一预设厚度的所述第一钝化层具体包括：采用半灰阶掩膜版在所述钝化层上形成具有过孔图形的光刻胶层，并使遮盖所述第一钝化层的光刻胶层的厚度小于遮盖所述第二钝化层的光刻胶层的厚度；以所述光刻胶层为掩膜刻蚀所述钝化层，形成过孔；采用灰化工艺去除遮盖所述第一钝化层的光刻胶层，暴露出所述第一钝化层的表面；以遮盖所述第二钝化层的光刻胶层为掩膜去除第一预设厚度的第一钝化层。
优选的，所述在所述钝化层上形成过孔，去除第一预设厚度的所述第一钝化层具体包括：在所述钝化层上形成具有过孔图形的光刻胶层；以所述具有过孔图形的光刻胶层为掩膜刻蚀所述钝化层，形成过孔；在所述钝化层上形成具有第一钝化层图形的光刻胶层；以所述具有第一钝化层图形的光刻胶层为掩膜去除第一预设厚度的第一钝化层。
优选的，所述第一预设厚度为所述数据线厚度的0.4倍～1.4倍。
优选的，在形成所述数据线之前还包括：形成栅极绝缘层，所述栅极绝缘层包括对应待形成数据线区域的第一栅极绝缘层和对应除所述待形成数据线区域以外的其它区域的第二栅极绝缘层；去除第二预设厚度的所述第一栅极绝缘层，使所述第一栅极绝缘层的厚度小于所述第二栅极绝缘层的厚度。
优选的，所述第二预设厚度为所述数据线厚度的0.4倍～1.4倍。
本发明还提供了一种TFT阵列基板，包括：基板及位于所述基板上的数据线，还包括：位于所述基板上的钝化层，所述钝化层包括覆盖在所述数据线上的第一钝化层和覆盖在除所述数据线以外的其它区域上的第二钝化层，所述第一钝化层的厚度小于所述第二钝化层的厚度。
优选的，所述第二钝化层与所述第一钝化层的厚度之差为所述数据线厚度的0.4倍～1.4倍。
优选的，所述TFT阵列基板还包括：位于所述基板上且形成于所述数据线之前的栅极绝缘层，所述栅极绝缘层包括对应待形成数据线区域的第一栅极绝缘层和对应除所述待形成数据线区域以外的其它区域的第二栅极绝缘层，所述第一栅极绝缘层的厚度小于所述第二栅极绝缘层的厚度。
优选的，所述TFT阵列基板包括位于所述基板上且形成于所述数据线之前的栅线，所述第二预设厚度为所述数据线厚度的0.4倍～1.4倍。
本发明还提供了一种显示装置，包括以上所述的TFT阵列基板。
本发明所提供的TFT阵列基板及其制作方法、显示装置，通过在形成钝化层后，去除一定厚度的覆盖在数据线上的钝化层，使覆盖在数据线上的钝化层的厚度小于覆盖在除数据线以外的其它区域上的钝化层的厚度，有效地减小了数据线厚度较厚所引起的段差，进而消除了漏光、对比度降低等问题，提高了显示品质。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术中TFT阵列基板沿垂直于数据线方向数据线附近的截面图；
图2～图7为本发明实施例所提供的TFT阵列基板的制作方法的各步骤图；
图8～图9为本发明实施例所提供的TFT阵列基板的制作方法中步骤S5的各具体步骤图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
本发明实施例提供了一种TFT阵列基板的制作方法，包括以下步骤：
步骤S1：在形成有栅线和有源层的基板21上形成栅极绝缘层22，如图2所示。
本步骤中，栅极绝缘层22的形成材料可为氮化硅、氧化硅等绝缘材料，形成工艺可采用淀积工艺。
由于在后续步骤中，数据线会形成于栅极绝缘层22上，因此减薄数据线所覆盖的那部分栅极绝缘层的厚度，对于减小数据线高度较高所引起的段差有一定的帮助。具体的，将栅极绝缘层22中对应待形成数据线区域的部分称为第一栅极绝缘层，将栅极绝缘层22中对应除待形成数据线区域以外的其它区域的部分称为第二栅极绝缘层，在形成栅极绝缘层22后，优选的可去除第二预设厚度的第一栅极绝缘层，使第一栅极绝缘层的厚度小于第二栅极绝缘层的厚度。
其中，去除第一栅极绝缘层的过程中可采用构图工艺在栅极绝缘层22上形成暴露出第一栅极绝缘层的光刻胶，然后以该光刻胶为掩膜刻蚀第一栅极绝缘层，直至去除掉第二预设厚度的第一栅极绝缘层。
本步骤中所去除的第一栅极绝缘层的厚度(即第二预设厚度)优选的可根据数据线的厚度确定，具体的可为数据线厚度的0.4倍～1.4倍。
相对于现有技术中直接将数据线形成于各处厚度一致的栅极绝缘层上，造成数据线与栅极绝缘层上其它元件的底部处于同一水平位置的结构，本实施例中通过将栅极绝缘层22中对应待形成数据线区域的部分去除一定的厚度，使得后续形成的数据线的底部(即朝向基板21的一面)相对于栅极绝缘层上其它元件的底部下陷，相当于将数据线嵌入栅极绝缘层22中，从而数据线的顶部(即背离基板21的一面)的高度有所降低，数据线与位于栅极绝缘层22上的其它元件的高度差(即段差)减小，后续形成于其上的取向层的平整度提高，有利于减少段差所引起的漏光、对比度降低等问题。
需要说明的是，栅线与有源层形成于不同的工艺步骤中，二者的形成顺序可根据实际需要相应调整，可先形成栅线在形成有源层，也可先形成有源层再形成栅线。栅线的形成材料可采用导电性好的金属材料，有源层的形成材料可根据所需制备的TFT阵列基板的类型进行不同的选择，例如：若需要制备的TFT阵列基板为氧化物TFT阵列基板，则有源层的形成材料可选用氧化物半导体材料。
由于图2～图7为沿垂直于数据线的方向、数据线附近的截面图，因此图中并未示出TFT的栅线、有源层、源极和漏极。
步骤S2：在形成有栅极绝缘层22的基板21上形成第一电极23，如图3所示。
第一电极23的形成过程优选的可为：采用旋涂、淀积或蒸镀等方式在栅极绝缘层21上覆盖第一电极23的材料，第一电极23的材料可采用透明导电材料，例如可为ITO(Indium Tin Oxide，氧化铟锡)，采用构图工艺对所覆盖的第一电极23的材料进行刻蚀，形成包括第一电极23的图形。
对于不同类型的液晶显示装置，第一电极23的功能和形状不同，例如：若所要形成的液晶显示装置为ADS(Advanced Super Dimension Switch，高级超维场转换)液晶显示装置，则第一电极23作为像素电极，其形状为狭缝电极。
步骤S3：在形成有第一电极23的基板21上形成数据线24，如图4所示。
数据线24的形成材料可采用导电性好的金属材料，形成工艺采用构图工艺。数据线24与第一电极23均位于栅极绝缘层22上，与数据线24同时形成的还有TFT的源极和漏极，数据线与TFT的源极电性相连，第一电极23与TFT的漏极电性相连。
虽然数据线24与第一电极23均位于栅极绝缘层22上，但是由于数据线24的厚度通常会比第一电极23的厚度厚，因此数据线24的顶部高出第一电极23。
步骤S4：在形成有数据线24的基板21上形成钝化层25，该钝化层25包括覆盖在数据线24上的第一钝化层和覆盖在除数据线24以外的其它区域上的第二钝化层，如图5所示。
本步骤中，钝化层25的形成材料优选的可为氮化硅、氧化硅等绝缘材料，形成工艺可采用淀积工艺。
在完成钝化层25的淀积后，钝化层25各处的厚度基本一致，具体的为覆盖在数据线24上的第一钝化层和覆盖在除数据线24以外的其它区域上的第二钝化层的厚度几乎相同，均为h1。但是由于数据线24的顶部高出第一电极23，因此数据线24上方所覆盖的钝化层高出其它区域(包括第一电极23)上所覆盖的钝化层，此时，数据线24所引起的段差(即第一钝化层与第二钝化层的高度差)为a1。
步骤S5：去除第一预设厚度的第一钝化层，使第一钝化层的厚度h2小于第二钝化层的厚度h1，如图6所示。
本步骤中，第一钝化层被去除掉第一预设厚度(即h1-h2)后，厚度减薄至h2，第二钝化层的厚度仍为h1，因此第一钝化层与第二钝化层高度差(即段差)减小至a2，从而后续形成于钝化层25上的取向层对应数据线24的部分与对应除数据线24以外的其它区域的部分的高度差减小，进而数据线24附近的液晶分子能够被正常驱动，消除了段差所引起的漏光、对比度下降等显示品质问题。
在完成钝化层25的淀积与在钝化层25上形成第二电极之间(即在本步骤之前或之后)，还需在钝化层25上形成用于连接外部线路的过孔。若要过孔形成于钝化层25与本步骤之间，则在钝化层25上形成过孔，去除第一预设厚度的第一钝化层具体可包括以下步骤：
步骤S51：采用半灰阶掩膜版在钝化层25上形成具有过孔图形的光刻胶层，并使遮盖第一钝化层的光刻胶层702的厚度p2小于遮盖第二钝化层的光刻胶层701的厚度p1，如图8所示。
半灰阶掩膜版掩膜版上具有全部曝光区域、部分曝光区域和遮光区域，在钝化层25上旋涂光刻胶(以所旋涂的光刻胶为正性光刻胶为例)后，将半灰阶掩膜版与钝化层25对位，使全部曝光区域对准待形成过孔区域，部分曝光区域对准数据线24所对应的区域，遮光区域对准其它区域，然后进行曝光和显影，形成所需要的光刻胶层。
步骤S52：以光刻胶层为掩膜刻蚀钝化层25，形成过孔。
步骤S53：采用灰化工艺去除遮盖第一钝化层的光刻胶层702，暴露出第一钝化层的表面，如图9所示。
由于遮盖第一钝化层的光刻胶层702的厚度小于遮盖第二钝化层的光刻胶层701的厚度p1，因此在遮盖第一钝化层的光刻胶层702完全灰化后，第二钝化层上仍然有一定厚度的光刻胶701覆盖。
步骤S54：以遮盖第二钝化层的光刻胶层701为掩膜去除第一预设厚度的第一钝化层。
上述步骤S51～S54仅通过一次构图工艺就能够完成钝化层过孔和第一预设厚度的第一钝化层的去除，不会增加额外的构图工艺，方法简单。
当然，在钝化层25上形成过孔，去除第一预设厚度的第一钝化层也可在两次构图中形成，具体过程可为：在钝化层25上形成具有过孔图形的光刻胶层，以具有过孔图形的光刻胶层为掩膜刻蚀钝化层25，形成过孔，在钝化层25上形成具有第一钝化层图形的光刻胶层，以具有第一钝化层图形的光刻胶层为掩膜去除第一预设厚度的第一钝化层。这种形成方式中，过孔的形成与第一预设厚度的第一钝化层的去除可不分先后顺序。
本步骤中，覆盖数据线24的第一钝化层被去除的厚度(即第一预设厚度)优选的可根据数据线24的实际厚度确定，例如可为数据线24厚度的0.4倍～1.4倍，更优选为0.5倍，以使减薄后的第一钝化层的厚度为减薄前的厚度的三分之一到三分之二，不会由于第一钝化层的厚度过薄引起数据线与后续形成的第二电极之间的寄生电容过大，影响TFT阵列基板的品质，同时造成绑定外围驱动芯片处的数据线容易产生划伤。
步骤S6：在钝化层25上形成第二电极26，如图7所示。
第二电极26的形成过程优选的可为：采用旋涂、淀积或蒸镀等方式在栅极绝缘层21上覆盖第二电极26的材料，第二电极26的材料可采用透明导电材料，例如可为ITO(Indium Tin Oxide，氧化铟锡)，采用构图工艺对所覆盖的第二电极26的材料进行刻蚀，形成包括第二电极26的图形。
对于不同类型的液晶显示装置，第二电极26的功能和形状不同，例如：若所要形成的液晶显示装置为ADS液晶显示装置，则第二电极26作为公共电极，其形状为面电极。
本实施例还提供了一种TFT阵列基板，如图7所示，包括：基板21；位于基板21上的数据线24；位于基板21上的钝化层25，该钝化层25包括覆盖在数据线24上的第一钝化层和覆盖在除数据线24以外的其它区域上的第二钝化层，第一钝化层的厚度小于第二钝化层的厚度。
由于本实施例所提供的TFT阵列基板中，覆盖在数据线24上的钝化层的厚度小于覆盖在除数据线24以外的其它区域上的钝化层的厚度，因此数据线24所引起的段差较小，从而阵列基板不存在段差大而引起的漏光、对比度降低等问题，显示品质较高。
本实施例中，第二钝化层与第一钝化层的厚度之差优选的为数据线24厚度的0.4倍～1.4倍，以在保证稳定的电学性能的基础上减小段差。
上述TFT阵列基板还包括：位于基板21上且形成于数据线24之前的栅极绝缘层22，该栅极绝缘层中对应待形成数据线区域的部分称为第一栅极绝缘层，对应除待形成数据线区域以外的其它区域的部分称为第二栅极绝缘层，优选的可使第一栅极绝缘层的厚度小于第二栅极绝缘层的厚度，以进一步减小数据线24引起的段差，改善显示品质。
第二预设厚度优选的可为数据线厚度的0.4倍～1.4倍，以在保证电学性能稳定的前提下减小段差。
以上述TFT阵列基板相对应的，本实施例还提供了一种显示装置，包括以上所述的TFT阵列基板，由于TFT阵列基板的段差比现有技术减小，因此由段差所引起的漏光、对比度差等问题减少或消除，这使得显示装置的显示品质比现有技术更高。
需要说明的是，本实施例中的显示装置可以为液晶面板、电子纸或OLED(Organic Light-Emitting Diode，有机发光二极管)面板，应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件中。
以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种TFT阵列基板的制作方法，其特征在于，包括：
在形成有数据线的基板上形成钝化层，所述钝化层包括覆盖在所述数据线上的第一钝化层和覆盖在除所述数据线以外的其它区域上的第二钝化层；
去除第一预设厚度的所述第一钝化层，使所述第一钝化层的厚度小于所述第二钝化层的厚度。
2.根据权利要求1所述的制作方法，其特征在于，在所述在形成有数据线的基板上形成钝化层与所述去除第一预设厚度的所述第一钝化层之间，还包括：在所述钝化层上形成过孔。
3.根据权利要求2所述的制作方法，其特征在于，所述在所述钝化层上形成过孔，去除第一预设厚度的所述第一钝化层具体包括：
采用半灰阶掩膜版在所述钝化层上形成具有过孔图形的光刻胶层，并使遮盖所述第一钝化层的光刻胶层的厚度小于遮盖所述第二钝化层的光刻胶层的厚度；
以所述光刻胶层为掩膜刻蚀所述钝化层，形成过孔；
采用灰化工艺去除遮盖所述第一钝化层的光刻胶层，暴露出所述第一钝化层的表面；
以遮盖所述第二钝化层的光刻胶层为掩膜去除第一预设厚度的第一钝化层。
4.根据权利要求2所述的制作方法，其特征在于，所述在所述钝化层上形成过孔，去除第一预设厚度的所述第一钝化层具体包括：
在所述钝化层上形成具有过孔图形的光刻胶层；
以所述具有过孔图形的光刻胶层为掩膜刻蚀所述钝化层，形成过孔；
在所述钝化层上形成具有第一钝化层图形的光刻胶层；
以所述具有第一钝化层图形的光刻胶层为掩膜去除第一预设厚度的第一钝化层。
5.根据权利要求1所述的制作方法，其特征在于，所述第一预设厚度为所述数据线厚度的0.4倍～1.4倍。
6.根据权利要求1所述的制作方法，其特征在于，在形成所述数据线之前还包括：
形成栅极绝缘层，所述栅极绝缘层包括对应待形成数据线区域的第一栅极绝缘层和对应除所述待形成数据线区域以外的其它区域的第二栅极绝缘层；
去除第二预设厚度的所述第一栅极绝缘层，使所述第一栅极绝缘层的厚度小于所述第二栅极绝缘层的厚度。
7.根据权利要求5所述的制作方法，其特征在于，所述第二预设厚度为所述数据线厚度的0.4倍～1.4倍。
8.一种TFT阵列基板，包括：基板及位于所述基板上的数据线，其特征在于，所述TFT阵列基板还包括：位于所述基板上的钝化层，所述钝化层包括覆盖在所述数据线上的第一钝化层和覆盖在除所述数据线以外的其它区域上的第二钝化层，所述第一钝化层的厚度小于所述第二钝化层的厚度。
9.根据权利要求8所述的TFT阵列基板，其特征在于，所述第二钝化层与所述第一钝化层的厚度之差为所述数据线厚度的0.4倍～1.4倍。
10.根据权利要求8所述的TFT阵列基板，其特征在于，还包括：位于所述基板上且形成于所述数据线之前的栅极绝缘层，所述栅极绝缘层包括对应待形成数据线区域的第一栅极绝缘层和对应除所述待形成数据线区域以外的其它区域的第二栅极绝缘层，所述第一栅极绝缘层的厚度小于所述第二栅极绝缘层的厚度。
11.根据权利要求10所述的TFT阵列基板，其特征在于，所述TFT阵列基板包括位于所述基板上且形成于所述数据线之前的栅线，所述第二预设厚度为所述数据线厚度的0.4倍～1.4倍。
12.一种显示装置，其特征在于，包括权利要求8～11任一项所述的TFT阵列基板。
CN201410577032.8A 2014-10-24 2014-10-24 Tft阵列基板及其制作方法、显示装置 Pending CN104392920A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410577032.8A CN104392920A (zh) 2014-10-24 2014-10-24 Tft阵列基板及其制作方法、显示装置
US14/802,551 US20160190163A1 (en) 2014-10-24 2015-07-17 Tft array substrate and method for manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410577032.8A CN104392920A (zh) 2014-10-24 2014-10-24 Tft阵列基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN104392920A true CN104392920A (zh) 2015-03-04

Family

ID=52610802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410577032.8A Pending CN104392920A (zh) 2014-10-24 2014-10-24 Tft阵列基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US20160190163A1 (zh)
CN (1) CN104392920A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097676A (zh) * 2015-09-24 2015-11-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN105957870A (zh) * 2016-06-29 2016-09-21 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板制备方法
CN106505072A (zh) * 2016-10-31 2017-03-15 昆山工研院新型平板显示技术中心有限公司 柔性显示面板及柔性显示装置
CN107527923A (zh) * 2017-08-18 2017-12-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN113126370A (zh) * 2021-04-23 2021-07-16 成都天马微电子有限公司 传输线结构及其制作方法、移相器和液晶天线

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120038874A1 (en) * 2010-08-10 2012-02-16 Dae Hyun Kim Liquid crystal display device and method of manufacturing the same
CN102929022A (zh) * 2012-10-23 2013-02-13 友达光电股份有限公司 一种液晶显示设备及其制造方法
CN103558719A (zh) * 2013-11-12 2014-02-05 深圳市华星光电技术有限公司 像素结构及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4781518B2 (ja) * 1999-11-11 2011-09-28 三星電子株式会社 反射透過複合形薄膜トランジスタ液晶表示装置
CN102736325B (zh) * 2011-03-31 2015-08-12 京东方科技集团股份有限公司 一种像素结构及其制造方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120038874A1 (en) * 2010-08-10 2012-02-16 Dae Hyun Kim Liquid crystal display device and method of manufacturing the same
CN102929022A (zh) * 2012-10-23 2013-02-13 友达光电股份有限公司 一种液晶显示设备及其制造方法
CN103558719A (zh) * 2013-11-12 2014-02-05 深圳市华星光电技术有限公司 像素结构及其制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097676A (zh) * 2015-09-24 2015-11-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
US9842867B2 (en) 2015-09-24 2017-12-12 Boe Technology Group Co., Ltd. Array substrate and method of manufacturing the same, and display panel
CN105097676B (zh) * 2015-09-24 2018-02-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN105957870A (zh) * 2016-06-29 2016-09-21 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板制备方法
CN106505072A (zh) * 2016-10-31 2017-03-15 昆山工研院新型平板显示技术中心有限公司 柔性显示面板及柔性显示装置
CN106505072B (zh) * 2016-10-31 2019-07-26 昆山工研院新型平板显示技术中心有限公司 柔性显示面板及柔性显示装置
CN107527923A (zh) * 2017-08-18 2017-12-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN107527923B (zh) * 2017-08-18 2019-11-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN113126370A (zh) * 2021-04-23 2021-07-16 成都天马微电子有限公司 传输线结构及其制作方法、移相器和液晶天线

Also Published As

Publication number Publication date
US20160190163A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
CN103151359B (zh) 一种显示装置、阵列基板及其制作方法
US9437619B2 (en) Array substrate, manufacturing method thereof and display device
CN101556417B (zh) Ffs型tft-lcd阵列基板结构及其制造方法
CN102723269B (zh) 阵列基板及其制作方法、显示装置
CN103226272B (zh) 一种阵列基板及其制备方法、显示装置
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
US9461074B2 (en) Motherboard, array substrate and fabrication method thereof, and display device
US10209594B2 (en) Thin film transistor array substrate, manufacturing method therefor, and display device
WO2017049842A1 (zh) 阵列基板及其制作方法、显示装置
US11289512B2 (en) Substrate and manufacturing method thereof, display panel and display device
CN104392920A (zh) Tft阵列基板及其制作方法、显示装置
US10515987B2 (en) Thin-film transistor array substrate and manufacturing method thereof
US10483296B2 (en) TFT and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
US20110128459A1 (en) Thin film transistor array substrate, fabrication method thereof, and liquid crystal display using the tft array substrate
US9608118B2 (en) Array substrate, display device and manufacturing method of array substrate
US20140061645A1 (en) Thin Film Transistor Array Substrate, Manufacturing Method Thereof, And Display Device
WO2015000255A1 (zh) 阵列基板、显示装置及阵列基板的制造方法
US20170373181A1 (en) Metal oxide thin film transistors (tfts) and the manufacturing method thereof
CN105448824B (zh) 阵列基板及其制作方法、显示装置
US10403761B2 (en) Array substrate and manufacturing method thereof, and display device
CN104409462A (zh) 阵列基板及其制造方法、显示装置
US9690146B2 (en) Array substrate, its manufacturing method, and display device
US10437122B2 (en) Display device, array substrate, pixel structure, and manufacturing method thereof
CN203277383U (zh) 一种阵列基板及显示装置
CN102854681B (zh) 一种阵列基板、显示装置以及阵列基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150304