CN102854681B - 一种阵列基板、显示装置以及阵列基板的制造方法 - Google Patents
一种阵列基板、显示装置以及阵列基板的制造方法 Download PDFInfo
- Publication number
- CN102854681B CN102854681B CN201210364234.5A CN201210364234A CN102854681B CN 102854681 B CN102854681 B CN 102854681B CN 201210364234 A CN201210364234 A CN 201210364234A CN 102854681 B CN102854681 B CN 102854681B
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- array base
- base palte
- resin bed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供一种阵列基板、显示装置以及阵列基板的制造方法，属于液晶显示技术领域。所述阵列基板的数据线所在的层与透明电极层之间设置有树脂层，所述树脂层具有暴露出像素区域的开口。根据本发明，能够在降低数据线与透明电极层之间的耦合电容的同时，提高阵列基板的开口率。
Description
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板、显示装置以及阵列基板的制造方法。
背景技术
薄膜晶体管液晶显示器(TFT-LCD)现已广泛的应用于各个领域，如家庭、公共场所、办公场所以及个人电子相关产品等。其中，基于高级超维场转换技术(ADvanced Super Dimension Switch，ADS)的液晶显示器由于具备高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点，因此得到越来越多的应用。ADS模式液晶显示装置通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率，大大提高TFT-LCD产品的画面品质。
在ADS模式的TFT-LCD中，数据线上方存在公共电极，所述公共电极与所述数据线之间存在耦合电容(Cdc)，所述耦合电容会带来显示时的泛绿(Greenish)以及串扰(cross talk)等问题。
为克服该问题，现有技术中的一种解决方案为，在数据线所在的层与公共电极所在的层之间设置树脂层，通过所述树脂层来减少所述数据线和所述公共电极之间的耦合电容。在该解决方案中，由于树脂层也存在于像素电极和漏电极之间，所述像素电极与所述漏电极位于不同的层，因此，需要在树脂层上形成过孔(via hole)，所述像素电极通过所述过孔与所述漏电极连接。随着显示装置的分辨率的逐步提高，子像素的面积越来越小，这样，过孔所占的面积会对阵列基板的开口率带来较大的影响。
发明内容
本发明的目的是提供一种阵列基板、显示装置以及阵列基板的制造方法，能够在降低数据线与透明电极层之间的耦合电容的同时，提高阵列基板的开口率。
为实现上述目的，本发明提供技术方案如下：
一种阵列基板，所述阵列基板的数据线所在的层与透明电极层之间设置有树脂层，所述树脂层具有暴露出像素区域的开口。
上述的阵列基板，其中：
所述阵列基板的栅线所在的层与所述透明电极层之间，以及，所述阵列基板的薄膜晶体管与所述透明电极层之间，设置有所述树脂层。
上述的阵列基板，其中，包括：
基板；
位于所述基板上的栅电极和栅线；
位于形成有栅电极和栅线的基板上的栅绝缘层；
位于栅绝缘层上的半导体层、源电极、漏电极和数据线；
位于形成有半导体层、源电极、漏电极和数据线的基板上的树脂层和像素电极，所述树脂层具有暴露出像素区域的开口，所述像素电极与所述漏电极直接连接；
位于形成有树脂层和像素电极的基板上的钝化层；
位于钝化层上的公共电极，所述公共电极包括位于所述数据线上方的第一公共电极和位于所述像素电极上方的第二公共电极。
上述的阵列基板，其中，还包括：
形成在所述源电极、漏电极与半导体层之间的欧姆接触层。
上述的阵列基板，其中：
所述树脂层的材料为不透明树脂材料。
为实现上述目的，本发明还提供一种显示装置，包括上述的阵列基板。
为实现上述目的，本发明还提供一种阵列基板的制造方法，包括：在所述阵列基板的数据线所在的层与透明电极层之间形成树脂层，并在所述树脂层中形成暴露出像素区域的开口。
上述的制造方法，其中，还包括：
在所述阵列基板的栅线所在的层与所述透明电极层之间，以及，在所述阵列基板的薄膜晶体管与所述透明电极之间，形成所述树脂层
上述的制造方法，其中，具体包括：
在基板上形成栅电极和栅线；
在形成有栅电极和栅线的基板上形成栅绝缘层；
在栅绝缘层上形成半导体层、源电极、漏电极和数据线；
在形成有半导体层、源电极、漏电极和数据线的基板上形成树脂层和像素电极，并在所述树脂层中形成暴露出像素区域的开口，所述像素电极与所述漏电极直接连接；
在形成有树脂层和像素电极的基板上形成钝化层；
在钝化层上形成公共电极，所述公共电极包括位于所述数据线上方的第一公共电极和位于所述像素电极上方的第二公共电极。
上述的制造方法，其中，还包括：
在所述源电极、漏电极与半导体层之间形成欧姆接触层。
上述的制造方法，其中，：
所述树脂层采用不透明树脂材料。
与现有技术相比，本发明通过在数据线与透明电极层之间增加树脂层，所述树脂层具有暴露出像素区域的开口，一方面，树脂层的存在降低了数据线与透明电极层之间的耦合电容，另一方面，像素电极与漏电极直接连接，在树脂层上不需要形成过孔，从而提高了阵列基板的开口率。
附图说明
图1为本发明实施例的阵列基板的平面示意图；
图2为图1所示的阵列基板的A-A向截面示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。
本发明实施例提供一种阵列基板，所述阵列基板的数据线所在的层与透明电极层之间设置有树脂层，所述树脂层具有暴露出像素区域的开口。根据本发明实施例的阵列基板，一方面，树脂层的存在降低了数据线与透明电极之间的耦合电容，另一方面，像素电极与漏电极直接连接，在树脂层上不需要形成过孔，从而提高了阵列基板的开口率。
优选地，所述阵列基板的栅线所在的层与所述透明电极层之间，以及，所述阵列基板的薄膜晶体管与所述透明电极之间，还设置有所述树脂层。同样，树脂层的存在降低了栅线与公共电极之间的耦合电容。
实际上，所述树脂层可以根据实际需要，设置在数据线、栅线、薄膜晶体管中的一个或一个以上的组合，与所述透明电极层之间。
其中，所述透明电极层可以是公共电极，也可以是像素电极。
以下给出本发明实施例的阵列基板的一种具体结构。
参照图1和图2，本发明实施例的阵列基板具体可以包括：
基板1；
位于所述基板1上的栅电极3和栅线2；
位于形成有栅电极3和栅线2的基板1上的栅绝缘层(图未示)；
位于栅绝缘层上的半导体层4；
位于形成有半导体层4的基板1上的源电极6、漏电极7和数据线5；
位于形成有源电极6、漏电极7和数据线5的基板1上的树脂层8和像素电极9，所述树脂层8具有暴露出像素区域的开口，即所述树脂层8在垂直于阵列基板表面的方向上覆盖数据线5、栅线2和薄膜晶体管，所述像素电极9与所述漏电极7直接连接；
位于形成有树脂层8和像素电极9的基板1上的钝化层10；
位于钝化层10上的公共电极11，所述公共电极11包括位于所述数据线10上方的第一公共电极111和位于所述像素电极9上方的第二公共电极112。
本发明实施例中，所述第二公共电极112为狭缝状，其可以由公共电极线(图未示)引出；所述像素电极9也可以为狭缝状。
本发明实施例中，半导体层4可以为普通硅半导体(本征半导体+掺杂半导体)，也可以为有机半导体，还可以为氧化物半导体。
优选地，为了提高薄膜晶体管的特性，可以在源电极6、漏电极7和半导体层4之间设置欧姆接触层(图未示)，改善源电极6、漏电极7和半导体层4的接触电阻。
本发明实施例中，除了上述结构之外，阵列基板的基板结构可以根据实际情况进行设置，比如：薄膜晶体管可以为顶栅结构，也可以为底栅结构，在此不做限定。
本发明实施例中，所述树脂层的材料可以为非透明树脂，使得所述树脂层还能够起到黑矩阵的作用，这样就不需要在彩膜基板上制作黑矩阵，一方面能够降低彩膜基板的制作成本，另一方面，还可以提高对位精度，降低对盒工艺的复杂度。并且，由于黑矩阵形成在阵列基板上，黑矩阵的制作不需要保留工艺冗余，黑矩阵的尺寸做到与薄膜晶体管及栅线和数据线的尺寸基本一致即可，这样，能够进一步提高阵列基板的开口率。
本发明实施例还提供一种显示装置，所述显示装置包括上述的阵列基板。所述显示装置具体可以为：液晶显示面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本发明实施例还提供上述阵列基板的制造方法，包括：在所述阵列基板的数据线所在的层与透明电极层之间形成树脂层，并在所述树脂层中形成暴露出像素区域的开口。
优选地，本发明实施例的阵列基板的制造方法还可包括：在所述阵列基板的栅线所在的层与所述透明电极层之间，以及，所述阵列基板的薄膜晶体管与所述透明电极之间，形成所述树脂层。
实际上，还可以根据实际需要，在数据线、栅线、薄膜晶体管中的一个或一个以上的组合，与所述透明电极层之间，形成所述树脂层。
其中，所述透明电极层可以是公共电极，也可以是像素电极。
以下给出本发明实施例的阵列基板的一种具体制造方法。
本发明实施例的阵列基板的制造方法，具体可以包括如下步骤：
步骤S1，在基板上形成栅电极和栅线；
首先，可以采用溅射、热蒸发或其它成膜方法，在基板上面形成栅金属层，栅金属层可以采用Cr、Mo、Al、Cu、W、Nd及其合金，并且，栅金属层可以为一层或多层；然后，在栅金属层上涂覆光刻胶；其次，采用刻画有图形的掩模板对光刻胶进行曝光和显影后，形成光刻胶完全保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应栅电极和栅线区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域之外的区域；再次，利用刻蚀工艺去除光刻胶完全去除区域的栅金属层；最后，剥离所述光刻胶完全保留区域的光刻胶，形成栅电极和栅线的图形。
步骤S2，在形成有栅电极和栅线的基板上形成栅绝缘层；
可以采用PECVD等方法，在完成步骤S1的基板上沉积栅绝缘层，栅绝缘层可以选用氧化物(例如SiOx)或者氮化物(例如SiNx)等材料。
步骤S3，在栅绝缘层上形成半导体层、源电极、漏电极和数据线；
步骤S3可以采用一次构图工艺完成，也可以采用两次构图工艺完成。
采用一次构图工艺则可包括如下步骤：
在栅绝缘层上依次形成半导体薄膜和源漏金属薄膜；在源漏金属薄膜上涂覆光刻胶；采用灰色调或半色调掩模板对光刻胶进行曝光和显影后，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源电极和漏电极区域，所述光刻胶半保留区域对应TFT沟道区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域和所述光刻胶半保留区域之外的区域；利用刻蚀工艺去除所述光刻胶完全去除区域的的源漏金属薄膜及下方的半导体薄膜，形成半导体层的图形；利用灰化工艺去除所述光刻胶半保留区域的光刻胶；利用刻蚀工艺去除所述光刻胶半保留区域的源漏金属薄膜，形成源电极、漏电极、数据线和TFT沟道的图形。
采用两次构图工艺则可包括如下步骤：
第一次构图工艺：在栅绝缘层上形成半导体薄膜；在半导体薄膜上涂覆光刻胶；采用刻画有图形的掩模板对光刻胶进行曝光和显影后，形成光刻胶完全保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应半导体层图形区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域之外的区域；利用刻蚀工艺去除光刻胶完全去除区域的半导体薄膜；剥离所述光刻胶完全保留区域的光刻胶，形成半导体层的图形。
第二次构图工艺：在形成有半导体层图形的基板上形成源漏金属薄膜；在金属薄膜上涂覆光刻胶；采用刻画有图形的掩模板对光刻胶进行曝光和显影后，形成光刻胶完全保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源电极、漏电极和数据线区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域之外的区域；利用刻蚀工艺去除光刻胶完全去除区域的源漏金属薄膜；剥离所述光刻胶完全保留区域的光刻胶，形成源电极、漏电极和数据线的图形。
其中，半导体薄膜可以为普通硅半导体(本征半导体+掺杂半导体)，也可以为有机半导体，还可以为氧化物半导体。
为了提高薄膜晶体管的特性，步骤S3中还可以包括：在源电极、漏电极和半导体层之间设置欧姆接触层，以改善源电极、漏电极和半导体层的接触电阻
步骤S4，在形成有半导体层、源电极、漏电极和数据线的基板上形成树脂层和像素电极，并在所述树脂层中形成暴露出像素区域的开口，所述像素电极与所述漏电极直接连接；
步骤S4有两种实现方式，方式一为先形成树脂层，再形成像素电极；方式二为先形成像素电极，再形成树脂层。
形成树脂层的具体过程为：首先，在形成有像素电极的基板上形成树脂薄膜(方式二)，或者，在完成步骤S3的基板上形成树脂薄膜(方式一)；然后，在树脂薄膜上涂覆光刻胶；其次，采用刻画有图形的掩模板对光刻胶进行曝光和显影后，形成光刻胶完全保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应树脂层区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域之外的区域；再次，利用刻蚀工艺去除光刻胶完全去除区域的树脂薄膜，并剥离所述光刻胶完全保留区域的光刻胶后，形成树脂层的图形，其中，所述树脂层中形成有暴露出像素区域的开口。
形成像素电极的具体过程为：首先，可以采用磁控溅射、热蒸发或其它成膜方法，在形成有树脂层的基板上形成透明导电层(方式一)，或者，在完成步骤S3的基板上形成透明导电层(方式二)，透明导电层可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料；然后，在透明导电层上涂覆光刻胶；其次，采用刻画有图形的掩模板对光刻胶进行曝光和显影后，形成光刻胶完全保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应像素电极区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域之外的区域；再次，利用刻蚀工艺去除光刻胶完全去除区域的透明导电层，并剥离所述光刻胶完全保留区域的光刻胶后，形成像素电极的图形，其中，所述像素电极与所述漏电极直接连接。
本步骤中，所述树脂层可以采用非透明树脂材料，使得所述树脂层还能够起到黑矩阵的作用，这样就不需要在彩膜基板上制作黑矩阵，一方面能够降低彩膜基板的制作成本，另一方面，还可以提高对位精度，降低对盒工艺的复杂度。并且，由于黑矩阵形成在阵列基板上，黑矩阵的制作不需要保留工艺冗余，黑矩阵的尺寸做到与薄膜晶体管及栅线和数据线的尺寸基本一致即可，这样，能够进一步提高阵列基板的开口率。
步骤S5，在形成有树脂层和像素电极的基板上形成钝化层；
可以采用PECVD等方法，在完成步骤S4的基板上沉积钝化层，钝化层可以采用SiNx或SiOx等材料。
步骤S6，在钝化层上形成公共电极，所述公共电极包括位于所述数据线上方的第一公共电极和位于所述像素电极上方的第二公共电极。
首先，可以采用磁控溅射、热蒸发或其它成膜方法，在完成步骤S5的基板上形成透明导电层，透明导电层可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料；然后，在透明导电层上涂覆光刻胶；其次，采用刻画有图形的掩模板对光刻胶进行曝光和显影后，形成光刻胶完全保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应公共电极区域，所述光刻胶完全去除区域对应所述光刻胶完全保留区域之外的区域；再次，利用刻蚀工艺去除光刻胶完全去除区域的采透明导电层，形成公共电极的图形；最后，剥离所述光刻胶完全保留区域的光刻胶。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。
Claims (9)
1.一种阵列基板，其特征在于：所述阵列基板的数据线所在的层与透明电极层之间设置有树脂层；
所述阵列基板具体包括：
基板；
位于所述基板上的栅电极和栅线；
位于形成有栅电极和栅线的基板上的栅绝缘层；
位于栅绝缘层上的半导体层、源电极、漏电极和数据线；
位于形成有半导体层、源电极、漏电极和数据线的基板上的树脂层和像素电极，所述树脂层具有暴露出像素区域的开口，所述像素电极与所述漏电极直接连接；
位于形成有树脂层和像素电极的基板上的钝化层；
位于钝化层上的公共电极，所述公共电极包括位于所述数据线上方的第一公共电极和位于所述像素电极上方的第二公共电极。
2.如权利要求1所述的阵列基板，其特征在于：
所述阵列基板的栅线所在的层与所述透明电极层之间，以及，所述阵列基板的薄膜晶体管与所述透明电极层之间，设置有所述树脂层。
3.如权利要求1所述的阵列基板，其特征在于，还包括：
形成在所述源电极、漏电极与半导体层之间的欧姆接触层。
4.如权利要求1至3中任一项所述的阵列基板，其特征在于：
所述树脂层的材料为不透明树脂材料。
5.一种显示装置，其特征在于，包括如权利要求1至4中任一项所述的阵列基板。
6.一种阵列基板的制造方法，其特征在于，包括：在所述阵列基板的数据线所在的层与透明电极层之间形成树脂层；
所述阵列基板的制造方法具体包括：
在基板上形成栅电极和栅线；
在形成有栅电极和栅线的基板上形成栅绝缘层；
在栅绝缘层上形成半导体层、源电极、漏电极和数据线；
在形成有半导体层、源电极、漏电极和数据线的基板上形成树脂层和像素电极，并在所述树脂层中形成暴露出像素区域的开口，所述像素电极与所述漏电极直接连接；
在形成有树脂层和像素电极的基板上形成钝化层；
在钝化层上形成公共电极，所述公共电极包括位于所述数据线上方的第一公共电极和位于所述像素电极上方的第二公共电极。
7.如权利要求6所述的制造方法，其特征在于，还包括：
在所述阵列基板的栅线所在的层与所述透明电极层之间，以及，在所述阵列基板的薄膜晶体管与所述透明电极层之间，形成所述树脂层。
8.如权利要求6所述的制造方法，其特征在于，还包括：
在所述源电极、漏电极与半导体层之间形成欧姆接触层。
9.如权利要求6至8中任一项所述的制造方法，其特征在于：
所述树脂层采用不透明树脂材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210364234.5A CN102854681B (zh) | 2012-09-26 | 2012-09-26 | 一种阵列基板、显示装置以及阵列基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210364234.5A CN102854681B (zh) | 2012-09-26 | 2012-09-26 | 一种阵列基板、显示装置以及阵列基板的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102854681A CN102854681A (zh) | 2013-01-02 |
| CN102854681B true CN102854681B (zh) | 2015-09-09 |
Family
ID=47401401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210364234.5A Active CN102854681B (zh) | 2012-09-26 | 2012-09-26 | 一种阵列基板、显示装置以及阵列基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102854681B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103149763B (zh) * | 2013-02-28 | 2016-04-13 | 京东方科技集团股份有限公司 | Tft-lcd阵列基板、显示面板及其制作方法 |
| CN103325794A (zh) * | 2013-05-30 | 2013-09-25 | 合肥京东方光电科技有限公司 | 一种阵列基板、显示装置及阵列基板的制作方法 |
| CN104155812A (zh) * | 2014-07-29 | 2014-11-19 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、液晶显示装置 |
| CN106932989A (zh) * | 2017-05-11 | 2017-07-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101059631A (zh) * | 2006-04-20 | 2007-10-24 | Lg.菲利浦Lcd株式会社 | 使用有机半导体材料的液晶显示器阵列基板及其制造方法 |
| CN101373301A (zh) * | 2007-08-24 | 2009-02-25 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板结构及其制造方法 |
| CN101989015A (zh) * | 2009-07-31 | 2011-03-23 | 上海天马微电子有限公司 | 一种tft阵列结构及其制造方法 |
| CN102629606A (zh) * | 2011-09-26 | 2012-08-08 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法和显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| JP4733005B2 (ja) * | 2006-04-20 | 2011-07-27 | エルジー ディスプレイ カンパニー リミテッド | 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法 |
-
2012
- 2012-09-26 CN CN201210364234.5A patent/CN102854681B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101059631A (zh) * | 2006-04-20 | 2007-10-24 | Lg.菲利浦Lcd株式会社 | 使用有机半导体材料的液晶显示器阵列基板及其制造方法 |
| CN101373301A (zh) * | 2007-08-24 | 2009-02-25 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板结构及其制造方法 |
| CN101989015A (zh) * | 2009-07-31 | 2011-03-23 | 上海天马微电子有限公司 | 一种tft阵列结构及其制造方法 |
| CN102629606A (zh) * | 2011-09-26 | 2012-08-08 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102854681A (zh) | 2013-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102645803B (zh) | 像素单元，阵列基板、液晶面板、显示装置及其制造方法 | |
| CN102681276B (zh) | 阵列基板及其制造方法以及包括该阵列基板的显示装置 | |
| US9515028B2 (en) | Array substrate, method of manufacturing the same and display device | |
| CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
| CN102629585B (zh) | 一种显示装置、薄膜晶体管、阵列基板及其制造方法 | |
| CN103226272B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN103236440B (zh) | 薄膜晶体管、阵列基板及其制造方法、显示装置 | |
| CN102707523A (zh) | 一种阵列基板的制造方法、阵列基板及显示装置 | |
| CN102645808A (zh) | 一种阵列基板的制造方法、阵列基板及显示装置 | |
| CN104037126A (zh) | 一种阵列基板的制备方法、阵列基板和显示装置 | |
| CN103439840A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| US20120113366A1 (en) | Array substrate and liquid crystal display | |
| CN102654703B (zh) | 一种阵列基板及其制造方法、以及显示设备 | |
| WO2017012306A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| WO2015000255A1 (zh) | 阵列基板、显示装置及阵列基板的制造方法 | |
| CN103325792A (zh) | 一种阵列基板及制备方法、显示装置 | |
| CN102903675A (zh) | 一种tft阵列基板、制作方法及显示装置 | |
| CN103293776A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN105448824A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102854681B (zh) | 一种阵列基板、显示装置以及阵列基板的制造方法 | |
| CN103278986A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN103676390A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103413784B (zh) | 一种阵列基板及其制备方法及显示装置 | |
| US9147697B2 (en) | Manufacturing method of array substrate, array substrate, and display apparatus | |
| CN104020621A (zh) | 一种阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |