CN104037126A - 一种阵列基板的制备方法、阵列基板和显示装置 - Google Patents

一种阵列基板的制备方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN104037126A
CN104037126A CN201410209243.6A CN201410209243A CN104037126A CN 104037126 A CN104037126 A CN 104037126A CN 201410209243 A CN201410209243 A CN 201410209243A CN 104037126 A CN104037126 A CN 104037126A
Authority
CN
China
Prior art keywords
electrode
layer
barrier layer
source electrode
etching barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410209243.6A
Other languages
English (en)
Inventor
郭建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410209243.6A priority Critical patent/CN104037126A/zh
Publication of CN104037126A publication Critical patent/CN104037126A/zh
Priority to US14/516,882 priority patent/US20150333182A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/475—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明属于显示技术领域，具体涉及一种阵列基板的制备方法、阵列基板和显示装置。一种阵列基板的制备方法，包括形成包括薄膜晶体管、像素电极以及公共电极线的步骤，形成所述薄膜晶体管包括形成包括栅极、栅绝缘层、半导体层、刻蚀阻挡层、源极和漏极的图形的步骤，所述栅极与所述公共电极线形成在同层，其中，依次形成栅绝缘薄膜和半导体薄膜，通过一次构图工艺形成包括所述半导体层的图形；再形成刻蚀阻挡薄膜，通过一次构图工艺形成包括所述栅绝缘层和所述刻蚀阻挡层的图形。该阵列基板的制备方法能够减少构图工艺次数，简化制作工艺，提升阵列基板产品的产能，提高生产效率，降低生产成本。

Description

一种阵列基板的制备方法、阵列基板和显示装置
技术领域
本发明属于显示技术领域，具体涉及一种阵列基板的制备方法、阵列基板和显示装置。
背景技术
随着科学技术的发展，平板显示装置已取代笨重的CRT显示装置日益深入人们的日常生活中。目前，常用的平板显示装置包括LCD(Liquid Crystal Display：液晶显示装置)和OLED(OrganicLight-Emitting Diode:有机发光二极管)显示装置。
不管是LCD还是OLED显示装置，都包括阵列基板，阵列基板中包括多个呈阵列排布的薄膜晶体管(Thin Film Transistor：简称TFT)构成的像素电路，每一像素电路对应一个子像素单元，薄膜晶体管作为显示装置像素的控制开关，直接关系到高性能平板显示装置的发展方向。
随着技术的发展，现有的阵列基板生产技术中出现了金属氧化物作为半导体层的薄膜晶体管(例如IGZO)，金属氧化物薄膜晶体管可以实现迁移率的大幅度提升，使得显示面板的集成度进一步提高。但是，金属氧化物(例如IGZO)由于容易受到环境水汽等的影响，且在刻蚀形成半导体层上方的源极和漏极时会腐蚀掉金属氧化物半导体层，因此，必须在半导体层上方制作一层刻蚀阻挡层(Etch Stop Layer，简称ESL)，以便在刻蚀形成源极和漏极的过程中保护金属氧化物半导体层，使金属氧化物半导体层不被刻蚀液腐蚀。
一般来说，在制备含有金属氧化物薄膜晶体管的阵列基板的过程中，所用掩模板的数量越少，即构图工艺的次数越少，则生产效率越高，成本越低。但是，在增设了刻蚀阻挡层后，为了保证与栅极同层设置的公共电极线与阵列基板中的公共电极(ADS型)或彩膜基板中的公共电极(TN型)的电连接，使得金属氧化物薄膜晶体管的阵列基板的制备工艺变的比较复杂，例如：通常的TN型阵列基板需要六次构图工艺制备形成，而在ADS型阵列基板则需八次构图工艺制备形成。
如图1A-图1F所示(图1A-图1F中竖直方向的曲线表示左右两侧的图形处于不同的剖切面，以下具体实施例部分的各图与此同)，在现有技术中，形成ADS型阵列基板的八次构图工艺分别为：
如图1A所示，采用第一次构图工艺，在基板1的上方形成包括栅极2和栅线(图1A中未示出)、公共电极线21的图形；
如图1B所示，采用第二次构图工艺，采用SiOx材料形成包括栅绝缘层3的图形，栅绝缘层3中在公共电极线21的上方形成有接触过孔31；
如图1C所示，采用第三次构图工艺，采用金属氧化物材料形成包括半导体层4的图形；
如图1D所示，采用第四次构图工艺，采用SiOx材料形成包括刻蚀阻挡层5的图形，刻蚀阻挡层5中形成有源极过孔51和漏极过孔52；
如图1E所示，采用第五次构图工艺，形成包括源极6、漏极7、公共电极连接线12和数据线(图1E中未示出)的图形，源极6通过源极过孔51与半导体层4相连，漏极7通过漏极过孔52与半导体层4相连；
如图1F所示，再采用三次构图工艺，分别形成包括像素电极9、钝化层8和公共电极10的图形，公共电极10通过公共电极连接线12与公共电极线21电连接。
可见，现有的ADS型阵列基板的制备过程中，一般需要八次构图工艺才能制备完成阵列基板，效率低，生产成本高，对产能影响较大。
发明内容
本发明所要解决的技术问题是针对现有技术中采用八次构图工艺来制作阵列基板的不足，提供一种阵列基板的制备方法、阵列基板和显示装置，该阵列基板的制备方法能够减少构图工艺次数，简化制作工艺，提高生产效率，降低生产成本。
解决本发明技术问题所采用的技术方案是该阵列基板的制备方法，包括形成包括薄膜晶体管以及像素电极、公共电极线的步骤，形成所述薄膜晶体管包括形成包括栅极、栅绝缘层、半导体层、刻蚀阻挡层、源极和漏极的图形的步骤，所述栅极与所述公共电极线形成在同层，依次形成栅绝缘薄膜和半导体薄膜，通过一次构图工艺形成包括所述半导体层的图形；再形成刻蚀阻挡薄膜，通过一次构图工艺形成包括所述栅绝缘层和所述刻蚀阻挡层的图形。
优选的是，所述通过一次构图工艺形成包括所述栅绝缘层和所述刻蚀阻挡层的图形，包括：通过一次构图工艺形成投影面积相同的所述栅绝缘层和所述刻蚀阻挡层的图形，且所述栅绝缘层和所述刻蚀阻挡层的图形包括在所述公共电极线上方并贯穿所述栅绝缘层和所述刻蚀阻挡层的接触过孔和位于所述栅极上方对应着形成源极区域的源极过孔、对应着形成漏极区域的漏极过孔，且所述刻蚀阻挡层覆盖所述栅绝缘层。
优选的是，所述通过一次构图工艺形成包括所述栅绝缘层和所述刻蚀阻挡层的图形，包括：采用双色调掩模工艺，去除所述刻蚀阻挡薄膜上方对应着形成所述源极和所述漏极区域、以及对应着部分所述公共电极线区域的光刻胶；
对所述栅绝缘薄膜和所述刻蚀阻挡薄膜同时进行干法刻蚀，形成所述包括栅绝缘层和所述刻蚀阻挡层的图形。
优选的是，在依次形成栅绝缘薄膜和半导体薄膜之前，形成包括所述栅极和所述栅线、所述公共电极线的图形；
在形成所述包括所述栅绝缘层和所述刻蚀阻挡层的图形之后，还形成包括所述源极和所述漏极、数据线、公共电极连接线的图形，所述源极至少完全覆盖所述源极过孔，所述漏极至少完全覆盖所述漏极过孔，所述数据线与所述源极电连接；
在形成包括所述源极和所述漏极、所述数据线的图形之后，还形成包括所述像素电极的图形，所述像素电极与所述漏极电连接。
一种阵列基板的制备方法，包括形成包括薄膜晶体管以及像素电极、公共电极线的步骤，形成所述薄膜晶体管包括形成包括栅极、栅绝缘层、半导体层、刻蚀阻挡层、源极和漏极的图形的步骤，所述栅极与所述公共电极线形成在同层，依次形成半导体薄膜和刻蚀阻挡薄膜，通过一次构图工艺形成包括所述半导体层和所述刻蚀阻挡层的图形。
优选的是，所述通过一次构图工艺形成包括所述半导体层和所述刻蚀阻挡层的图形，包括：通过一次构图工艺形成包括投影面积相同的所述半导体层与所述刻蚀阻挡层的图形。
优选的是，所述通过一次构图工艺形成包括所述半导体层和所述刻蚀阻挡层的图形，包括：采用双色调掩模工艺，去除形成所述半导体层的图形对应区域之外的光刻胶；对所述刻蚀阻挡薄膜进行干法刻蚀，去除所述半导体层的图形对应区域之外的所述刻蚀阻挡薄膜，露出所述半导体层的图形对应区域之外的所述半导体薄膜；
对所述半导体薄膜进行湿法刻蚀，去除所述半导体层的图形对应区域之外的所述半导体薄膜，形成包括所述半导体层的图形；
再次采用双色调掩模工艺，去除所述半导体层上方对应着形成所述源极和所述漏极的图形对应区域的光刻胶，露出所述源极和所述漏极的图形对应区域的所述刻蚀阻挡薄膜；
对所述刻蚀阻挡薄膜进行干法刻蚀，形成包括所述刻蚀阻挡层的图形，所述刻蚀阻挡层的图形包括在所述半导体层上方对应着形成源极区域的源极过孔、对应着形成漏极区域的漏极过孔。
优选的是，在依次形成栅绝缘薄膜和半导体薄膜之前，还形成包括所述栅极和所述栅线、所述公共电极线以及所述栅绝缘层的图形，所述栅绝缘层的图形包括在所述公共电极线上方形成接触过孔的图形；
在形成包括所述半导体层和所述刻蚀阻挡层的图形之后，还形成包括所述源极和所述漏极、数据线、公共电极连接线的图形，所述源极至少完全覆盖所述源极过孔，所述漏极至少完全覆盖所述漏极过孔，所述数据线与所述源极电连接；
在形成包括所述源极和所述漏极、所述数据线的图形之后，还形成包括所述像素电极的图形，所述像素电极与所述漏极电连接。
一种阵列基板的制备方法，包括形成包括薄膜晶体管以及像素电极、公共电极线的步骤，形成所述薄膜晶体管包括形成包括栅极、栅绝缘层、半导体层、刻蚀阻挡层、源极和漏极的图形的步骤，所述栅极与所述公共电极线形成在同层，依次形成刻蚀阻挡薄膜和透明电极薄膜，通过一次构图工艺形成包括所述刻蚀阻挡层和所述像素电极的图形。
优选的是，通过一次构图工艺形成包括所述刻蚀阻挡层和所述像素电极的图形，包括：通过一次构图工艺形成包括投影面积相同的所述刻蚀阻挡层和所述像素电极的图形，且所述刻蚀阻挡层和所述像素电极的图形包括贯穿所述刻蚀阻挡层和所述像素电极的源极过孔和漏极过孔。
优选的是，通过一次构图工艺形成包括所述刻蚀阻挡层和所述像素电极的图形，包括：采用双色调掩模工艺，去除对应着形成所述半导体层的图形对应区域之外、以及所述透明电极薄膜上方对应着形成所述源极和所述漏极的图形对应区域的光刻胶，露出上述区域的所述透明电极薄膜；
对所述透明电极薄膜进行湿法刻蚀，去除所述半导体层的图形对应区域之外、以及所述刻蚀阻挡薄膜上方对应着形成所述源极和所述漏极的图形对应区域的所述透明电极薄膜，露出上述区域的所述刻蚀阻挡薄膜，所述透明电极薄膜包括在对应着形成所述源极的区域形成的源极过孔的上部、对应着形成所述漏极的区域形成的漏极过孔的上部；
对所述刻蚀阻挡薄膜进行干法刻蚀，去除对应着形成所述源极和所述漏极的图形对应区域的所述刻蚀阻挡薄膜，形成包括所述刻蚀阻挡层和所述像素电极的图形。
优选的是，在形成包括所述刻蚀阻挡层和所述像素电极的图形之前，还形成包括所述栅极和所述栅线、所述公共电极线以及所述栅绝缘层的图形，所述栅绝缘层的图形中包括在所述公共电极线上方形成接触过孔的图形；
在形成包括所述刻蚀阻挡层和所述像素电极的图形之后，还形成包括所述源极和所述漏极、数据线、公共电极连接线的图形，所述源极至少完全覆盖所述源极过孔，所述漏极至少完全覆盖所述漏极过孔，所述数据线与所述源极电连接，所述漏极与所述像素电极电连接。
进一步优选的是，所述半导体层采用金属氧化物形成，所述金属氧化物包括氧化铟镓锌、氧化铟锌、氧化铟锡或氧化铟镓锡。
进一步优选的是，还包括在完成上述步骤的所述阵列基板的上方，形成钝化层以及公共电极的步骤，所述钝化层位于所述像素电极和所述公共电极之间，所述钝化层位于所述公共电极线上方的区域具有钝化层过孔，所述公共电极通过所述钝化层过孔借助所述公共电极连接线与所述公共电极线电连接。
一种阵列基板，采用上述的阵列基板的制备方法形成。
一种显示装置，包括上述的阵列基板。
本发明的有益效果是：该阵列基板的制备方法实现了采用金属氧化物(例如IGZO)制备薄膜晶体管时构图工艺的减少，能减少构图工艺次数，简化了制作工艺，提升了阵列基板产品的产能，提高了生产效率，降低了生产成本。
附图说明
图1A-图1F为现有技术的阵列基板的制备方法中各步骤的剖视图；
图2A-图2G为本发明实施例1的阵列基板的制备方法中各步骤的剖视图；
图3A-图3K为本发明实施例2的阵列基板的制备方法中各步骤的剖视图；
图4A-图4H为本发明实施例3的阵列基板的制备方法中各步骤的剖视图；
图5为本发明实施例4的阵列基板的结构示意图；
图中：1－基板；2－栅极；21-公共电极线；3－栅绝缘层；30-栅绝缘薄膜；31-接触过孔；4－半导体层；40-半导体薄膜；5－刻蚀阻挡层；50-刻蚀阻挡薄膜；51-源极过孔；52-漏极过孔；6－源极；7－漏极；8－钝化层；81－钝化层过孔；9－像素电极；90-透明电极薄膜；10-公共电极；11-光刻胶层；12-公共电极连接线。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明阵列基板的制备方法、阵列基板以及平板显示装置作进一步详细描述。
本发明中，光刻工艺，是指包括曝光、显影、刻蚀等工艺过程的利用光刻胶、掩模板、曝光机等进行刻蚀形成图形的工艺；构图工艺，包括光刻工艺，还包括打印、喷墨等其他用于形成预定图形的工艺。
实施例1：
一种阵列基板的制备方法，包括形成包括薄膜晶体管、像素电极、公共电极线以及与薄膜晶体管电连接的栅线和数据线的步骤，形成薄膜晶体管包括形成包括栅极、栅绝缘层、半导体层、刻蚀阻挡层、源极和漏极的图形的步骤，栅极与公共电极线形成在同层。在本实施例的阵列基板的制备方法中，依次形成栅绝缘薄膜和半导体薄膜，通过一次构图工艺形成包括半导体层的图形；再形成刻蚀阻挡薄膜，通过一次构图工艺形成包括栅绝缘层和刻蚀阻挡层的图形。
其中，通过一次构图工艺形成包括栅绝缘层和刻蚀阻挡层的图形，包括：通过一次构图工艺形成包括投影面积相同的栅绝缘层和刻蚀阻挡层的图形，且栅绝缘层和刻蚀阻挡层的图形包括在公共电极线上方并贯穿栅绝缘层和刻蚀阻挡层的接触过孔和位于栅极上方对应着形成源极区域的源极过孔、对应着形成漏极区域的漏极过孔，且刻蚀阻挡层覆盖栅绝缘层。在构图工艺中，通常包括采用光刻胶层作为遮光层，通过曝光工艺在光刻胶层中复制形成掩模板上的预定图形、并通过显影工艺去除光刻胶层中非预定图形之外的光刻胶的步骤，由于栅绝缘层和刻蚀阻挡层的图形由同一构图工艺同时形成，具有同一掩模板上的预定图形，因此，在理想工艺情况下，栅绝缘层和刻蚀阻挡层具有相同的投影面积(忽略其中的过孔的影响)。
具体的，在依次形成栅绝缘薄膜和半导体薄膜之前，形成包括栅极和栅线、公共电极线的图形；
在通过一次构图工艺形成包括栅绝缘层和刻蚀阻挡层的图形时，采用双色调掩模工艺，去除刻蚀阻挡薄膜上方对应着形成源极区域和漏极区域、以及对应着部分公共电极线区域的光刻胶。采用双色调掩模工艺，例如半色调(half tone)掩模工艺或灰色调(gray tone)掩模工艺，有利于形成不同厚度的光刻胶，从而采用同一掩模板形成多个厚度分布的层结构，节约掩模板成本。
对栅绝缘薄膜和刻蚀阻挡薄膜同时进行干法刻蚀，形成包括栅绝缘层和刻蚀阻挡层的图形，栅绝缘层和刻蚀阻挡层的图形包括在公共电极线上方并贯穿栅绝缘层和刻蚀阻挡层的接触过孔和位于栅极上方对应着形成源极区域的源极过孔、对应着形成漏极区域的漏极过孔，且刻蚀阻挡层覆盖栅绝缘层。
在形成包括栅绝缘层和刻蚀阻挡层的图形之后，还形成包括源极和漏极、数据线、公共电极连接线的图形，源极至少完全覆盖源极过孔，漏极至少完全覆盖漏极过孔，数据线与源极电连接；
在形成包括源极和漏极、数据线的图形之后，还形成包括像素电极的图形，像素电极与漏极电连接。
优选的是，半导体层采用金属氧化物形成，金属氧化物包括氧化铟镓锌(IGZO)、氧化铟锌、氧化铟锡或氧化铟镓锡。
具体的，如图2A-图2F所示，本实施例的阵列基板的制备方法中：
如图2A所示，在基板1的上方沉积栅极电极薄膜(例如采用Mo材料)，并采用第一次构图工艺形成包括栅极2和栅线(图2A中未示出)、公共电极线21的图形。
如图2B所示，在栅极2和公共电极线21的上方沉积栅绝缘薄膜30(例如采用SiOx材料)，但暂时不形成接触过孔。
如图2C所示，在栅绝缘薄膜30的上方沉积半导体薄膜(采用金属氧化物材料，例如IGZO)，采用第二次构图工艺形成包括半导体层4的图形。
如图2D所示，在半导体层4的上方沉积刻蚀阻挡薄膜50(例如采用SiOx材料)；如图2E所示采用第三次构图工艺形成包括栅绝缘层3和刻蚀阻挡5的图形。
具体的，先在刻蚀阻挡薄膜50的上方涂覆光刻胶形成光刻胶层(图2E中未示出)，采用双色调掩模工艺对光刻胶层进行曝光和显影，去除刻蚀阻挡薄膜50上方对应着形成源极区域和漏极区域、以及对应着部分公共电极21区域的光刻胶；并以干法刻蚀形成栅绝缘薄膜30对应着公共电极线21位置的接触过孔31、刻蚀阻挡薄膜50对应着形成源极区域的源极过孔51和漏极区域的漏极过孔52。在形成源极过孔51和漏极过孔52的刻蚀过程中，由于刻蚀阻挡薄膜50下方的半导体层4本身为金属氧化物(例如IGZO)，对刻蚀阻挡薄膜50中的SiOx材料的干法刻蚀条件无法对金属氧化物(例如IGZO)进行刻蚀，因此，随着刻蚀时间的选择，就可以实现接触过孔31、源极过孔51和漏极过孔52的形成。干刻完成后，即同时形成了包括栅绝缘层3和刻蚀阻挡层5的图形。
如图2F所示，在刻蚀阻挡层5的上方沉积源漏电极薄膜(例如采用Mo材料)，采用第四次构图工艺形成包括源极6和漏极7、数据线(图2F中未示出)的图形，源极6至少完全覆盖源极过孔51，漏极7至少完全覆盖漏极过孔52，数据线与源极6电连接。
如图2G所示，在源极6和漏极7、数据线的上方形成透明电极薄膜(例如采用ITO材料)，采用第五次构图工艺形成包括像素电极9的图形。像素电极9直接形成在漏极7的上方并部分延伸至刻蚀阻挡层5的上方，由于漏极7的下方即为刻蚀阻挡层5，因此可以减小像素电极9与漏极7的搭接位置的段差，减小像素电极9出现断线不良的风险。
一种阵列基板，采用上述的阵列基板的制备方法形成。
该阵列基板可用于直接形成TN型显示面板，在该阵列基板的上方对合彩膜基板，阵列基板中的公共电极线与彩膜基板中的公共电极电连接。与现有技术中TN型阵列基板采用六次构图工艺相比，减少了一次构图工艺，简化了制作工艺，提升了阵列基板产品的产能，提高了生产效率，降低了生产成本。
实施例2：
本实施例提供一种阵列基板的制备方法，包括形成包括薄膜晶体管、像素电极、公共电极线以及与薄膜晶体管电连接的栅线和数据线的步骤，形成薄膜晶体管包括形成包括栅极、栅绝缘层、半导体层、刻蚀阻挡层、源极和漏极的图形的步骤，栅极与公共电极线形成在同层。在本实施例的阵列基板的制备方法中，依次形成半导体薄膜和刻蚀阻挡薄膜，通过一次构图工艺形成包括半导体层和刻蚀阻挡层的图形。
其中，通过一次构图工艺形成包括半导体层和刻蚀阻挡层的图形，包括：通过一次构图工艺形成包括投影面积相同的半导体层与刻蚀阻挡层的图形。
具体的，在依次形成栅绝缘薄膜和半导体薄膜之前，还形成包括栅极、栅线、公共电极线以及栅绝缘层的图形，栅绝缘层的图形包括在公共电极线上方形成接触过孔的图形；
在通过一次构图工艺形成包括半导体层和刻蚀阻挡层的图形时，采用双色调掩模工艺，去除形成半导体层的图形对应区域之外的光刻胶；对刻蚀阻挡薄膜进行干法刻蚀，去除半导体层的图形对应区域之外的刻蚀阻挡薄膜，露出半导体层的图形对应区域之外的半导体薄膜；
对半导体薄膜进行湿法刻蚀，去除半导体层的图形对应区域之外的半导体薄膜，形成包括半导体层的图形；
再次采用双色调掩模工艺，去除半导体层上方对应着形成源极和漏极的图形对应区域的光刻胶，露出源极和漏极的图形对应区域的刻蚀阻挡薄膜；
对刻蚀阻挡薄膜进行干法刻蚀，形成包括刻蚀阻挡层的图形，刻蚀阻挡层包括在半导体层上方对应着形成源极区域的源极过孔、对应着形成漏极区域的漏极过孔；
在形成包括半导体层和刻蚀阻挡层的图形之后，还形成包括源极和漏极、数据线、公共电极连接线的图形，源极至少完全覆盖源极过孔，漏极至少完全覆盖漏极过孔，数据线与源极电连接；
在形成包括源极和漏极、数据线、公共电极连接线的图形之后，还形成包括像素电极的图形，像素电极与漏极电连接。
优选的是，半导体层采用金属氧化物形成，金属氧化物包括氧化铟镓锌(IGZO)、氧化铟锌、氧化铟锡或氧化铟镓锡。
具体的，如图3A-图3F所示，本实施例的阵列基板的制备方法中：
如图3A所示，在基板1的上方沉积栅极电极薄膜(例如采用Mo材料)，并采用第一次构图工艺形成包括栅极2和栅线(图3A中未示出)、公共电极线21的图形。
如图3B所示，在栅极2和公共电极线21的上方沉积栅绝缘薄膜(例如采用SiOx材料)，并采用第二次构图工艺形成包括栅绝缘层3的图形，栅绝缘层3的图形中包括接触过孔31。
如图3C-图3I所示，在栅绝缘层3的上方依次沉积半导体薄膜40(采用金属氧化物材料，例如IGZO)和刻蚀阻挡薄膜50(例如采用SiOx材料)，采用第三次构图工艺形成包括半导体层4和刻蚀阻挡层5的图形。
具体的，如图3D所示，先在刻蚀阻挡薄膜50的上方涂覆光刻胶层11，以双色调掩模工艺，去除形成半导体层的图形对应区域之外的光刻胶；
如图3E所示，对刻蚀阻挡薄膜50进行干法刻蚀，去除半导体层的图形对应区域之外的刻蚀阻挡薄膜50，露出半导体层的图形对应区域之外的半导体薄膜40；
如图3F所示，对半导体薄膜40进行湿法刻蚀，去除半导体层的图形对应区域之外的半导体薄膜40，形成包括半导体层4的图形；
如图3G所示，再次采用双色调掩模工艺，去除半导体层4上方对应着形成源极和漏极的图形对应区域的光刻胶，露出源极和漏极的图形对应区域的刻蚀阻挡薄膜50；
如图3H所示，对刻蚀阻挡薄膜50进行干法刻蚀，形成包括刻蚀阻挡层5的图形，刻蚀阻挡层5包括在半导体层4上方对应着形成源极区域的源极过孔51、对应着形成漏极区域的漏极过孔52；
如图3I所示，将光刻胶层11剥离去除。
如图3J所示，在刻蚀阻挡层5的上方沉积源漏电极薄膜(例如采用Mo材料)，采用第四次构图工艺形成包括源极6和漏极7、公共电极连接线12、数据线(图3J中未示出)的图形，源极6至少完全覆盖源极过孔51，漏极7至少完全覆盖漏极过孔52，数据线与源极电连接。
如图3K所示，在源极6和漏极7、数据线的上方形成透明电极薄膜(例如采用ITO材料)，采用第五次构图工艺形成包括像素电极9的图形，像素电极与漏极电连接。
一种阵列基板，采用上述的阵列基板的制备方法形成。
该阵列基板可用于直接形成TN型显示面板，在该阵列基板的上方对合彩膜基板，阵列基板中的公共电极线与彩膜基板中的公共电极电连接。与现有技术中TN型阵列基板采用六次构图工艺相比，减少了一次构图工艺，简化了制作工艺，提升了阵列基板产品的产能，提高了生产效率，降低了生产成本。
实施例3：
本实施例提供一种阵列基板的制备方法，包括形成包括薄膜晶体管、像素电极、公共电极线以及与薄膜晶体管电连接的栅线和数据线的步骤，形成薄膜晶体管包括形成包括栅极、栅绝缘层、半导体层、刻蚀阻挡层、源极和漏极的图形的步骤，栅极与公共电极线形成在同层。在本实施例的阵列基板的制备方法中，依次形成刻蚀阻挡薄膜和透明电极薄膜，通过一次构图工艺形成包括刻蚀阻挡层和像素电极的图形。
其中，通过一次构图工艺形成包括刻蚀阻挡层和像素电极的图形，包括：通过一次构图工艺形成包括投影面积相同的刻蚀阻挡层和像素电极的图形，且刻蚀阻挡层和像素电极的图形包括贯穿刻蚀阻挡层和像素电极的源极过孔和漏极过孔。
具体的，在形成包括刻蚀阻挡层和像素电极的图形之前，还形成包括栅极和栅线、公共电极线以及栅绝缘层的图形，栅绝缘层的图形中包括在公共电极线上方形成接触过孔的图形；
通过一次构图工艺形成包括刻蚀阻挡层和像素电极的图形，包括：采用双色调掩模工艺，去除对应着形成半导体层的图形对应区域之外、以及透明电极薄膜上方对应着形成源极和漏极的图形对应区域的光刻胶，露出上述区域的透明电极薄膜；
对透明电极薄膜进行湿法刻蚀，去除半导体层的图形对应区域之外、以及透明电极薄膜上方对应着形成源极和漏极的图形对应区域的透明电极薄膜，露出上述区域的刻蚀阻挡薄膜，透明电极薄膜包括在对应着形成源极区域的源极过孔的上部、对应着形成漏极区域的漏极过孔的上部；
对刻蚀阻挡薄膜进行干法刻蚀，去除对应着形成源极和漏极的图形对应区域的刻蚀阻挡薄膜，形成包括像素电极和刻蚀阻挡层的图形，像素电极和刻蚀阻挡层的图形包括完整的源极过孔和漏极过孔；
在形成包括像素电极和刻蚀阻挡层的图形之后，还形成包括源极和漏极、数据线、公共电极连接线的图形，源极至少完全覆盖源极过孔，漏极至少完全覆盖漏极过孔，数据线与源极电连接，漏极与像素电极电连接。
优选的是，半导体层采用半导体层采用金属氧化物形成，金属氧化物包括氧化铟镓锌(IGZO)、氧化铟锌、氧化铟锡或氧化铟镓锡。
具体的，如图4A-图4G所示，本实施例的阵列基板的制备方法中：
如图4A所示，在基板1的上方沉积栅极电极薄膜(例如采用Mo材料)，并采用第一次构图工艺形成包括栅极2和栅线(图4A中未示出)、公共电极线21的图形。
如图4B所示，在栅极2和公共电极线21的上方沉积栅绝缘薄膜(例如采用SiOx材料)，并采用第二次构图工艺形成包括栅绝缘层3的图形，栅绝缘层3的图形中包括接触过孔31。
如图4C所示，在栅绝缘层3的上方沉积半导体薄膜(采用金属氧化物材料，例如IGZO)，采用第三次构图工艺形成包括半导体层4的图形。
如图4D-图4G所示，在半导体层4的上方依次沉积刻蚀阻挡薄膜50(例如采用SiOx材料)和透明电极薄膜90(例如采用ITO材料)，采用第四次构图工艺形成包括刻蚀阻挡层5和像素电极9的图形。
具体的，如图4E所示，先在透明电极薄膜90的上方涂覆光刻胶，通过双色调掩模工艺，去除对应着形成半导体层4的图形对应区域之外、以及透明电极薄膜90上方对应着形成源极和漏极的图形对应区域的光刻胶层，露出上述区域的透明电极薄膜90；
如图4F所示，对透明电极薄膜90进行湿法刻蚀，去除半导体层4的图形对应区域之外、以及刻蚀阻挡薄膜50上方对应着形成源极和漏极的图形对应区域的透明电极薄膜90，露出上述区域的刻蚀阻挡薄膜50，透明电极薄膜90包括在源极区域的源极过孔的上部、漏极区域的漏极过孔的上部；
如图4G所示，对刻蚀阻挡薄膜50进行干法刻蚀，去除对应着形成源极和漏极的图形对应区域的刻蚀阻挡薄膜50，形成包括像素电极9和刻蚀阻挡层5的图形，像素电极9和刻蚀阻挡层5的图形包括完整的源极过孔51和漏极过孔52；接着将光刻胶层剥离去除。
如图4H所示，在刻蚀阻挡层的上方沉积源漏电极薄膜，采用第五次构图工艺形成包括源极6和漏极7、公共电极连接线12、数据线的图形，源极6至少完全覆盖源极过孔51，漏极7至少完全覆盖漏极过孔52，数据线与源极电连接。
一种阵列基板，采用上述的阵列基板的制备方法形成。
该阵列基板可用于直接形成TN型显示面板，在该阵列基板的上方对合彩膜基板，阵列基板中的公共电极线与彩膜基板中的公共电极电连接。与现有技术中TN型阵列基板采用六次构图工艺相比，减少了一次构图工艺，简化了制作工艺，提升了阵列基板产品的产能，提高了生产效率，降低了生产成本。
实施例1-实施例3通过对阵列基板的制备方法的改进，实现了采用金属氧化物(例如IGZO)制备薄膜晶体管时构图工艺的减少，与现有技术中阵列基板采用六次构图工艺相比，减少了一次构图工艺，简化了制作工艺，提升了阵列基板产品的产能，提高了生产效率，降低了生产成本。
实施例4：
本实施例提供一种阵列基板，本该阵列基板在实施例1、实施例2或实施例3的阵列基板的上方，还形成钝化层以及公共电极的步骤。
其中，钝化层8位于像素电极9和公共电极10之间，钝化层8位于公共电极线21上方的区域具有钝化层过孔81，公共电极线21通过钝化层过孔81借助公共电极连接线12与公共电极线21电连接。
通过在实施例1、实施例2或实施例3的阵列基板上方增设钝化层8和公共电极10，可以形成ADSDS(简称ADS，ADvancedSuper Dimension Switch，高级超维场转换技术)型液晶显示面板，即通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。针对不同应用，ADS技术的改进技术有高透过率I-ADS技术、高开口率H-ADS和高分辨率S-ADS技术等。
以实施例1中的阵列基板为例，如图5所示，在阵列基板的上方形成钝化层8和公共电极10，公共电极10通过钝化层过孔81借助公共电极连接线12与公共电极线21电连接。
实施例4通过对阵列基板的制备方法的改进，实现了采用金属氧化物(例如IGZO)制备薄膜晶体管时构图工艺的减少，与现有技术中ADS型阵列基板采用八次构图工艺相比，减少了一次构图工艺，简化了制作工艺，提升了阵列基板产品的产能，提高了生产效率，降低了生产成本。
实施例5：
本实施例提供一种显示装置，该显示装置包括实施例1-实施例4中任一的阵列基板。
该显示装置可以为：台式电脑、平板电脑、笔记本电脑、手机、PDA、GPS、车载显示、投影显示、摄像机、数码相机、电子手表、计算器、电子仪器、仪表、液晶面板、电子纸、电视机、显示器、数码相框、导航仪等任何具有显示功能的产品或部件，可应用于公共显示和虚幻显示等多个领域。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (16)

1.一种阵列基板的制备方法，包括形成包括薄膜晶体管以及像素电极、公共电极线的步骤，形成所述薄膜晶体管包括形成包括栅极、栅绝缘层、半导体层、刻蚀阻挡层、源极和漏极的图形的步骤，所述栅极与所述公共电极线形成在同层，其特征在于，依次形成栅绝缘薄膜和半导体薄膜，通过一次构图工艺形成包括所述半导体层的图形；再形成刻蚀阻挡薄膜，通过一次构图工艺形成包括所述栅绝缘层和所述刻蚀阻挡层的图形。
2.根据权利要求1所述的制备方法，其特征在于，所述通过一次构图工艺形成包括所述栅绝缘层和所述刻蚀阻挡层的图形，包括：通过一次构图工艺形成包括投影面积相同的所述栅绝缘层和所述刻蚀阻挡层的图形，且所述栅绝缘层和所述刻蚀阻挡层的图形包括在所述公共电极线上方并贯穿所述栅绝缘层和所述刻蚀阻挡层的接触过孔和位于所述栅极上方对应着形成源极区域的源极过孔、对应着形成漏极区域的漏极过孔，且所述刻蚀阻挡层覆盖所述栅绝缘层。
3.根据权利要求2所述的制备方法，其特征在于，所述通过一次构图工艺形成包括所述栅绝缘层和所述刻蚀阻挡层的图形，包括：采用双色调掩模工艺，去除所述刻蚀阻挡薄膜上方对应着形成所述源极和所述漏极区域、以及对应着部分所述公共电极线区域的光刻胶；
对所述栅绝缘薄膜和所述刻蚀阻挡薄膜同时进行干法刻蚀，形成所述包括栅绝缘层和所述刻蚀阻挡层的图形。
4.根据权利要求3所述的制备方法，其特征在于，在依次形成栅绝缘薄膜和半导体薄膜之前，形成包括所述栅极和所述栅线、所述公共电极线的图形；
在形成所述包括所述栅绝缘层和所述刻蚀阻挡层的图形之后，还形成包括所述源极和所述漏极、数据线、公共电极连接线的图形，所述源极至少完全覆盖所述源极过孔，所述漏极至少完全覆盖所述漏极过孔，所述数据线与所述源极电连接；
在形成包括所述源极和所述漏极、所述数据线的图形之后，还形成包括所述像素电极的图形，所述像素电极与所述漏极电连接。
5.一种阵列基板的制备方法，包括形成包括薄膜晶体管以及像素电极、公共电极线的步骤，形成所述薄膜晶体管包括形成包括栅极、栅绝缘层、半导体层、刻蚀阻挡层、源极和漏极的图形的步骤，所述栅极与所述公共电极线形成在同层，其特征在于，依次形成半导体薄膜和刻蚀阻挡薄膜，通过一次构图工艺形成包括所述半导体层和所述刻蚀阻挡层的图形。
6.根据权利要求5所述的制备方法，其特征在于，所述通过一次构图工艺形成包括所述半导体层和所述刻蚀阻挡层的图形，包括：通过一次构图工艺形成包括投影面积相同的所述半导体层与所述刻蚀阻挡层的图形。
7.根据权利要求6所述的制备方法，其特征在于，所述通过一次构图工艺形成包括所述半导体层和所述刻蚀阻挡层的图形，包括：采用双色调掩模工艺，去除形成所述半导体层的图形对应区域之外的光刻胶；对所述刻蚀阻挡薄膜进行干法刻蚀，去除所述半导体层的图形对应区域之外的所述刻蚀阻挡薄膜，露出所述半导体层的图形对应区域之外的所述半导体薄膜；
对所述半导体薄膜进行湿法刻蚀，去除所述半导体层的图形对应区域之外的所述半导体薄膜，形成包括所述半导体层的图形；
再次采用双色调掩模工艺，去除所述半导体层上方对应着形成所述源极和所述漏极的图形对应区域的光刻胶，露出所述源极和所述漏极的图形对应区域的所述刻蚀阻挡薄膜；
对所述刻蚀阻挡薄膜进行干法刻蚀，形成包括所述刻蚀阻挡层的图形，所述刻蚀阻挡层的图形包括在所述半导体层上方对应着形成源极区域的源极过孔、对应着形成漏极区域的漏极过孔。
8.根据权利要求7所述的制备方法，其特征在于，在依次形成栅绝缘薄膜和半导体薄膜之前，还形成包括所述栅极和所述栅线、所述公共电极线以及所述栅绝缘层的图形，所述栅绝缘层的图形包括在所述公共电极线上方形成接触过孔的图形；
在形成包括所述半导体层和所述刻蚀阻挡层的图形之后，还形成包括所述源极和所述漏极、数据线、公共电极连接线的图形，所述源极至少完全覆盖所述源极过孔，所述漏极至少完全覆盖所述漏极过孔，所述数据线与所述源极电连接；
在形成包括所述源极和所述漏极、所述数据线的图形之后，还形成包括所述像素电极的图形，所述像素电极与所述漏极电连接。
9.一种阵列基板的制备方法，包括形成包括薄膜晶体管以及像素电极、公共电极线的步骤，形成所述薄膜晶体管包括形成包括栅极、栅绝缘层、半导体层、刻蚀阻挡层、源极和漏极的图形的步骤，所述栅极与所述公共电极线形成在同层，其特征在于，依次形成刻蚀阻挡薄膜和透明电极薄膜，通过一次构图工艺形成包括所述刻蚀阻挡层和所述像素电极的图形。
10.根据权利要求9所述的制备方法，其特征在于，通过一次构图工艺形成包括所述刻蚀阻挡层和所述像素电极的图形，包括：通过一次构图工艺形成包括投影面积相同的所述刻蚀阻挡层和所述像素电极的图形，且所述刻蚀阻挡层和所述像素电极的图形包括贯穿所述刻蚀阻挡层和所述像素电极的源极过孔和漏极过孔。
11.根据权利要求10所述的制备方法，其特征在于，通过一次构图工艺形成包括所述刻蚀阻挡层和所述像素电极的图形，包括：采用双色调掩模工艺，去除对应着形成所述半导体层的图形对应区域之外、以及所述透明电极薄膜上方对应着形成所述源极和所述漏极的图形对应区域的光刻胶，露出上述区域的所述透明电极薄膜；
对所述透明电极薄膜进行湿法刻蚀，去除所述半导体层的图形对应区域之外、以及所述刻蚀阻挡薄膜上方对应着形成所述源极和所述漏极的图形对应区域的所述透明电极薄膜，露出上述区域的所述刻蚀阻挡薄膜，所述透明电极薄膜包括在对应着形成所述源极的区域形成的源极过孔的上部、对应着形成所述漏极的区域形成的漏极过孔的上部；
对所述刻蚀阻挡薄膜进行干法刻蚀，去除对应着形成所述源极和所述漏极的图形对应区域的所述刻蚀阻挡薄膜，形成包括所述刻蚀阻挡层和所述像素电极的图形。
12.根据权利要求11所述的制备方法，其特征在于，在形成包括所述刻蚀阻挡层和所述像素电极的图形之前，还形成包括所述栅极和所述栅线、所述公共电极线以及所述栅绝缘层的图形，所述栅绝缘层的图形中包括在所述公共电极线上方形成接触过孔的图形；
在形成包括所述刻蚀阻挡层和所述像素电极的图形之后，还形成包括所述源极和所述漏极、数据线、公共电极连接线的图形，所述源极至少完全覆盖所述源极过孔，所述漏极至少完全覆盖所述漏极过孔，所述数据线与所述源极电连接，所述漏极与所述像素电极电连接。
13.根据权利要求1-12任一项所述的制备方法，其特征在于，所述半导体层采用金属氧化物形成，所述金属氧化物包括氧化铟镓锌、氧化铟锌、氧化铟锡或氧化铟镓锡。
14.根据权利要求1-12任一项所述的制备方法，其特征在于，还包括在完成上述步骤的所述阵列基板的上方，形成钝化层以及公共电极的步骤，所述钝化层位于所述像素电极和所述公共电极之间，所述钝化层位于所述公共电极线上方的区域具有钝化层过孔，所述公共电极通过所述钝化层过孔借助所述公共电极连接线与所述公共电极线电连接。
15.一种阵列基板，其特征在于，采用权利要求1-14任一项所述的阵列基板的制备方法形成。
16.一种显示装置，其特征在于，包括权利要求15所述的阵列基板。
CN201410209243.6A 2014-05-16 2014-05-16 一种阵列基板的制备方法、阵列基板和显示装置 Pending CN104037126A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410209243.6A CN104037126A (zh) 2014-05-16 2014-05-16 一种阵列基板的制备方法、阵列基板和显示装置
US14/516,882 US20150333182A1 (en) 2014-05-16 2014-10-17 Method of fabricating array substrate, array substrate, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410209243.6A CN104037126A (zh) 2014-05-16 2014-05-16 一种阵列基板的制备方法、阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN104037126A true CN104037126A (zh) 2014-09-10

Family

ID=51467846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410209243.6A Pending CN104037126A (zh) 2014-05-16 2014-05-16 一种阵列基板的制备方法、阵列基板和显示装置

Country Status (2)

Country Link
US (1) US20150333182A1 (zh)
CN (1) CN104037126A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
CN104779201A (zh) * 2015-04-14 2015-07-15 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105047607A (zh) * 2015-08-11 2015-11-11 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构
CN105161504A (zh) * 2015-09-22 2015-12-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2016029564A1 (zh) * 2014-08-29 2016-03-03 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
CN105931986A (zh) * 2016-05-18 2016-09-07 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板和显示装置
WO2017020322A1 (zh) * 2015-07-31 2017-02-09 深圳市华星光电技术有限公司 一种ffs阵列基板及其制造方法和显示装置
CN108198819A (zh) * 2017-12-21 2018-06-22 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN108538859A (zh) * 2018-04-24 2018-09-14 深圳市华星光电技术有限公司 阵列基板的制作方法
CN108598004A (zh) * 2018-03-21 2018-09-28 福建华佳彩有限公司 一种igzo阵列基板的制备方法及igzo阵列基板
CN109346526A (zh) * 2018-10-19 2019-02-15 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104466020B (zh) * 2014-12-12 2017-12-15 深圳市华星光电技术有限公司 一种ltps像素单元及其制造方法
CN107195659B (zh) * 2017-05-27 2020-07-24 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
CN109585298A (zh) * 2018-10-22 2019-04-05 惠科股份有限公司 一种显示面板的制作方法和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101788738A (zh) * 2009-01-23 2010-07-28 三菱电机株式会社 薄膜晶体管阵列基板、其制造方法、及液晶显示装置
CN103163704A (zh) * 2013-01-28 2013-06-19 合肥京东方光电科技有限公司 像素结构、阵列基板及其制造方法
CN103325792A (zh) * 2013-05-23 2013-09-25 合肥京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
US20140004704A1 (en) * 2012-07-02 2014-01-02 Apple Inc. TFT Mask Reduction
WO2014054428A1 (ja) * 2012-10-01 2014-04-10 シャープ株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI373141B (en) * 2007-12-28 2012-09-21 Au Optronics Corp Liquid crystal display unit structure and the manufacturing method thereof
KR101407310B1 (ko) * 2011-12-30 2014-06-16 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP6124668B2 (ja) * 2013-04-26 2017-05-10 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101788738A (zh) * 2009-01-23 2010-07-28 三菱电机株式会社 薄膜晶体管阵列基板、其制造方法、及液晶显示装置
US20140004704A1 (en) * 2012-07-02 2014-01-02 Apple Inc. TFT Mask Reduction
WO2014054428A1 (ja) * 2012-10-01 2014-04-10 シャープ株式会社 半導体装置
CN103163704A (zh) * 2013-01-28 2013-06-19 合肥京东方光电科技有限公司 像素结构、阵列基板及其制造方法
CN103325792A (zh) * 2013-05-23 2013-09-25 合肥京东方光电科技有限公司 一种阵列基板及制备方法、显示装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893091B2 (en) 2014-08-29 2018-02-13 Boe Technology Group Co., Ltd. Array substrate and fabricating method thereof, display panel and display apparatus
WO2016029564A1 (zh) * 2014-08-29 2016-03-03 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
CN104779201B (zh) * 2015-04-14 2018-07-20 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104779201A (zh) * 2015-04-14 2015-07-15 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2017020322A1 (zh) * 2015-07-31 2017-02-09 深圳市华星光电技术有限公司 一种ffs阵列基板及其制造方法和显示装置
US9947698B2 (en) 2015-08-11 2018-04-17 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacture method of oxide semiconductor TFT substrate and structure thereof
CN105047607A (zh) * 2015-08-11 2015-11-11 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构
WO2017024612A1 (zh) * 2015-08-11 2017-02-16 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构
CN105161504A (zh) * 2015-09-22 2015-12-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105161504B (zh) * 2015-09-22 2019-01-04 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105931986A (zh) * 2016-05-18 2016-09-07 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板和显示装置
CN108198819A (zh) * 2017-12-21 2018-06-22 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN108198819B (zh) * 2017-12-21 2020-06-30 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN108598004A (zh) * 2018-03-21 2018-09-28 福建华佳彩有限公司 一种igzo阵列基板的制备方法及igzo阵列基板
CN108538859A (zh) * 2018-04-24 2018-09-14 深圳市华星光电技术有限公司 阵列基板的制作方法
CN109346526A (zh) * 2018-10-19 2019-02-15 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置

Also Published As

Publication number Publication date
US20150333182A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
CN104037126A (zh) 一种阵列基板的制备方法、阵列基板和显示装置
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN103151359B (zh) 一种显示装置、阵列基板及其制作方法
US11114474B2 (en) Thin film transistor, manufacturing method thereof, array substrate, and display panel
CN103226272B (zh) 一种阵列基板及其制备方法、显示装置
CN103474434B (zh) 阵列基板、制备方法以及显示装置
US10998353B2 (en) Array substrate and display device
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN103035568B (zh) 一种tft阵列基板及制作方法、显示装置
US10566458B2 (en) Array substrate and method for manufacturing the same
CN103107133B (zh) 阵列基板及其制造方法和显示装置
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
CN102709241A (zh) 一种薄膜晶体管阵列基板及制作方法和显示装置
CN103824865A (zh) 一种阵列基板及其制备方法和显示装置
CN105070727A (zh) 一种薄膜晶体管阵列基板、其制作方法及显示装置
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN102931138B (zh) 阵列基板及其制造方法、显示装置
CN102723309B (zh) 一种阵列基板及其制造方法和显示装置
CN103413784B (zh) 一种阵列基板及其制备方法及显示装置
CN103489874A (zh) 阵列基板及其制备方法、显示装置
US20170373099A1 (en) Array substrate, manufacturing method thereof and display device
CN102854681B (zh) 一种阵列基板、显示装置以及阵列基板的制造方法
CN203277383U (zh) 一种阵列基板及显示装置
CN202443225U (zh) 一种tft-lcd阵列基板和液晶显示器
CN103117284A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140910

RJ01 Rejection of invention patent application after publication