CN105161504B - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN105161504B CN105161504B CN201510609785.7A CN201510609785A CN105161504B CN 105161504 B CN105161504 B CN 105161504B CN 201510609785 A CN201510609785 A CN 201510609785A CN 105161504 B CN105161504 B CN 105161504B
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- photoresist
- passivation
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种阵列基板及其制作方法、显示装置,该阵列基板包括:基底,形成在基底上的薄膜晶体管和钝化层;其中,所述钝化层位于所述薄膜晶体管的上方,且在薄膜晶体管区域的厚度小于在非薄膜晶体管区域的厚度。本发明提供的阵列基板中,钝化层在薄膜晶体管区域的厚度小于在其他区域的厚度。这样就提高了阵列基板的上表面的平坦程度,有助于降低配向膜制作的工艺难度。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
随着显示器制造技术的发展,液晶显示器技术发展迅速,己经取代了传统的显像管显示器而成为未来平板显示器的主流。在液晶显示器技术领域中,薄膜晶体管液晶显示装置TFT-LCD(Thin Film Transistor Liquid Crystal Display)以其大尺寸、高度集成、功能强大、工艺灵活、低成本等优势而广泛应用于电视机、电脑等领域。
薄膜晶体管液晶显示装置包括阵列基板、彩膜基板以及在阵列基板和彩膜基板之间灌注的液晶。为了保证液晶分子能够沿着正确的方向排列,并形成一定的预倾角,需要在阵列基板和彩膜基板表面形成一层均匀的配向膜,通过摩擦之类的配向处理,使配向膜对液晶分子具有配向控制力。由于薄膜晶体管仅对应设置在阵列基板的部分区域,这样形成的阵列基板表面不平整,角段差较大,这样会增大配向膜制作的工艺难度。
发明内容
本发明的一个目的在于解决上述技术问题。
第一方面,本发明提供了一种阵列基板,包括:基底,形成在基底上的薄膜晶体管和钝化层;
其中,所述钝化层位于所述薄膜晶体管的上方,且在薄膜晶体管区域的厚度小于在非薄膜晶体管区域的厚度。
进一步的,还包括:
形成在所述钝化层上方的公共电极。
进一步的,在薄膜晶体管区域中的源漏极区域和沟道区域的交界处的钝化层的上表面为坡面。
第二方面,本发明提供了一种制作阵列基板的方法,包括:在基底上形成薄膜晶体管和钝化层的步骤:
其中,形成钝化层的步骤包括:
在薄膜晶体管的上方形成钝化材料层;
对薄膜晶体管区域的钝化材料层进行减薄刻蚀。
进一步的,所述形成钝化层的步骤还包括:
对在薄膜晶体管区域中的源漏极区域和沟道区域的交界处的钝化材料层进行处理,使在该处形成的钝化层的上表面为坡面。
进一步的,所述对薄膜晶体管区域的钝化材料层进行减薄刻蚀以及对在薄膜晶体管区域中的源漏极区域和沟道区域的交界处的钝化材料层进行处理,包括:
使用刻蚀气体对薄膜晶体管区域的钝化材料层进行减薄刻蚀,所述刻蚀气体适于使源漏极区域和沟道区域的交界处的钝化材料层的上表面被刻蚀为坡面。
进一步的,所述对薄膜晶体管区域的钝化材料层进行减薄刻蚀,包括:
在钝化材料层上形成光刻胶层,并对所形成的光刻胶层进行图案化得到光刻胶完全保留区域、光刻胶半保留区域和光刻胶去除区域;
以图案化后的光刻胶层为掩膜,进行第一次刻蚀,在对应于光刻胶去除区域的钝化材料层中形成具有预设深度的盲孔;
对图案化后的光刻胶层进行灰化,去除光刻胶半保留区域的光刻胶层;
以剩余的光刻胶层为掩膜进行第二次刻蚀,将薄膜晶体管区域以及盲孔区域的钝化材料层刻蚀掉预设厚度,得到位于盲孔区域的钝化层过孔。
进一步的,所述对所形成的光刻胶层进行图案化得到光刻胶完全保留区域,光刻胶半保留区域和光刻胶去除区域包括:
采用半曝光工艺对所形成的光刻胶层进行图案化得到光刻胶完全保留区域,光刻胶半保留区域和光刻胶去除区域。
进一步的,所述预设深度与所述预设厚度的和为所述钝化材料层的厚度。
进一步的,还包括:
在钝化层之上形成公共电极。
第三方面,本发明还提供了一种显示装置,包括上述任一项所述的阵列基板。
本发明提供的阵列基板中,钝化层在薄膜晶体管区域的厚度小于在其他区域的厚度。这样就提高了阵列基板的上表面的平坦程度,有助于降低配向膜制作的工艺难度。
附图说明
图1为本发明实施例一提供的一种阵列基板的侧视图;
图2-图7为本发明实施例一提供的一种阵列基板的俯视图。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本发明的保护范围。
第一方面,本发明提供了一种阵列基板,该阵列基板包括:
基底以及形成在基底上的薄膜晶体管;
形成在薄膜晶体管上方的钝化层;
其中,所述钝化层在薄膜晶体管区域的厚度小于在其他区域的厚度。
第二方面,本发明提供了一种制作阵列基板的方法,可以用于制作上述的阵列基板,该方法包括:在基底上依次薄膜晶体管、在薄膜晶体管之上形成钝化层的步骤:
所述形成钝化层的步骤包括:
在薄膜晶体管上形成钝化材料层;
对薄膜晶体管区域的钝化材料层进行减薄刻蚀。
本发明提供的阵列基板以及制作阵列基板的方法所制作的阵列基板中,钝化层在薄膜晶体管区域的厚度小于在其他区域的厚度。这样就提高了阵列基板的上表面的平坦程度,有助于降低配向膜工艺难度。
在具体实施时,上述的阵列基板的具体结构可能表现为不同的形式,相应的制作方法也可能不尽相同,下面结合附图对其中的一些结构以及相应的制作方法进行详细说明。
参见图1,本发明一实施例提供的阵列基板包括:基底100、形成在基底100上的栅极210和公共电极走线220,形在栅极210和公共电极走线220上方的栅绝缘层300,形成在栅绝缘层300之上的有源层400和像素电极500,形成在栅绝缘层300、有源层400之上的源极610和漏极620,其中漏极620的一部分搭接在像素电极500上;还包括形成在像素电极500之上的钝化层700,以及形成在钝化层700之上的公共电极800。其中栅极210、源极610和漏极620、有源层400共同构成薄膜晶体管,钝化层700在薄膜晶体管所在的区域T的厚度W1小于在薄膜晶体管之外的区域D的厚度W2;且在薄膜晶体管区域T内,在源极610所在区域与沟道区域(源极610和漏极620之间的区域)处以及漏极620所在区域与沟道区域的交界处T1的钝化层700的表面为坡面,钝化层700和栅绝缘层300中均形成有过孔,公共电极800通过该过孔与公共电极走线200相连。
本发明实施例提供的阵列基板中,钝化层700在薄膜晶体管所在的区域T的厚度W1小于在非薄膜晶体管区域D的厚度W2,与现有技术中钝化层在各个区域的厚度相同的情况相比,能够减少阵列基板的在薄膜晶体管区域的厚度与在其他区域D的厚度的差值,从而提高阵列基板上表面的平坦度,降低配向膜制作的工艺难度。
并且本发明实施例中,在源极610所在区域和漏极620所在区域的交界处T1的钝化层700的表面为坡面,这样能够降低阵列基板该交界处T1的段差,从而进一步提供阵列基板上表面的平坦度,进一步降低配向膜工艺难度。当然在实际应用中,不管该交界处T1的钝化层700的上表面是不是坡面(比如该交界处T1的钝化层700的上表面垂直于基底100),只要钝化层700在薄膜晶体管所在的区域T的厚度W1小于在其他区域D的厚度W2,相应的技术方案与现有技术相比,都能够提高阵列基板上表面的平坦度,从而降低配向膜制作的工艺难度,相应的技术方案均应落入本发明的保护范围。
在具体实施时,上述的栅极200以及源极610、漏极620可以采用金属材料比如Cu、Al等制作。栅绝缘层300、钝化层700可以采用SiNx(x为大于0的整数)、SiO2等绝缘材料制作,这里的像素电极500和公共电极800可以均采用ITO制作。
在具体实施时,在D区域的钝化层700的厚度可以为6000埃,而在T区域的钝化层700的厚度可以为2500埃,这样相比于现有技术,阵列基板在D区域与在T区域的厚度差可以降低3500埃左右,能够大幅提高阵列基板上表面的平坦程度。
不难理解的是,在实际应用中,本发明提供的阵列基板的结构并不限于图1中的结构形式。比如在实际应用中,上述的阵列基板中并不需要必然的包括公共电极800,相应的,此时也不必然需要在钝化层中设置用于连接公共电极800和公共走线200的钝化层过孔。进一步的,在实际应用中,上述的像素电极500也可以形成在漏极620的上方,此时钝化层700形成源极610和漏极620之上,像素电极500形成在钝化层700的上方,钝化层700中制作相应的过孔,漏电极620和像素电极500通过该过孔相连。当然当上述的阵列基板包括公共电极800时,上述的像素电极500也可以形成在漏极620的上方,钝化层700形成在该像素电极500之上或者形成在像素电极500和漏极620之间。不管阵列基板的具体结构如何,只要钝化层700在薄膜晶体管所在的区域T的厚度小于在其他区域D的厚度,都有助于提高阵列基板上表面的平坦程度,相应的技术方案均应该落入本发明的保护范围。
在具体实施时,上述的阵列基板可以采用如下方式制作:
步骤S1,在基底100上形成薄膜晶体管、公共电极走线220、栅绝缘层300以及像素电极500;其中,经步骤S1之后得到的结构可以参考图2,其中薄膜晶体管包括栅极210、形成在栅绝缘层300之上的有源层400,以及形成在栅绝缘层300之上的源极610和漏极620。这里的像素电极500形成在栅绝缘层300之上,漏极620的一部分搭接到像素电极500上;其中栅绝缘层300在对应于公共电极走线220的位置形成有绝缘层过孔;
步骤S2,在步骤S1得到的结构之上形成一层钝化材料层700。经步骤S2之后得到的结构与可以参考图3,与图2相比,还包括一层钝化材料层700。
在具体实施时,在步骤S2中可以通过化学气相沉淀的方式将SiNx(x为大于0的整数)、SiO2等绝缘材料沉积到步骤S1得到的结构之上,厚度可以为6000埃。
步骤S3,在钝化材料层700之上形成光刻胶层900,并对所形成的光刻胶层900进行图案化得到光刻胶完全保留区域,光刻胶半保留区域和光刻胶去除区域;其中,光刻胶去除区域对应于绝缘层过孔,即所要形成的钝化层过孔所在的区域,而光刻胶半保留区域对应于薄膜晶体管区域;经步骤S3之后得到的结构可以参考图4,与图3相比,还包括图案化的光刻胶层900。
在具体实施时,在步骤S3中,可以采用半曝光工艺对所形成的光刻胶层进行图案化得到光刻胶完全保留区域,光刻胶半保留区域和光刻胶去除区域。这里的半曝光工艺可以是指在曝光显影时采用半色调掩膜板或者具有狭缝的掩膜板(该掩膜板在半曝光区域和完全曝光区域的狭缝的密度不同)等进行曝光显影以在一次图案化工艺中形成具有两种形态以上的光刻胶图案。半曝光工艺的具体步骤可以参考现有技术,本发明不再详细说明。
步骤S4,以图案化后的光刻胶层900为掩膜,进行第一次刻蚀,在对应于光刻胶去除区域的钝化材料层700中形成具有预设深度的盲孔;经步骤S4之后得到的结构可以参考图5,钝化材料层700在对应于栅绝缘层过孔的位置,形成有一个预设深度的盲孔。
步骤S5,对阵列基板上的光刻胶层900进行灰化,去除光刻胶半保留区域的光刻胶层。经步骤S5得到的结构可以参考图6,与图5不同的是,光刻胶半保留区域的光刻胶被剥离。
在具体实施时,这里的对光刻胶层进行灰化可以是指使用刻蚀气体对剩余的光刻胶层整体进行干法刻蚀,使光刻胶层整体被减薄,由于在光刻胶半保留区域的光刻胶的厚度小于光刻胶完全保留区域的光刻胶的厚度,这样在光刻胶半保留半区域的光刻胶被完全刻蚀时,光刻胶完全保留区域的光刻胶还有一定厚度的剩余。
步骤S6,对剩余的光刻胶层900为掩膜,将薄膜晶体管区域的钝化材料层700以及盲孔区域的钝化材料层700刻蚀掉预设厚度,得到对应于盲孔的钝化层过孔,并剥离光刻胶层900。这里的预设厚度和预设深度的和可以为钝化材料层的厚度,具体来说,若钝化材料层的原始厚度为6000埃,则步骤S4中的预设深度可以为2500埃,而步骤S6中的预设厚度可以为3500埃,这样做能够避免过刻蚀,从而避免损坏钝化材料层700下方的结构。
在具体实施时,在步骤S6中可以选择合适的刻蚀气体使得在对薄膜晶体管区域的钝化材料层700进行刻蚀时,将在源漏极区域和沟道区域的交界处的钝化材料层700的上表面刻蚀为坡面。在具体实施时,这里的刻蚀气体可以是指SF6与O2的混合比例为1:10的混合气体。这样能够进一步提高所制作的阵列基板的平坦度,且这样的方式不会导致制作工艺的增加。经步骤S6得到的结构可以参考图7,与图6不同的是,在薄膜晶体管区域T的钝化材料层700被减薄,厚度小于其他区域D的钝化材料层的厚度,对应于绝缘层过孔的位置的钝化材料层被刻蚀掉,形成钝化层过孔。当然在实际应用中,将钝化材料层700在源漏极区域和沟道区域的交界处的上表面刻蚀为坡面也可以单独进行。
步骤S7,在步骤S6得到的结构之上形成公共电极图形800。经步骤S7得到的结构可以参考与图1。
本发明提供的阵列基板制作方法中,在制作钝化层的过程中对钝化材料层进行了减薄,减少了制作工艺,降低了制作难度。并且在进行减薄刻蚀的同时,将钝化材料层700在源漏极区域和沟道区域的交界处的上表面刻蚀为坡面,进一步降低了制作难度。当然在实际应用中,上述的减薄工艺并不必然需要在制作钝化层中进行。
第三方面,本发明还提供了一种显示装置,包括上述所述的显示基板。
这里的显示装置可以为:电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
不难理解的是,本发明提供的显示装置可以为液晶显示装置,也可以为其他类型的显示装置。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种阵列基板,其特征在于,包括:基底,形成在基底上的薄膜晶体管和钝化层;
其中,所述钝化层位于所述薄膜晶体管的上方,且在薄膜晶体管区域的厚度小于在非薄膜晶体管区域的厚度;在薄膜晶体管区域中的源漏极区域和沟道区域的交界处的钝化层的上表面为坡面;
所述钝化层采用氮化硅SiNx或氧化硅SiO2制作,其中x为大于0的整数。
2.如权利要求1所述的阵列基板,其特征在于,还包括:
形成在所述钝化层上方的公共电极。
3.一种制作阵列基板的方法,其特征在于,包括:在基底上形成薄膜晶体管和钝化层的步骤:所述钝化层采用氮化硅SiNx或氧化硅SiO2制作,其中x为大于0的整数;
其中,形成钝化层的步骤包括:
在薄膜晶体管的上方形成钝化材料层;
对薄膜晶体管区域的钝化材料层进行减薄刻蚀;
对在薄膜晶体管区域中的源漏极区域和沟道区域的交界处的钝化材料层进行处理,使在该处形成的钝化层的上表面为坡面。
4.如权利要求3所述的方法,其特征在于,所述对薄膜晶体管区域的钝化材料层进行减薄刻蚀以及对在薄膜晶体管区域中的源漏极区域和沟道区域的交界处的钝化材料层进行处理,包括:
使用刻蚀气体对薄膜晶体管区域的钝化材料层进行减薄刻蚀,所述刻蚀气体适于使源漏极区域和沟道区域的交界处的钝化材料层的上表面被刻蚀为坡面。
5.如权利要求3所述的方法,其特征在于,所述对薄膜晶体管区域的钝化材料层进行减薄刻蚀,包括:
在钝化材料层上形成光刻胶层,并对所形成的光刻胶层进行图案化得到光刻胶完全保留区域、光刻胶半保留区域和光刻胶去除区域;
以图案化后的光刻胶层为掩膜,进行第一次刻蚀,在对应于光刻胶去除区域的钝化材料层中形成具有预设深度的盲孔;
对图案化后的光刻胶层进行灰化,去除光刻胶半保留区域的光刻胶层;
以剩余的光刻胶层为掩膜进行第二次刻蚀,将薄膜晶体管区域以及盲孔区域的钝化材料层刻蚀掉预设厚度,得到位于盲孔区域的钝化层过孔。
6.如权利要求5所述的方法,其特征在于,所述对所形成的光刻胶层进行图案化得到光刻胶完全保留区域、光刻胶半保留区域和光刻胶去除区域包括:
采用半曝光工艺对所形成的光刻胶层进行图案化得到光刻胶完全保留区域、光刻胶半保留区域和光刻胶去除区域。
7.如权利要求5所述的方法,其特征在于,所述预设深度与所述预设厚度的和为所述钝化材料层的厚度。
8.如权利要求3所述的方法,其特征在于,还包括:
在钝化层之上形成公共电极。
9.一种显示装置,其特征在于,包括如权利要求1或2所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510609785.7A CN105161504B (zh) | 2015-09-22 | 2015-09-22 | 阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510609785.7A CN105161504B (zh) | 2015-09-22 | 2015-09-22 | 阵列基板及其制作方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105161504A CN105161504A (zh) | 2015-12-16 |
CN105161504B true CN105161504B (zh) | 2019-01-04 |
Family
ID=54802318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510609785.7A Active CN105161504B (zh) | 2015-09-22 | 2015-09-22 | 阵列基板及其制作方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105161504B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105931995B (zh) * | 2016-04-29 | 2018-11-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
CN108064414A (zh) * | 2016-11-23 | 2018-05-22 | 深圳市柔宇科技有限公司 | 阵列基板的制造方法 |
CN107104077B (zh) * | 2017-04-14 | 2019-04-02 | 深圳市华星光电半导体显示技术有限公司 | Tft阵列基板的制作方法 |
CN108198819B (zh) * | 2017-12-21 | 2020-06-30 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
CN110890409B (zh) * | 2019-11-29 | 2022-11-04 | 京东方科技集团股份有限公司 | 显示装置及其oled面板、oled面板的制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1945840A (zh) * | 2006-10-27 | 2007-04-11 | 京东方科技集团股份有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
CN103472612A (zh) * | 2013-09-13 | 2013-12-25 | 北京京东方光电科技有限公司 | 阵列基板制备方法、阵列基板以及液晶显示装置 |
CN104037126A (zh) * | 2014-05-16 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法、阵列基板和显示装置 |
CN104752444A (zh) * | 2015-04-24 | 2015-07-01 | 合肥鑫晟光电科技有限公司 | 显示基板及其制备方法、显示面板和显示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030027302A (ko) * | 2001-09-28 | 2003-04-07 | 삼성전자주식회사 | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 |
KR101293564B1 (ko) * | 2005-07-27 | 2013-08-06 | 삼성디스플레이 주식회사 | 액정표시장치 |
KR101251349B1 (ko) * | 2006-08-18 | 2013-04-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치. |
CN100454557C (zh) * | 2006-10-27 | 2009-01-21 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
CN1959508A (zh) * | 2006-11-10 | 2007-05-09 | 京东方科技集团股份有限公司 | 一种tft lcd阵列基板结构和制造方法 |
KR100855782B1 (ko) * | 2007-01-29 | 2008-09-01 | 비오이 하이디스 테크놀로지 주식회사 | 에프에프에스 모드 액정표시장치 및 그 제조방법 |
CN100583443C (zh) * | 2007-06-08 | 2010-01-20 | 北京京东方光电科技有限公司 | 一种薄膜晶体管结构及其制备方法 |
-
2015
- 2015-09-22 CN CN201510609785.7A patent/CN105161504B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1945840A (zh) * | 2006-10-27 | 2007-04-11 | 京东方科技集团股份有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
CN103472612A (zh) * | 2013-09-13 | 2013-12-25 | 北京京东方光电科技有限公司 | 阵列基板制备方法、阵列基板以及液晶显示装置 |
CN104037126A (zh) * | 2014-05-16 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法、阵列基板和显示装置 |
CN104752444A (zh) * | 2015-04-24 | 2015-07-01 | 合肥鑫晟光电科技有限公司 | 显示基板及其制备方法、显示面板和显示装置 |
Non-Patent Citations (1)
Title |
---|
薄膜晶体管液晶显示器四次光刻工艺研究;马亮;《中国优秀硕士学位论文全文数据库信息科技辑》;20120315(第3期);全文 |
Also Published As
Publication number | Publication date |
---|---|
CN105161504A (zh) | 2015-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105161504B (zh) | 阵列基板及其制作方法、显示装置 | |
US7507612B2 (en) | Flat panel display and fabrication method thereof | |
TW544934B (en) | A vertically aligned mode liquid crystal display | |
CN105632959B (zh) | 一种阵列基板及其制备方法和显示装置 | |
JP2007005757A (ja) | 薄膜トランジスタ、および、それの製造方法、並びに、液晶表示装置、および、それの製造方法 | |
KR20130049104A (ko) | 프린지 필드형 액정표시장치 및 그 제조방법 | |
EP3054483A1 (en) | Array substrate, manufacturing method therefor, and display apparatus | |
US10566458B2 (en) | Array substrate and method for manufacturing the same | |
WO2020248701A1 (zh) | 阵列基板、显示面板及显示装置 | |
US9502437B2 (en) | Method of manufacturing array substrate, array substrate and display device | |
CN103278979B (zh) | 平面式液晶显示器的阵列基板及其制造方法 | |
WO2015149469A1 (zh) | 阵列基板的制备方法、阵列基板、显示装置 | |
CN109148491A (zh) | 一种阵列基板及其制备方法、显示装置 | |
KR20170026327A (ko) | 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스 | |
CN102842587A (zh) | 阵列基板及其制作方法、显示装置 | |
JP4621417B2 (ja) | 液晶表示装置及びその薄膜トランジスタ表示板 | |
WO2018188160A1 (zh) | Tft基板及其制作方法 | |
US9219088B2 (en) | Array substrate, manufacturing method thereof, and display device | |
WO2018157573A1 (zh) | 一种闸电极结构及其制造方法和显示装置 | |
WO2016011692A1 (zh) | 阵列基板及其制造方法、显示装置 | |
CN104932152A (zh) | 液晶显示面板及液晶显示面板的制造方法 | |
CN105529274B (zh) | 薄膜晶体管的制作方法、阵列基板和显示装置 | |
US20160274285A1 (en) | Wire grid polarizer and method of fabricating the same | |
WO2019100494A1 (zh) | Ips型薄膜晶体管阵列基板及其制作方法 | |
US9365933B2 (en) | Method of forming a fine pattern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |