JP4621417B2 - 液晶表示装置及びその薄膜トランジスタ表示板 - Google Patents

液晶表示装置及びその薄膜トランジスタ表示板 Download PDF

Info

Publication number
JP4621417B2
JP4621417B2 JP2003313401A JP2003313401A JP4621417B2 JP 4621417 B2 JP4621417 B2 JP 4621417B2 JP 2003313401 A JP2003313401 A JP 2003313401A JP 2003313401 A JP2003313401 A JP 2003313401A JP 4621417 B2 JP4621417 B2 JP 4621417B2
Authority
JP
Japan
Prior art keywords
electrode
thin film
gate
reference electrode
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003313401A
Other languages
English (en)
Other versions
JP2004102282A (ja
Inventor
長 根 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004102282A publication Critical patent/JP2004102282A/ja
Application granted granted Critical
Publication of JP4621417B2 publication Critical patent/JP4621417B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit

Description

本発明は、液晶表示装置用薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置は、上部表示板と下部表示板間に液晶物質を注入し液晶に電界を印加して液晶の配向を変更させることによって、これを通過する光の偏光状態に変化を誘導し、偏光状態によって偏光板を通過する光の量が変わることによって画像を表示する装置である。
液晶に電界を印加するためには、二つの電極が必要であるが、このうち一つは各画素ごとに別個形成する画素電極であり、もう一つは全ての画素に共通に形成され、基準となる電位が印加される基準電極である。
液晶表示装置には、画素電極と基準電極が各々別の基板に形成されて、基板に対し垂直方向の電界を形成する垂直電界型と、二つの電極が全て同じ基板上に形成されて、基板に対し平行方向の電界を形成する平行電界型液晶表示装置がある。このうち後者をIPS(In Plane Switching)モード液晶表示装置ともいい、IPSモードは広視野角を実現するに有効であることが知られている。
しかし、IPSモードは左右の色シフトが激しく、特定方向で階調反転が発生する問題点がある。これを解決するために図10a及び図10bに示したようなSIPS(Super InPlane Switching)モードが開発された。SIPS構造は、既存IPSモードの左右の色シフトや特定方向での階調反転問題を解決した優れた構造ではあるが、これも問題点を抱えている。つまり、図10aのような構造では、データ線が屈折しているためデータ線の抵抗及び寄生容量が増加する等の問題がある。また、図10bのような構造では、基準電極が占める面積が広くて開口率が減少する等の問題がある。
本発明が解決しようとする技術的課題は、SIPSモードを越える優れた特性を示す液晶表示装置用薄膜トランジスタ表示板を提供することにある。
絶縁基板、
前記絶縁基板上に形成されているゲート線と、
前記ゲート線と絶縁されて交差しているデータ線と、
前記ゲート線と前記データ線が交差して構成される画素領域内に形成されており、複数の基準電極と、前記ゲート線と平行な基準信号線と、前記複数の基準電極及び前記基準信号線を連結しているフレームと、を含む基準電極配線と、
前記画素領域内に形成されており、中央枝部と、複数の斜め枝部と、前記中央枝部及び前記複数の斜め枝部を連結し、前記データ線と並んで形成されている幹部と、を含む画素電極と、
前記ゲート線、前記データ線及び前記画素電極に3端子がそれぞれ連結されている薄膜トランジスタとを含み、
前記基準電極と前記ゲート線がなす角度の内で小さい角度が7度から23度の間にあり、前記基準電極と前記斜め枝部は交互に配置されており、
前記複数の斜め枝部は画素電極の斜め枝部をさらに含み、前記基準信号線と重なっている前記中央枝部の端部に前記画素電極の斜め枝部が連結されており、前記画素電極の斜め枝部は前記中央枝部で折れた形状を有する薄膜トランジスタ表示板を提供する。
前記基準電極はそれが向かう方向によって第1基準電極と第2基準電極に区分され、前記第1基準電極と第2基準電極がなす角度は15度から45度の間にある。
前記斜め枝部は、前記第1基準電極と並ぶ第1枝部と前記第2基準電極と並ぶ第2枝部に区分される。
前記画素電極の斜め枝部の端部は、前記フレームと重なっている。
前記幹部と前記フレームとは重なっている。
前記基準電極の両端部は前記フレームに連結されている。
また、絶縁基板と、
前記絶縁基板上に形成されて横方向に延びているゲート線、及び前記ゲート線に連結されているゲート電極を含むゲート配線と、
前記絶縁基板上に形成されて横方向に延びている基準信号線と、複数の基準電極と、前記複数の基準電極及び前記基準信号線を連結しているフレームと、を含む基準電極配線と、
前記ゲート配線と前記基準電極配線上に形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されて前記ゲート電極と重なるチャンネル部を含む非晶質シリコン層と、
前記非晶質シリコン層上に形成されて前記ゲート電極を中心にソース部とドレーン部に分離されている抵抗性接触層と、
前記抵抗性接触層上に形成されて縦方向に延びているデータ線、前記データ線に連結されて前記ソース部上に位置するソース電極、及び前記ドレーン部上に位置するドレーン電極を含むデータ配線と、
前記ドレーン電極に連結されて中央枝部と、及び前記基準電極と平行な複数の斜め枝部と、前記中央枝部及び前記複数の斜め枝部を連結し、前記データ線と平行に形成されている幹部と、を含む画素電極と、
前記データ配線と前記画素電極上に形成されている保護膜とを含み、
前記基準電極と前記ゲート線がなす角度の内で小さい角度が7度から23度の間にあり、前記基準電極と前記斜め枝部は交互に配置されており、
前記複数の斜め枝部は画素電極の斜め枝部をさらに含み、前記基準信号線と重なっている前記中央枝部の端部に前記画素電極の斜め枝部が連結されており、前記画素電極の斜め枝部は前記中央枝部で折れた形状を有する薄膜トランジスタ表示板を提供する。
前記基準電極はそれが向かう方向によって第1基準電極と第2基準電極に区分され、前記第1基準電極と第2基準電極がなす角度は15度から45度の間にある。
前記斜め枝部は、前記第1基準電極と平行な第1枝部と前記第2基準電極と平行な第2枝部に区分される。
前記保護膜上に前記データ線に沿って形成されており、前記保護膜に形成されている接触孔を通じて前記データ線と連結されている補助データ線をさらに含む。
前記保護膜上に形成されており、前記保護膜と前記ゲート絶縁膜に形成されている接触孔を通じて前記ゲート線の端部と連結されているゲート接触補助部材、及び前記保護膜に形成されている接触孔を通じて前記データ線の端部と連結されているデータ接触補助部材をさらに含む。
前記斜め枝部の端部は、前記フレームと重なっている。
前記幹部と前記フレームとは重なっている。
前記基準電極の両端部は前記フレームに連結されている。
前記データ配線と前記画素電極は非晶質シリコン層、抵抗性接触層及び金属層の3重層から構成される。
また、第1絶縁基板と、
前記第1絶縁基板上に形成されているゲート線と、
前記ゲート線と絶縁されて交差しているデータ線と、
前記ゲート線と前記データ線が交差して構成される画素領域内に形成されており、複数の基準電極と、前記ゲート線と平行な基準信号線と、前記複数の基準電極及び前記基準信号線を連結しているフレームと、を含む基準電極配線と、
前記画素領域内に形成されており、中央枝部と、複数の斜め枝部と、前記中央枝部及び前記複数の斜め枝部を連結し、前記データ線と並んで形成されている幹部と、を含む画素電極と、
前記ゲート線、前記データ線及び前記画素電極に3端子がそれぞれ連結されている薄膜トランジスタと、
前記第1絶縁基板と対向している第2絶縁基板と、
前記第1絶縁基板と前記第2絶縁基板の間に挟持されている液晶物質とを含み、
前記基準電極と前記ゲート線がなす角度の内で小さい角度が7度から23度の間にあり、前記基準電極と前記斜め枝部は交互に配置されており、
前記複数の斜め枝部は画素電極の斜め枝部をさらに含み、前記基準信号線と重なっている前記中央枝部の端部に前記画素電極の斜め枝部が連結接続されており、前記画素電極の斜め枝部は前記中央枝部で折れた形状を有し、
前記液晶物質に含まれている液晶分子はその長軸がゲート線と平行な方向に配向されている液晶表示装置を提供する。
本発明による薄膜トランジスタ表示板は、既存のIPS構造やSIPS構造の薄膜トランジスタ表示板に比べて、側面クロストーク、データ線信号遅延、輝度、開口率等において向上した特性を示す薄膜トランジスタ表示板を得ることができる。
添付した図面を参照して本発明の実施例に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、層及び領域を明確に表現するために厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時は、中間に他の部分がないことを意味する。
次に、図面を参照して本発明の実施例による液晶表示装置用薄膜トランジスタ表示板の構造について説明する。
図1は、本発明の第1実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図2は図1のII-II’線、II’-II’’線及びII''-II''’線による断面図である。
絶縁基板110上に横方向にゲート線121が延びており、ゲート線121にはゲート電極123が連結されている。この際、ゲート線121の一方の端部分125は外部回路と連結のために幅が拡張されている。
また、絶縁基板110上には、ゲート線121平行に横方向に基準電極線131が形成されており、基準電極線131には基準電極フレーム132が連結されており、基準電極フレーム132には斜方向に延びている基準電極133a,133bが連結されている。基準電極133a,133bは右上方向基準電極133aと右下方向基準電極133bから構成される。右上方向基準電極133aは、図中右上方向に延在し、右下方向基準電極133bは、図中右下方向に延在している。右上方向基準電極133aと右下方向基準電極133bは互いに30度±15度の角度をなしている。
ゲート配線121,123,125と基準電極配線131,132,133a,133b上にはゲート絶縁膜140が形成されている。ゲート絶縁膜140上には水素で終端処理した真性半導体の非晶質シリコン層151,154が形成されている。非晶質シリコン層151は、ゲート電極123上に位置する薄膜トランジスタのチャンネル対応部154(本来はチャンネル自身であるが、説明の都合により、チャンネル周辺を含むこともある)から縦方向に長く伸びており、上下のチャンネル対応部154を連結しながらデータ線171に沿って形成されている。非晶質シリコン層151,154の上には抵抗性接触層161,163,165が形成されている。抵抗性接触層161,163,165はチャンネル対応部154上で両側に分離されてソース部接触層163とドレーン部接触層165を構成する点を除けば非晶質シリコン層151,154と大体同じ平面的模様を有する。この際、抵抗性接触層161,163,165はN型不純物で高濃度にドーピングされた非晶質シリコンを用いて構成される。
抵抗性接触層161,163,165上にはデータ線171が縦方向に延びており、データ線171には分枝としてソース電極173が形成されている。ソース電極173はソース部接触層163上に形成されている。ドレーン部接触層165上にはドレーン電極175が形成されており、ドレーン電極175は画素電極幹部172と連結されている。データ線171の一方の端部分179は外部回路と連結するために幅が拡張されている。
ゲート電極123、チャンネル対応部154、ソース部及びドレーン部接触層163,165、ソース電極173及びドレーン電極175などからなる薄膜トランジスタは、ゲート線121を通じて伝達される走査信号によってデータ線171に沿って伝達される画像信号を画素電極172,174a,174b,174cに伝達または遮断するスイッチング素子である。スイッチング素子は多結晶シリコンを利用して形成することもできる。
画素電極172,174a,174b,174cは、データ線171と平行で、ドレーン電極175と連結されている縦方向の幹部172と、幹部172に連結されており斜方向または横方向に延びている枝部174a,174b,174cとからなる。枝部174a,174b,174cは右上方向枝部174b、右下方向枝部174a及び右側に延びて端部で分かれる中央枝部174cから構成される。右下方向枝部174aは図中右下方向に延在し、右上方向仮支部174bは図中右上方向に延在し、中央枝部174cは、図中右側に延在し枝分かれしている。右下方向枝部174aと右上方向仮支部174bは、互いに30度±15度の間の角度をなす。中央枝部174cの分かれた部分も30度±15度の間の角度で分かれている。
この際、画素電極の右下方向枝部174aは右下方向基準電極133aと平行に並び、右上方向枝部174bは右上方向基準電極133bと平行に並んでいる。中央枝部174cの分かれた二つの部分も、各々右下方向基準電極133aまたは右上方向基準電極133bと平行に並んでいる。
従って、基準電極133a,133bはゲート線121に対して約15度±8度の角度をなす。つまり、約7度から23度の間の角度をなす。基準電極133a,133bのゲート線121に対する角度は鈍角でも表示できるが、ここでは鋭角を基準に表現する。
画素電極172,174a,174b,174c及びデータ配線171,173,175,179上には保護膜180が形成されている。保護膜180はソース電極173とドレーン電極175の間に露出されている非晶質シリコン層のチャンネル対応部154を保護する役割をする。保護膜180にはゲート線の幅が拡張された端部125、データ線の幅が拡張された端部179及びデータ線171をそれぞれ露出する接触孔181,182,183が形成されている。
保護膜180上には、ITO、IZOまたはクロム(Cr)などの導電物質からなる補助データ線191、ゲート接触補助部材95及びデータ接触補助部材97が形成されている。補助データ線191は接触孔183を通じてデータ線171と連結され、データ線171が断線したときも画像信号の伝達が行われるようにしており、ゲート接触補助部材95とデータ接触補助部材97はそれぞれ接触孔181,182を通じてゲート線の端部125とデータ線の端部179に連結されている。
この際、補助データ線191は形成しないこともある。
補助データ線191と接触補助部材95,97上には配向膜11が形成されている。
このような構造の薄膜トランジスタ表示板は、色フィルターとブラックマトリックスなどが形成されている上部表示板(図示せず)と結合し、これら薄膜トランジスタ表示板と上部表示板間には液晶物質が注入密封される。液晶物質は液晶の長軸が表示板と平行になるように配向される。配向は補助データ線191と接触補助部材95,97上に形成される配向膜11及び上部表示板の薄膜トランジスタ表示板と対向する面に形成されている配向膜(図示せず)をラビングして行われる。ラビング方向は図1に横向き矢印で示すように横方向(ゲート線と平行な方向)である。
次は、このような構造の液晶表示装置の駆動原理について検討する。
図1に示すように、画素電極枝部174a,174b,174cと基準電極133a,133bの間に電界が形成されれば、横方向に配向されていた液晶分子群は電気力線と平行な方向に再配列される。この際、電気力線は画素電極枝部174a,174b,174cと基準電極133a,133bに対して垂直をなす。
このような構造の薄膜トランジスタ表示板の特徴を既存のSIPS構造と比較すると次表のような特性がある。
上記表に示された本願発明の利点について詳細に説明する。
まず、ラビングがゲート線方向に行われれば、液晶がゲート線方向に配向される。つまり、電界が印加されない状態で液晶分子の長軸がデータ線171と画素電極幹部172に対して垂直をなすように配列されている。従って、データ線171と画素電極幹部172の間に形成される電界によって液晶分子が再配列されて光漏れが発生する現象である側面クロストーク現象は発生しない。液晶分子の最初の配向が既にデータ線171と画素電極幹部172の間で形成される電界と平行な方向なので、そのような電界によって液晶分子の配列が変わることはないためである。
画素の模様が長方形であるためデータ線は直線として形成される。従って、図10aのようにデータ線が屈折した場合に比べて抵抗と寄生静電容量が減少して信号遅延の低減に有利である。
ディスクリネーションラインは液晶の配列が変わる境界部において液晶の配列が乱れる際に発生するが、本願発明の場合、液晶の配列が画素電極の中央枝部174cの上部でのみ変化するのでディスクリネーションラインは一つだけ発生する。しかし、図10aや図10bの構造では、画素電極が折れる3ケ所でディスクリネーションラインが発生する。
また、図10bの構造では、画素模様を長方形に作るために画素の左右側に広い基準電極を配置するので開口率が著しく減少する。ところが本願発明では、画素模様を長方形にするために基準電極を広く形成する必要がないので、基準電極による開口率の減少が少ない。
図10aや図10bの構造では、画素の狭い幅を分割して電極間隔を設定するために電極の数を調整するのが容易ではない。これに対し、本願発明では、画素の広い幅を分割して電極間隔を設定するために電極の数を調整するのが容易である。つまり、図10aや図10bでは左右方向に分割しているが、本願では上下方向に分割している。
このような構造の薄膜トランジスタ表示板は、5回の写真エッチング工程によって製造するが、その過程は次のとおりである。
まず、基板110上にゲート金属層を蒸着し写真エッチングして、ゲート配線121,123,125と基準電極配線131,132,133a,133bを形成する(第1マスク)。この際、ゲート金属層は物理化学的特性に優れたCrやMo合金などから構成される下部層と、抵抗の小さいAlやAgの合金などから構成される上部層の二重層によって形成することができる。
下部層をMo合金によって形成し、上部層をAg合金によって形成した場合には、二つの層は共にAg合金エッチング剤であるリン酸、硝酸、酢酸及び超純水を混合した物質によってエッチングされる。従って、一度のエッチング工程により二重層からなるゲート配線を形成することができる。また、リン酸、硝酸、酢酸及び超純水の混合物によるエッチング比はMo合金に比べてAg合金が大きいため、ゲート配線121,123,125に必要な30゜程のテーパー(傾斜)角を得ることができる。
次に、窒化ケイ素からなるゲート絶縁膜140、非晶質シリコン層、ドーピングされた非晶質シリコン層の3層膜を連続して積層し、非晶質シリコン層とドーピングされた非晶質シリコン層を共に写真エッチングして、ゲート絶縁膜140上に非晶質シリコン層151,154と抵抗性接触層161,163,165を形成する(第2マスク)。
次に、データ金属層を蒸着し写真エッチングしてゲート線121と交差するデータ線171、データ線171と連結されてゲート電極121上部まで延びているソース電極173、データ線171及びソース電極173から分離されて、ゲート電極121を中心にソース電極173と対向するドレーン電極175を含むデータ配線を形成する(第3マスク)。ここで、画素電極172,174a,174b,174cも同時に形成する。
この時、データ金属層はCrやMo合金などから構成される下部層とAlやAgの合金などから構成される上部層の二重層で形成することができ、必要に応じて3重層以上に形成することもできる。
次に、データ配線171,173,175,179で遮らないドーピングされた非晶質シリコン層(つまり抵抗性接触層)をエッチングして、ゲート電極123を中心に両側に分離して抵抗性接触層161,163,165を完成する。次いで、ソース電極173とドレイン電極175の間の露出された非晶質シリコン層チャンネル部154の表面を安定化させるために酸素プラズマ処理を実施するのが好ましい。
次に、a-Si:C:O膜またはa-Si:O:F膜を化学気相蒸着(CVD)法によって成
長させたり、窒化ケイ素などの無機絶縁膜を蒸着したり、アクリル系物質などの有機絶縁膜を塗布して保護膜180を形成する。a-Si:C:O膜の場合は、気体状のSiH(C
33、SiO2(CH34、(SiH)44(CH34、Si(C25O)4などを基本
ソースとして使用し、N2OまたはO2などの酸化剤とArやHeなどを混合した気体を流
しながら蒸着する。そして、a-Si:O:F膜の場合には、SiH4、SiF4などにO2
添加した気体を流しながら蒸着する。ここで、フッ素の補助ソースとしてCF4を添加してもよい。
次いで、写真エッチング工程によりゲート絶縁膜140と共に保護膜180をパターニングして、ゲート線の端部125、データ線の端部179及びデータ線171を露出する接触孔181,182,183を形成する。ここで、接触孔181,182,183は角のある模様や円形模様に形成することもでき、ゲート線とデータ線の端部125,179を露出する接触孔125,179の形状寸法は2mm×60μmを越えず、0.5mm×15μm以上であることが好ましい(第4マスク)。
次に、ITO、IZO(商品名:出光興産(株)のIndiumZincOxide)またはCrなどの安定した導電層を蒸着して写真エッチングして、第1及び第2接触孔181,182を通じてゲート線の端部125及びデータ線の端部179とそれぞれ連結される接触補助部材95,97を形成し、第3接触孔183を通じてデータ線171と連結される補助データ線191を形成する。ITO、IZOまたはCrを積層する前の予熱工程で使用する気体は窒素を利用するのが好ましい。これは接触孔181,182,183を通じて露出されている金属膜の上部に金属酸化膜が形成されることを防止するためである(第5マスク)。
この際、補助データ線191は形成しなくてもよい。
本発明による液晶表示装置用薄膜トランジスタ表示板は、4回の写真エッチング工程によって製造出来る。これを第2実施例として説明する。
図3は本発明の第2実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図4は図3のIV-IV' 線、IV’-IV''線及びIV’'-IV''’線による断面図である。
第2実施例による薄膜トランジスタ表示板は、データ配線171,173,175,179及び画素電極172,174a,174b,174cの下にそれと同一な模様の抵抗性接触層161,163,165,164a,169が形成されており、抵抗性接触層161,163,165,164a,169の下にチャンネル部154が連結されている点を除けば、抵抗性接触層161,163,165,164a,169と同一な模様の非晶質シリコン層151,154,154a,159が形成されている点が特徴である。これはこれら三つの層が同一写真エッチング工程において、一枚のレジスト膜のみを用いて、連続的にパターニングされるためである。第2実施例は、このような特徴を除けば第1実施例による薄膜トランジスタ表示板と同一な構造であり、第1実施例が持ついろいろな利点などもそのまま持つ。さらに、補助データ線191を形成しなくてもよい点も同じである。
以下、本発明の第2実施例による薄膜トランジスタ表示板を製造する工程について説明する。
図5乃至図9は、本発明の第2実施例による液晶表示装置用薄膜トランジスタ表示板を製造する工程を順序に従って示した断面図である。
まず、図5に示すように、ゲート金属層を蒸着し、写真エッチングしてゲート線121、ゲート電極123を含むゲート配線121,123と基準電極配線131,132,133a,133bを形成する(第1マスク)。この際、ゲート金属層は物理化学的特性に優れたCrやMo合金などから構成される下部層と抵抗の小さいAlやAgの合金などから構成される上部層の二重層から形成されることもできる。なお、上に記した“AlやAgの合金など”には、純アルミや純銀を含む。
次に、図6に示すように、窒化ケイ素から構成されるゲート絶縁膜140、非晶質シリコン層150、抵抗性接触層160を化学気相蒸着法を利用して各々1,500Å乃至5,
000Å、500Å乃至2,000Å、300Å乃至600Åの厚さに連続蒸着し、次いで導電体層170を蒸着した後その上に感光膜(フォトレジスト)PRを1μm乃至2μmの厚さに塗布する。
その後、マスクを通じて感光膜PRに光を照射した後現像して、図6に示すように感光膜パターンを形成する。この際、感光膜パターンの中で薄膜トランジスタのチャンネル部C、つまりソース電極173とドレーン電極175の間に位置した部分の厚さは、データ配線部A、つまりデータ配線が形成される部分に位置した部分の厚さより薄くし、その他の部分Bの感光膜は全て除去する。この際、チャンネル部Cに残っている感光膜の厚さとデータ配線部Aに残っている感光膜の厚さの比は、後述するエッチング工程の工程条件によって異なることが必要であり、チャンネル部Cの厚さをデータ配線部Aの厚さの1/2以下にするのが好ましく、例えば、4,000Å以下が好ましい。
このように、位置によって感光膜の厚さを異ならせるには種々の方法があり得て、A領域の光透過量を調節するために主にスリットや格子形態のパターンを形成したり半透明膜を使用する。図6では、スリット付き遮光パターン11を有する光マスク10を例示している。
この際、スリット間に位置した線パターンの幅やパターン間の間隔、つまりスリットの幅は露光時使用する露光器の分解能より小さいのが好ましく、半透明膜を利用する場合には、マスク製作時に透過率を調節するために、透過率の異なる薄膜を利用したり厚さの異なる薄膜を利用することができる。
このようなマスクを通じて感光膜に光を照射すれば、光に直接露出される部分は高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分は光の照射量が少ないため高分子は不完全分解の状態となり、遮光膜で遮った部分は高分子がほとんど分解されない。次いで、感光膜を現像すれば、分子が分解されなかった高分子部分だけが残され、照射光が少ない中央部分には、全く光が照射されない部分より厚さの薄い感光膜が残るようになる。露光時間を長くすると全ての分子が分解されてしまうため、そうならないように注意が必要である。
なお、リフローが可能な物質からなる感光膜を形成して、光が完全に透過できる部分と光が完全に透過できない部分に分けられた通常のマスクで露光した後、現像しリフローさせて感光膜が残留しない部分へ感光膜の一部が流れるようにして厚さが異なる感光膜パターンを形成することもできる。
次に、感光膜パターン及びその下部の膜など、つまり導電体層170、抵抗性接触層160及び非晶質シリコン層150に対するエッチングを進める。この時、データ配線部Aにはデータ配線及びその下部の膜などがそのまま残ることと、チャンネル部Cには非晶質シリコン層だけ残ることが必要であり、他の部分Bには、上記三つの層150,160,170が全て除去されてゲート絶縁膜140が露出されることが必要である。
まず、図7に示すように、その他の部分Bの露出されている導電体層170を除去してその下の接触層160を露出させる。この過程には、乾式エッチングや湿式エッチングを両方用いることができ、この際、導電体層170はエッチングされ、感光膜パターンPRはほとんどエッチングされない条件下で行うことが良い。しかし、乾式エッチングの場合、導電体層170のみをエッチングし、感光膜パターンPRはエッチングされない条件を見つけ出すことが難しいため感光膜パターンPR1も共にエッチングされる条件下で行ってもよい。その際には、湿式エッチングのときよりチャンネル部C感光膜を厚くして、その過程でチャンネル部C感光膜が除去されて下の導電体層170が露出されることがないように注意する。
このようにすれば、チャンネル部C及びデータ配線部Bの導電体層171,173,175,179と画素電極172,174a,174b,174cのみが残り、その他部分Bの導電体層は全て除去されて、その下の抵抗性接触層160が露出される。残った導電体パターン171,173,175,179はソース及びドレーン電極173,175が分離されず連結されている点を除けばデータ配線171,173,175,179の形態と同じである。さらに、乾式エッチングを使用した場合は感光膜パターンPRもある程度の厚さがエッチングされる。
次いで、その他の部分Bの露出された抵抗性接触層160及びその下部の非晶質シリコン層150を感光膜と共に乾式エッチング方法で同時に除去する。この際のエッチングは、感光膜パターンと抵抗性接触層160及び非晶質シリコン層150(非晶質シリコン層と接触層はエッチング選択性がほとんどない)が同時にエッチングされ、ゲート絶縁膜140はエッチングされない条件下で行う必要がある。特に感光膜パターンと非晶質シリコン層150に対するエッチング比がほぼ同じな条件下でエッチングするのが好ましい。例えば、SF6とHClの混合気体や、SF6とO2の混合気体を使用すれば、ほぼ同じ厚さ
に二つの膜をエッチングできる。感光膜パターンと非晶質シリコン層150に対するエッチング比が同一な場合、チャンネル部C感光膜の厚さは非晶質シリコン層150と中間層160の厚さを合せたものと同じか、それより小さいのが好ましい。
このようにすれば、チャンネル部C感光膜が除去されてソース/ドレーン用導電体パターン173,175が露出され、その他の部分Bの抵抗性接触層160及び非晶質シリコン層150が除去されてその下のゲート絶縁膜140が露出される。なお、データ配線部Aの感光膜もまたエッチングされて厚さが薄くなる。この段階で非晶質シリコン層151,154,154a,159が完成する。非晶質シリコン層151,154,154a,159の上には抵抗性接触層161,163,165,164a,169が形成されている。
次いで、アッシングによって感光膜の表面を削り、チャンネル部Cにある薄い感光膜を完全に除去する。
更に、図8に示すように、チャンネル部Cの導電体層と抵抗性接触層をエッチングして除去し、ソースとドレーンに分離された導電体パターン173,175及びその下のソース/ドレーン用抵抗性接触層163,165を完成する。この際、エッチングはソース/ド
レーン用導電体パターン173,175と抵抗性接触層パターン163,165の両方に対し乾式エッチングのみで行うことができ、ソース/ドレーン用導電体パターン173,175に対しては湿式エッチングで、抵抗性接触層パターン163,165に対しては乾式エッチングで行うことも出来る。前者の場合、ソース/ドレーン用導電体パターン173,175と抵抗性接触層パターン163,165のエッチング選択比の大きい条件下でエッチングを行うことが好ましく、その理由は、エッチング選択比が大きくない場合エッチング終了点を見つけることが難しくチャンネル部Cに残る半導体パターン154の厚さを調節するのが容易ではないためである。湿式エッチングと乾式エッチングを入れ替えて行う後者の場合には、湿式エッチングされるソース/ドレーン用導電体パターン173,175の側面はエッチングされるが、乾式エッチングされる抵抗性接触層パターン163,165はほとんどエッチングされないため階段状に形成される。抵抗性接触層163,165及び非晶質シリコン層のチャンネル部154をエッチングするとき使用するエッチング気体の例としては、CF4とHClの混合気体やCF4とO2の混合気体があり、CF4
とO2を用いれば非晶質シリコン層のチャンネル部154を均一な厚さに残すことができる。しかし、非晶質シリコン層のチャンネル部154の一部が除去されて薄くなることもあり、感光膜PRもここである程度の厚さがエッチングされる。この際のエッチングはゲート絶縁膜140がエッチングされない条件で行う必要があり、感光膜PRがエッチングされてその下のデータ配線171,173,175,179及び画素電極172,174a,174b,174cが露出されないように感光膜パターンの厚いことが好ましい。
こうすることで、ソース電極173とドレーン電極175が分離されながらデータ配線171,173,175,179とその下の抵抗性接触層パターン161,163,165が完成する。
最後に、データ配線部Aだけに残っていた感光膜PRを除去する。しかし、この感光膜PRの除去は、ソース/ドレーン用導電体パターン173,175を分離するためにチャンネル部Cの導電体を除去してから、その下の抵抗性接触層163,165をエッチング分離する前に行うこともできる。
前述のように、湿式エッチングと乾式エッチングを交互に実施したり、乾式エッチングのみを用いることができる。後者の場合には、一種類のエッチングのみを使用するため工程が比較的に簡便だが、適当なエッチング条件を見つけだすことが難しい。前者の場合には、エッチング条件を見つけることは比較的に簡単だが工程が後者に比べて面倒な点がある(第2マスク)。
図9に示すように、a-Si:C:O膜またはa-Si:O:F膜を化学気相蒸着(CVD)
法によって成長させたり、窒化ケイ素などの無機絶縁物質を蒸着したり、またはアクリル系物質などの有機絶縁物質を塗布して保護膜180を形成する。ここで、a-Si:C:O
膜の場合には気体状態のSiH(CH33、SiO2(CH34、(SiH)44(CH3
4、Si(C25O)4などを基本ソースとして使用し、N2OまたはO2などの酸化剤と
ArやHeなどを混合した気体を流しながら蒸着する。なお、a-Si:O:F膜の場合に
は、SiH4、SiF4などにO2を添加した気体を流しながら蒸着する。ここで、フッ素
の補助ソースとしてCF4を添加してもよい。
次いで、保護膜180をゲート絶縁膜140とともに写真エッチングしてゲート線の端部125、データ線の端部179及びデータ線171を各々露出する接触孔181,182,183を形成する。ゲート線とデータ線の端部125,179を露出する接触孔181,182の形状寸法は2mm×60μmを越えず、0.5mm×15μm以上であることが好ましい(第3マスク)。
最後に、図4に示すように、400Å乃至500Åの厚さにITO、IZO及びCrなどの導電体を蒸着し写真エッチングしてゲート線の端部125と連結されたゲート接触補助部材95及びデータ線の端部179と連結されたデータ接触補助部材97を形成する。さらに、データ線171と連結される補助データ線191も形成する(第4マスク)。
補助データ線191及び接触補助部材95,97をIZOやCrで形成する場合には、エッチング液としてクロムエッチング液を使用できるため、これらを形成する写真エッチング過程で接触孔を通じて露出されたデータ配線やゲート配線金属が腐食されることを防止できる。このようなクロムエッチング液としては、(HNO3/(NH42Ce(NO36
/H2O)などがある。なお、接触部の接触抵抗を最少化するためには、IZOを常温乃至
200℃以下の範囲で積層するのが好ましく、IZO薄膜を形成するために使用する標的はIn23及びZnOを含むのが好ましく、ZnOの含有量は15〜20at%範囲である
のが好ましい。
ITO、IZOまたはCrを積層する前の予熱工程で使用する気体としては、窒素が好ましく、これは接触孔181,182,183を通じて露出された金属膜の上部に金属酸化膜が形成されることを防止するためである。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に定義されている本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属するものである。
本発明の第1実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図1のII-II'線、II'-II''線及びII''-II'''線による断面図である。 本発明の第2実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図3のIV-IV' 線、IV'-IV''線及びIV''-IV'''線による断面図である。 本発明の第2実施例による液晶表示装置用薄膜トランジスタ表示板を製造する工程を順序によって示した断面図である。 本発明の第2実施例による液晶表示装置用薄膜トランジスタ表示板を製造する工程を順序によって示した断面図である。 本発明の第2実施例による液晶表示装置用薄膜トランジスタ表示板を製造する工程を順序によって示した断面図である。 本発明の第2実施例による液晶表示装置用薄膜トランジスタ表示板を製造する工程を順序によって示した断面図である。 本発明の第2実施例による液晶表示装置用薄膜トランジスタ表示板を製造する工程を順序によって示した断面図である。 SIPSモードの液晶表示装置用薄膜トランジスタ表示板の配置図である。 SIPSモードの液晶表示装置用薄膜トランジスタ表示板の配置図である。
10 光マスク
11 配向膜
95 ゲート接触補助部材
97 データ接触補助部材
110 絶縁基板
121 ゲート線
123 ゲート電極
125 ゲート線の端部
131 基準電極
132 基準電極フレーム
133a,133b 基準電極
140 ゲート絶縁膜
151 データ線部
150,151,154,154a,159 非晶質シリコン層
154 非晶質シリコン層のチャンネル対応部
160 抵抗性接触層
163 ソース部接触層
165 ドレーン部接触層
161,163,165,164a,169 抵抗性接触層パターン
170 データ配線用導電体層
171 データ線
172 画素電極幹部
172 画素電極
173 ソース電極
174a,174b,174c 画素電極枝部
175 ドレーン電極
179 データ線の端部
180 保護膜
181,182,183 接触孔
191 補助データ線

Claims (16)

  1. 絶縁基板、
    前記絶縁基板上に形成されているゲート線と、
    前記ゲート線と絶縁されて交差しているデータ線と、
    前記ゲート線と前記データ線が交差して構成される画素領域内に形成されており、複数の基準電極と、前記ゲート線と平行な基準信号線と、前記複数の基準電極及び前記基準信号線を連結しているフレームと、を含む基準電極配線と、
    前記画素領域内に形成されており、中央枝部と、複数の斜め枝部と、前記中央枝部及び前記複数の斜め枝部を連結し、前記データ線と並んで形成されている幹部と、を含む画素電極と、
    前記ゲート線、前記データ線及び前記画素電極に3端子がそれぞれ連結されている薄膜トランジスタとを含み、
    前記基準電極と前記ゲート線がなす角度の内で小さい角度が7度から23度の間にあり、前記基準電極と前記斜め枝部は交互に配置されており、
    前記複数の斜め枝部は画素電極の斜め枝部をさらに含み、前記基準信号線と重なっている前記中央枝部の端部に前記画素電極の斜め枝部が連結されており、前記画素電極の斜め枝部は前記中央枝部で折れた形状を有する薄膜トランジスタ表示板。
  2. 前記基準電極はそれが向かう方向によって第1基準電極と第2基準電極に区分され、前記第1基準電極と第2基準電極がなす角度は15度から45度の間にある請求項1に記載の薄膜トランジスタ表示板。
  3. 前記斜め枝部は、前記第1基準電極と並ぶ第1枝部と前記第2基準電極と並ぶ第2枝部に区分される請求項2に記載の薄膜トランジスタ表示板。
  4. 前記斜め枝部の端部は、前記フレームと重なっている請求項に記載の薄膜トランジスタ表示板。
  5. 前記幹部と前記フレームとは重なっている請求項に記載の薄膜トランジスタ表示板。
  6. 前記基準電極の両端部は前記フレームに連結されている請求項に記載の薄膜トランジスタ表示板。
  7. 絶縁基板と、
    前記絶縁基板上に形成されて横方向に延びているゲート線、及び前記ゲート線に連結されているゲート電極を含むゲート配線と、
    前記絶縁基板上に形成されて横方向に延びている基準信号線と、複数の基準電極と、前記複数の基準電極及び前記基準信号線を連結しているフレームと、を含む基準電極配線と、
    前記ゲート配線と前記基準電極配線上に形成されているゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されて前記ゲート電極と重なるチャンネル部を含む非晶質シリコン層と、
    前記非晶質シリコン層上に形成されて前記ゲート電極を中心にソース部とドレーン部に分離されている抵抗性接触層と、
    前記抵抗性接触層上に形成されて縦方向に延びているデータ線、前記データ線に連結されて前記ソース部上に位置するソース電極、及び前記ドレーン部上に位置するドレーン電極を含むデータ配線と、
    前記ドレーン電極に連結されて中央枝部と、及び前記基準電極と平行な複数の斜め枝部と、前記中央枝部及び前記複数の斜め枝部を連結し、前記データ線と平行に形成されている幹部と、を含む画素電極と、
    前記データ配線と前記画素電極上に形成されている保護膜とを含み、
    前記基準電極と前記ゲート線がなす角度の内で小さい角度が7度から23度の間にあり、前記基準電極と前記斜め枝部は交互に配置されており、
    前記複数の斜め枝部は画素電極の斜め枝部をさらに含み、前記基準信号線と重なっている前記中央枝部の端部に前記画素電極の斜め枝部が連結されており、前記画素電極の斜め枝部は前記中央枝部で折れた形状を有する薄膜トランジスタ表示板。
  8. 前記基準電極はそれが向かう方向によって第1基準電極と第2基準電極に区分され、前記第1基準電極と第2基準電極がなす角度は15度から45度の間にある請求項に記載の薄膜トランジスタ表示板。
  9. 前記斜め枝部は、前記第1基準電極と平行な第1枝部と前記第2基準電極と平行な第2枝部に区分される請求項に記載の薄膜トランジスタ表示板。
  10. 前記保護膜上に前記データ線に沿って形成されており、前記保護膜に形成されている接触孔を通じて前記データ線と連結されている補助データ線をさらに含む請求項に記載の薄膜トランジスタ表示板。
  11. 前記保護膜上に形成されており、前記保護膜と前記ゲート絶縁膜に形成されている接触孔を通じて前記ゲート線の端部と連結されているゲート接触補助部材、及び前記保護膜に形成されている接触孔を通じて前記データ線の端部と連結されているデータ接触補助部材をさらに含む請求項7に記載の薄膜トランジスタ表示板。
  12. 前記斜め枝部の端部は、前記フレームと重なっている請求項に記載の薄膜トランジスタ表示板。
  13. 前記幹部と前記フレームとは重なっている請求項12に記載の薄膜トランジスタ表示板。
  14. 前記基準電極の両端部は前記フレームに連結されている請求項13に記載の薄膜トランジスタ表示板。
  15. 前記データ配線と前記画素電極は非晶質シリコン層、抵抗性接触層及び金属層の3重層から構成される請求項に記載の薄膜トランジスタ表示板。
  16. 第1絶縁基板と、
    前記第1絶縁基板上に形成されているゲート線と、
    前記ゲート線と絶縁されて交差しているデータ線と、
    前記ゲート線と前記データ線が交差して構成される画素領域内に形成されており、複数の基準電極と、前記ゲート線と平行な基準信号線と、前記複数の基準電極及び前記基準信号線を連結しているフレームと、を含む基準電極配線と、
    前記画素領域内に形成されており、中央枝部と、複数の斜め枝部と、前記中央枝部及び前記複数の斜め枝部を連結し、前記データ線と並んで形成されている幹部と、を含む画素電極と、
    前記ゲート線、前記データ線及び前記画素電極に3端子がそれぞれ連結されている薄膜トランジスタと、
    前記第1絶縁基板と対向している第2絶縁基板と、
    前記第1絶縁基板と前記第2絶縁基板の間に挟持されている液晶物質とを含み、
    前記基準電極と前記ゲート線がなす角度の内で小さい角度が7度から23度の間にあり、前記基準電極と前記斜め枝部は交互に配置されており、
    前記複数の斜め枝部は画素電極の斜め枝部をさらに含み、前記基準信号線と重なっている前記中央枝部の端部に前記画素電極の斜め枝部が連結接続されており、前記画素電極の斜め枝部は前記中央枝部で折れた形状を有し、
    前記液晶物質に含まれている液晶分子はその長軸がゲート線と平行な方向に配向されている液晶表示装置。
JP2003313401A 2002-09-06 2003-09-05 液晶表示装置及びその薄膜トランジスタ表示板 Expired - Lifetime JP4621417B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020053803A KR100878239B1 (ko) 2002-09-06 2002-09-06 액정 표시 장치 및 그 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
JP2004102282A JP2004102282A (ja) 2004-04-02
JP4621417B2 true JP4621417B2 (ja) 2011-01-26

Family

ID=31987314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003313401A Expired - Lifetime JP4621417B2 (ja) 2002-09-06 2003-09-05 液晶表示装置及びその薄膜トランジスタ表示板

Country Status (5)

Country Link
US (2) US7206049B2 (ja)
JP (1) JP4621417B2 (ja)
KR (1) KR100878239B1 (ja)
CN (1) CN100481496C (ja)
TW (1) TWI286652B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
KR100606410B1 (ko) * 2003-12-11 2006-07-28 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR100603835B1 (ko) * 2004-05-24 2006-07-24 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판
KR101050348B1 (ko) * 2004-05-31 2011-07-19 엘지디스플레이 주식회사 횡전계 액정표시장치
KR100698060B1 (ko) * 2004-12-14 2007-03-23 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자
KR101107269B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101085431B1 (ko) * 2005-01-31 2011-11-22 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR20070039238A (ko) * 2005-10-07 2007-04-11 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101248456B1 (ko) * 2005-12-30 2013-03-28 엘지디스플레이 주식회사 멀티도메인 액정표시소자
KR20070082633A (ko) * 2006-02-17 2007-08-22 삼성전자주식회사 표시 기판과, 이의 제조 방법 및 표시 패널
US20120236369A1 (en) * 2007-01-12 2012-09-20 Nanoark Corporation Color imaging archival system
KR101427708B1 (ko) 2007-02-01 2014-08-11 삼성디스플레이 주식회사 액정 표시 패널
US8125603B2 (en) * 2007-05-17 2012-02-28 Lg Display Co., Ltd. In-plane switching mode liquid crystal display device and method for fabricating the same
KR101254828B1 (ko) * 2007-10-05 2013-04-15 엘지디스플레이 주식회사 액정표시장치
CN101819363B (zh) 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102629045B (zh) * 2011-06-17 2015-02-18 北京京东方光电科技有限公司 一种阵列基板及液晶显示器
CN103383925B (zh) 2013-07-02 2015-06-03 京东方科技集团股份有限公司 显示设备、裸眼3d功能面板的信号基板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206571A (ja) * 1998-12-31 2000-07-28 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2000227596A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 液晶表示装置
JP2002229068A (ja) * 2000-12-01 2002-08-14 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板とその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100262405B1 (ko) * 1997-06-27 2000-08-01 김영환 액정 표시 소자
KR100265572B1 (ko) * 1997-12-03 2000-09-15 김영환 컬러 쉬프트가 개선된 액정 표시 장치
KR100306798B1 (ko) * 1998-05-29 2001-11-30 박종섭 컬러쉬프트를방지한고개구율및고투과율액정표시장치
KR100293811B1 (ko) * 1998-05-29 2001-10-26 박종섭 아이피에스모드의액정표시장치
KR100293809B1 (ko) * 1998-05-29 2001-10-26 박종섭 다중도메인을갖는아이피에스-브이에이모드액정표시장치
KR100318534B1 (ko) * 1999-01-15 2001-12-22 윤종용 액정 표시 장치 및 그 제조 방법
KR100318536B1 (ko) * 1999-02-23 2001-12-22 윤종용 액정 표시 장치용 박막 트랜지스터 기판
KR100750915B1 (ko) * 2000-09-22 2007-08-22 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR100482468B1 (ko) * 2000-10-10 2005-04-14 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정 표시 장치
KR20020085244A (ko) * 2001-05-07 2002-11-16 주식회사 현대 디스플레이 테크놀로지 액정표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206571A (ja) * 1998-12-31 2000-07-28 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2000227596A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 液晶表示装置
JP2002229068A (ja) * 2000-12-01 2002-08-14 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板とその製造方法

Also Published As

Publication number Publication date
CN1503373A (zh) 2004-06-09
TWI286652B (en) 2007-09-11
JP2004102282A (ja) 2004-04-02
KR100878239B1 (ko) 2009-01-13
KR20040021999A (ko) 2004-03-11
US20040056987A1 (en) 2004-03-25
CN100481496C (zh) 2009-04-22
US20070177089A1 (en) 2007-08-02
US7206049B2 (en) 2007-04-17
TW200502656A (en) 2005-01-16

Similar Documents

Publication Publication Date Title
JP4638221B2 (ja) 垂直配向型液晶表示装置
JP4621417B2 (ja) 液晶表示装置及びその薄膜トランジスタ表示板
US6940573B2 (en) Liquid crystal display and thin film transistor array panel
KR100935670B1 (ko) 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
JP4854181B2 (ja) 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板
US7379142B2 (en) Liquid crystal display
US8836901B2 (en) Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof
US7079210B2 (en) Liquid crystal display and thin film transistor array panel
JP4383340B2 (ja) 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板
JP2004145266A (ja) 薄膜トランジスタ表示板
JP2004287446A (ja) 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板
US20060146241A1 (en) Vertically aligned mode liquid crystal display
JP2004311931A (ja) 薄膜トランジスタアレイ基板及びその製造方法
US20070007534A1 (en) Optical mask, method of manufacturing thin film transistor array substrate, and thin film transistor array substrate manufactured by the method
JP2006178445A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20070045751A (ko) 포토 마스크
JP4638227B2 (ja) 薄膜トランジスタアレイ基板
KR20040050771A (ko) 액정표시장치 및 그 제조방법
KR100811641B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR20080083516A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4621417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term