CN101819363B - Tft-lcd阵列基板及其制造方法 - Google Patents

Tft-lcd阵列基板及其制造方法 Download PDF

Info

Publication number
CN101819363B
CN101819363B CN2009100786437A CN200910078643A CN101819363B CN 101819363 B CN101819363 B CN 101819363B CN 2009100786437 A CN2009100786437 A CN 2009100786437A CN 200910078643 A CN200910078643 A CN 200910078643A CN 101819363 B CN101819363 B CN 101819363B
Authority
CN
China
Prior art keywords
insulation course
tft
photoresist
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100786437A
Other languages
English (en)
Other versions
CN101819363A (zh
Inventor
刘翔
林承武
陈旭
谢振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2009100786437A priority Critical patent/CN101819363B/zh
Priority to US12/705,694 priority patent/US20100220254A1/en
Priority to KR1020100016085A priority patent/KR101119215B1/ko
Priority to JP2010038635A priority patent/JP5688909B2/ja
Publication of CN101819363A publication Critical patent/CN101819363A/zh
Application granted granted Critical
Publication of CN101819363B publication Critical patent/CN101819363B/zh
Priority to US13/737,355 priority patent/US8917365B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种TFT-LCD阵列基板及其制造方法。阵列基板包括形成在基板上的栅线和数据线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，所述栅线与数据线之间形成有第一绝缘层和第二绝缘层，所述像素电极设置在所述第一绝缘层与第二绝缘层之间。本发明通过设置两层绝缘层，并将像素电极设置在两层绝缘层之间，当像素电极与公共电极线或栅线形成存储电容时，存储电容两个电极板之间的距离只是第一绝缘层的厚度，存储电容两个电极板之间的距离大大减小，因此提高了单位面积存储电容。进一步地，由于本发明采用两层绝缘层结构，可以改善绝缘层与半导体层之间形成的界面，从而可以提高TFT特性。

Description

TFT-LCD阵列基板及其制造方法
技术领域
本发明涉及一种薄膜晶体管液晶显示器结构及其制造方法，尤其是一种TFT-LCD阵列基板及其制造方法。 
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。 
TFT-LCD主要由对盒的阵列基板和彩膜基板构成，其中阵列基板上形成有矩阵式排列的薄膜晶体管和像素电极，每个像素电极由薄膜晶体管控制。当薄膜晶体管打开时，像素电极在打开时间内充电，充电结束后，像素电极电压将维持到下一次扫描时重新充电。一般来说，液晶电容不大，仅靠液晶电容不能维持像素电极的电压，因此现有设计均设置一个存储电容来保持像素电极的电压。通常，存储电容的主要类型为：存储电容在栅线上(Cs onGate)、存储电容在公共电极线上(Cs on Common)和组合结构，组合结构是指存储电容一部分在栅线上，另一部分在公共电极线上。但无论是哪种类型，现有技术均是采用栅金属薄膜作为存储电容一个电极板，与作为存储电容另一个电极板的像素电极之间夹设有栅绝缘层和钝化层，栅绝缘层厚度为 
Figure G2009100786437D00011
钝化层的厚度为 由存储电容的计算公式可知，单位面积存储电容的大小与两电极板之间的距离成反比，由于现有TFT-LCD阵列基板中存储电容两电极板之间的距离较大，因此导致单位面积存储电容相对较小。 
发明内容
本发明的目的是提供一种TFT-LCD阵列基板及其制造方法，不仅可以有效提高单位面积存储电容，还具有高开口率和高显示亮度等优点。 
为实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括形成在基板上的栅线和数据线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，所述栅线与数据线之间形成有第一绝缘层和第二绝缘层，所述像素电极设置在所述第一绝缘层与第二绝缘层之间；所述像素区域内还形成有与所述像素电极构成存储电容的公共电极线，所述公共电极线设置在所述基板和所述第一绝缘层之间；和/或所述像素电极覆盖在部分所述栅线上。 
所述第一绝缘层形成在所述栅线和薄膜晶体管的栅电极上；所述像素电极形成在所述第一绝缘层上；所述第二绝缘层形成在所述像素电极上，其上形成有绝缘层过孔；有源层形成在第二绝缘层上，并位于所述栅电极上的上方；薄膜晶体管的源电极的一端位于所述有源层上，另一端与数据线连接，薄膜晶体管的漏电极的一端位于所述有源层上，另一端通过所述绝缘层过孔与像素电极连接，所述源电极与漏电极之间形成TFT沟道区域。 
所述有源层包括半导体层和掺杂半导体层，所述TFT沟道区域的掺杂半导体层被完全刻蚀掉，并刻蚀掉部分厚度的半导体层，使TFT沟道区域的半导体层暴露出来，且TFT沟道区域的半导体层的表面为经过氧化处理的氧化层。 
所述氧化处理的射频功率为5KW～13KW，气压为100mT～500mT，氧气的流量为1000sccm～4000sccm。 
为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板制造方法，包括： 
步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形； 
步骤2、在完成步骤1的基板上沉积第一绝缘层和透明导电薄膜，通过构图工艺形成包括像素电极的图形； 
步骤3、在完成步骤2的基板上沉积第二绝缘层、半导体薄膜和掺杂半导体薄膜，通过构图工艺形成包括有源层和绝缘层过孔的图形，所述绝缘层过孔位于所述像素电极的上方； 
步骤4、在完成步骤3的基板上沉积源漏金属薄膜，通过构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形，所述漏电极通过所述绝缘层过孔与像素电极连接，所述TFT沟道区域的掺杂半导体层被完全刻蚀掉，通过对TFT沟道区域的半导体层进行氧化处理，使暴露出来的半导体层表面形成一层氧化层。 
所述步骤3包括： 
步骤31、采用等离子体增强化学气相沉积方法，依次沉积第二绝缘层、半导体薄膜和掺杂半导体薄膜； 
步骤32、在所述掺杂半导体薄膜上涂覆一层光刻胶； 
步骤33、采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域和光刻胶半保留区域，光刻胶完全保留区域对应于有源层图形所在区域，光刻胶完全去除区域对应于绝缘层过孔图形所在区域，光刻胶半保留区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度减少； 
步骤34、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的掺杂半导体薄膜、半导体薄膜和第二绝缘层，形成绝缘层过孔图形，所述绝缘层过孔位于像素电极靠近栅电极的边缘位置，绝缘层过孔内暴露出像素电极； 
步骤35、通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的掺杂半导体薄膜； 
步骤36、通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的掺杂半导 体薄膜和半导体薄膜，形成有源层图形； 
步骤37、剥离剩余的光刻胶。 
所述步骤4包括： 
步骤41、采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜； 
步骤42、采用普通掩模板通过构图工艺对源漏金属薄膜进行构图，形成数据线、源电极、漏电极和TFT沟道区域图形，其中源电极的一端位于有源层上，另一端与数据线连接，漏电极的一端位于有源层上，另一端通过绝缘层过孔与像素电极连接，源电极与漏电极之间TFT沟道区域的掺杂半导体层被完全刻蚀掉，并刻蚀掉部分厚度的半导体层，使TFT沟道区域的半导体层暴露出来； 
步骤43、对所述TFT沟道区域的半导体层进行氧化处理，使暴露出来的半导体层表面形成一层氧化层。 
所述氧化处理的射频功率为5KW～13KW，气压为100mT～500mT，氧气的流量为1000sccm～4000sccm。 
在上述技术方案基础上，所述第一绝缘层采用高速沉积方法沉积，所述第二绝缘层采用低速沉积方法沉积。 
本发明提供了一种TFT-LCD阵列基板及其制造方法，通过设置两层绝缘层，并将像素电极设置在两层绝缘层之间，当像素电极与公共电极线或栅线形成存储电容时，存储电容两个电极板之间的距离只是第一绝缘层的厚度。与两个电极板之间夹设栅绝缘层和钝化层的现有存储电容结构相比，本发明存储电容两个电极板之间的距离大大减小，因此提高了单位面积存储电容。进一步地，由于本发明采用两层绝缘层结构，可以改善绝缘层与半导体层之间形成的界面，从而可以提高TFT特性。由于本发明提高了单位面积存储电容，因此保证了充足的存储电容余量，可以有效地减少跳变电压ΔVp，提高显示质量。 
附图说明
图1为本发明TFT-LCD阵列基板第一实施例的平面图； 
图2为图1中A1-A1向的剖面图； 
图3为图1中B-B向的剖面图； 
图4为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图； 
图5为图4中A2-A2向的剖面图； 
图6为本发明TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图； 
图7为图6中A3-A3向的剖面图； 
图8为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图； 
图9为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中曝光显影后A4-A4向的剖面图； 
图10为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中第一次刻蚀工艺后A4-A4向的剖面图； 
图11为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中灰化工艺后A4-A4向的剖面图； 
图12为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中第二次刻蚀工艺后A4-A4向的剖面图； 
图13为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后A4-A4向的剖面图； 
图14为本发明TFT-LCD阵列基板第二实施例的平面图； 
图15为图14中A5-A5向的剖面图； 
图16为图14中C-C向的剖面图； 
图17为本发明TFT-LCD阵列基板制造方法的流程图； 
图18为本发明TFT-LCD阵列基板制造方法第一实施例的流程图； 
图19为本发明TFT-LCD阵列基板制造方法第二实施例的流程图。 
附图标记说明： 
1-基板；            2-栅电极；         3-第一绝缘层； 
4-像素电极；        5-第二绝缘层；     6-半导体层； 
7-掺杂半导体层；    8-源电极；         9-漏电极； 
11-栅线；           12-数据线；        13-公共电极线； 
14-绝缘层过孔；     21-半导体薄膜；    22-掺杂半导体薄膜； 
30-光刻胶。 
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。 
图1为本发明TFT-LCD阵列基板第一实施例的平面图，所反映的是一个像素单元的结构，图2为图1中A1-A1向的剖面图，图3为图1中B-B向的剖面图。如图1～图3所示，本实施例TFT-LCD阵列基板的主体结构包括形成在基板1上的栅线11、数据线12、公共电极线13、像素电极4和薄膜晶体管，相互垂直的栅线11和数据线12定义了像素区域，薄膜晶体管和像素电极4形成在像素区域内，栅线11用于向薄膜晶体管提供开启信号，数据线12用于向像素电极4提供数据信号，公共电极线13用于与像素电极4一起构成存储电容。本发明公共电极线13形成在像素区域内，为一种存储电容在公共电极线上(Cs on Common)的结构，且公共电极线13与像素电极4之间只夹设有第一绝缘层3。具体地，本发明TFT-LCD阵列基板包括形成在基板1上的栅电极2、栅线11和公共电极线13，栅电极2与栅线11连接，公共电极线13位于相邻的二个栅线11之间；第一绝缘层3形成在栅电极2、栅线11和公共电极线13上并覆盖整个基板1；像素电极4形成在第一绝缘层3上；第二绝缘层5形成在像素电极4上并覆盖整个基板1，其上开设有绝缘层过孔14，绝缘层过孔14位于像素电极4靠近栅电极2的边缘位置；有源层(半导体层6和掺杂半导体层7)形成在第二绝缘层5上并位于栅电极2的上方；源电极8的一端形成在有源层上，另一端与数据线12连接，漏电极9的一端 形成在有源层上，另一端通过绝缘层过孔14与像素电极4连接，源电极8和漏电极9之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层7被完全刻蚀掉，并刻蚀掉部分厚度的半导体层6，使TFT沟道区域的半导体层6暴露出来，并且TFT沟道区域的半导体层6进行了氧化处理，使暴露出来的半导体层6表面形成一层氧化层(如氧化硅)，以保护TFT沟道区域。 
本实施例上述技术方案中，氧化处理的射频功率为5KW～13KW，气压为100mT～500mT，O2的流量为1000sccm～4000sccm。从本实施例技术方案可以看出，作为存储电容一个电极板的公共电极线形成在第一绝缘层之下，作为存储电容另一个电极板的像素电极形成在第一绝缘层之上，因此存储电容二个电极板之间的距离只有第一绝缘层的厚度。此外，漏电极位于像素电极的上方，二者通过绝缘层过孔连接。第一绝缘层的沉积采用高速沉积方法，可以提高生产效率，第二绝缘层的沉积采用低速沉积方法，绝缘层表面比较平滑，膜表面质量高，高表面质量的绝缘层能与其上形成的半导体层形成很好地匹配，有利于载流子的传输，因此可以提高TFT特性。 
图4～图13为本发明TFT-LCD阵列基板第一实施例制造过程的示意图，可以进一步说明本发明的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀等工艺，光刻胶以正性光刻胶为例。 
图4为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图，所反映的是一个像素单元的结构，图5为图4中A2-A2向的剖面图。首先采用磁控溅射或热蒸发的方法，在基板1(如玻璃基板或石英基板)上沉积一层厚度为 
Figure G2009100786437D00071
的栅金属薄膜，栅金属薄膜可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，也可以采用由多层金属薄膜构成的复合薄膜。采用普通掩模板(也称单调掩模板)通过第一次构图工艺形成包括栅电极2、栅线11和公共电极线13的图形，如图4、图5所示。 
图6为本发明TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图，所反映的是一个像素单元的结构，图7为图6中A3-A3向的剖面图。在完成 上述结构图形的基板上，采用等离子体增强化学气相沉积(简称PECVD)方法，沉积厚度为 
Figure G2009100786437D00081
的第一绝缘层3，接着采用磁控溅射或热蒸发的方法，沉积厚度为 的透明导电薄膜。第一绝缘层可以选用氧化物、氮化物或氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体；透明导电薄膜可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料，也可以采用其它金属及金属氧化物。采用普通掩模板通过第二次构图工艺在像素区域内形成包括像素电极4的图形，如图4、图5所示。本工艺中，第一绝缘层的沉积采用高速沉积方法，因此可以提高生产效率。一般来说，通过提高射频电源的功率和硅烷的流量可以提高沉积速率，但是沉积薄膜的质量不高，均匀性差。本发明高速沉积的射频电源功率为4500W～7000W，硅烷的流量为900sccm～1600sccm。 
图8为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图，所反映的是一个像素单元的结构，图9为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中曝光显影后A4-A4向的剖面图。在完成上述结构图形的基板上，采用PECVD方法，依次沉积厚度为 
Figure G2009100786437D00083
的第二绝缘层5、厚度为 
Figure G2009100786437D00084
的半导体薄膜21和厚度为 
Figure G2009100786437D00085
的掺杂半导体薄膜22。第二绝缘层5可以选用氧化物、氮化物或氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体；半导体薄膜21对应的反应气体可以为SiH4、H2的混合气体或SiH2Cl2、H2的混合气体；掺杂半导体薄膜22对应的反应气体可以为SiH4、PH3、H2的混合气体或SiH2Cl2、PH3、H2的混合气体。随后，在掺杂半导体薄膜22上涂覆一层光刻胶30，采用半色调或灰色调掩模板曝光，使光刻胶形成完全曝光区域A、未曝光区域B和半曝光区域C。未曝光区域B对应于有源层图形所在区域，完全曝光区域A对应于绝缘层过孔图形所在区域，半曝光区域C对应于上述图形以外的区域。显影处理后，未曝光区域B的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域A的光刻胶被完全去除，形成光刻胶完全去 除区域，半曝光区域C的光刻胶厚度减少一半，形成光刻胶半保留区域，如图9所示。本工艺中，第二绝缘层的沉积采用低速沉积方法，绝缘层表面比较平滑，均匀性好，膜表面质量高，因此高表面质量的第二绝缘层能与其上形成的半导体薄膜形成很好地匹配，有利于载流子的传输。本发明低速沉积的射频电源功率为2500W～4000W，硅烷的流量为500sccm～800sccm。 
图10为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中第一次刻蚀工艺后A4-A4向的剖面图。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域A的掺杂半导体薄膜22、半导体薄膜21和第二绝缘层5，形成绝缘层过孔14图形，绝缘层过孔14位于像素电极4靠近栅电极2的边缘位置，绝缘层过孔14内暴露出像素电极4，如图10所示。 
图11为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中灰化工艺后A4-A4向的剖面图。通过灰化工艺，去除掉半曝光区域C的光刻胶，暴露出该区域的掺杂半导体薄膜22，如图11所示。由于未曝光区域B光刻胶的厚度大于半曝光区域C光刻胶的厚度，因此灰化工艺后，未曝光区域B仍覆盖有一定厚度的光刻胶30。 
图12为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中第二次刻蚀工艺后A4-A4向的剖面图。通过第二次刻蚀工艺完全刻蚀掉半曝光区域C的掺杂半导体薄膜和半导体薄膜，形成有源层图形，有源层图形位于栅电极2上方，包括半导体层6和掺杂半导体层7，如图12所示。 
图13为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后A4-A4向的剖面图。剥离剩余的光刻胶，完成本发明TFT-LCD阵列基板第一实施例第三次构图工艺，如图8和图13所示。 
在完成上述结构图形的基板上，采用磁控溅射或热蒸发的方法，沉积厚度为 
Figure G2009100786437D00091
源漏金属薄膜。源漏金属薄膜可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，也可以采用由多层金属薄膜构成的复合薄膜。采用普通掩模板通过第四次构图工艺对源漏金属薄膜进行构图，形成数据线12、 源电极8、漏电极9和TFT沟道区域图形，其中源电极8的一端位于有源层上，另一端与数据线12连接，漏电极9的一端位于有源层上，另一端通过绝缘层过孔14与像素电极4连接，源电极8与漏电极9之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层7被完全刻蚀掉，并刻蚀掉部分厚度的半导体层6，暴露出该区域的半导体层6，如图1～图3所示。接着对TFT沟道区域的半导体层6进行氧化处理，使暴露出来的半导体层6表面形成一层氧化层(如氧化硅)，氧化层可以起到保护TFT沟道区域的作用。其中，氧化处理的射频功率为5KW～13KW，气压为100mT～500mT，O2的流量为1000sccm～4000sccm。 
以上所说明的四次构图工艺仅仅是制备本实施例TFT-LCD阵列基板的一种实现方法，实际使用中还可以通过增加或减少构图工艺次数、选择不同的材料或材料组合来实现本发明。例如，本实施例TFT-LCD阵列基板第三次构图工艺可以由二次构图工艺完成，即通过一次采用普通掩模板的构图工艺形成有源层图形，通过另一次采用普通掩模板的构图工艺形成绝缘层过孔图形。 
图14为本发明TFT-LCD阵列基板第二实施例的平面图，所反映的是一个像素单元的结构，图15为图14中A5-A5向的剖面图，图16为图14中C-C向的剖面图。如图14～图16所示，本实施例TFT-LCD阵列基板为一种存储电容在栅线上(Cs on Gate)结构，主体结构与前述第一实施例的结构基板相同，包括形成在基板1上的栅线11、数据线12、像素电极4和薄膜晶体管，像素电极4与栅线11一起构成存储电容，且栅线11与像素电极4之间只夹设有第一绝缘层3。具体地，本发明TFT-LCD阵列基板包括形成在基板1上的栅电极2和栅线11，栅电极2与栅线11连接；第一绝缘层3形成在栅电极2和栅线11上并覆盖整个基板1；像素电极4形成在第一绝缘层3上，至少一侧边缘覆盖在栅线11上方；第二绝缘层5形成在像素电极4上并覆盖整个基板1，其上开设有绝缘层过孔14，绝缘层过孔14位于像素电极4靠近栅电极2的边缘位置；有源层(半导体层6和掺杂半导体层7)形成在第二绝 缘层5上并位于栅电极2的上方；源电极8的一端形成在有源层上，另一端与数据线12连接，漏电极9的一端形成在有源层上，另一端通过绝缘层过孔14与像素电极4连接，源电极8和漏电极9之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层7被完全刻蚀掉，并刻蚀掉部分厚度的半导体层6，使TFT沟道区域的半导体层6暴露出来，并且TFT沟道区域的半导体层6进行了氧化处理，使暴露出来的半导体层6表面形成一层氧化层，以保护TFT沟道区域。 
本实施例TFT-LCD阵列基板的制备过程与前述第一实施例基本相同，不同之处在于，本实施例第一次构图工艺形成包括栅电极2和栅线11的图形，第二次构图工艺形成的像素电极4覆盖部分栅线11，相同之处不再赘述。 
实际应用中，本发明还可以形成存储电容一部分在栅线上、另一部分在公共电极线上的存储电容结构，即将前述第一实施例和第二实施例组合起来形成组合结构，一方面在像素区域内设置公共电极线，另一方面使像素电极覆盖部分栅线。 
本发明上述实施例提供了一种TFT-LCD阵列基板，通过设置两层绝缘层，并将像素电极设置在两层绝缘层之间，当像素电极与公共电极线或栅线形成存储电容时，存储电容两个电极板之间的距离只是第一绝缘层的厚度。与两个电极板之间夹设栅绝缘层和钝化层的现有存储电容结构相比，本发明存储电容两个电极板之间的距离大大减小，因此提高了单位面积存储电容。进一步地，由于本发明采用两层绝缘层结构，可以改善绝缘层与半导体层之间形成的界面，从而可以提高TFT特性。由于本发明第一绝缘层采用高速沉积方法，因此提高了生产效率，但是高速沉积的绝缘层表面比较粗糙，界面态不好，不能与沉积在其上半导层形成很好匹配，因此本发明采用低速沉积方法形成厚度相对较薄的第二绝缘层，采用低速沉积的绝缘层表面比较平滑，均匀性好，膜表面质量高，这样在不影响生产效率的前提下，提高了绝缘层的表面质量，能与其上的半导体层形成很好地匹配，有利于载流子 的传输，从而提高了薄膜晶体管的电学特性。 
在TFT-LCD工作时，由于源电极与栅电极之间、漏电极与栅电极之间存在寄生电容，因此在像素电极充电结束的瞬间会产生一个跳变电压ΔVp，跳变电压的表达式为： Δ V p = ( V gh - V gl ) C gs C gs + C lc + C s , 其中Vgh为栅电极的开启电压，Vgl栅电极的关断电压，Clc为液晶电容，Cgs为寄生电容，Cs为存储电容。研究表明，跳变电压ΔVp的存在会使像素电极的极性发生改变，进而导致正负极性的电压差不一致，导致显示画面产生闪烁(flicker)现象，严重地影响了显示质量，因此设计上要求产生的跳变电压ΔVp越小越好。由于本发明增大了单位面积的存储电容，因此保证了充足的存储电容余量，可以有效地减少跳变电压ΔVp，提高显示质量。 
图17为本发明TFT-LCD阵列基板制造方法的流程图，包括： 
步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形； 
步骤2、在完成步骤1的基板上沉积第一绝缘层和透明导电薄膜，通过构图工艺形成包括像素电极的图形； 
步骤3、在完成步骤2的基板上沉积第二绝缘层、半导体薄膜和掺杂半导体薄膜，通过构图工艺形成包括有源层和绝缘层过孔的图形，所述绝缘层过孔位于所述像素电极的上方； 
步骤4、在完成步骤3的基板上沉积源漏金属薄膜，通过构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形，所述漏电极通过所述绝缘层过孔与像素电极连接，所述TFT沟道区域的掺杂半导体层被完全刻蚀掉，通过对TFT沟道区域的半导体层进行氧化处理，使暴露出来的半导体层表面形成一层氧化层。 
本发明上述技术方案中，由于形成有第一绝缘层和第二绝缘层，且像素电极形成在第一绝缘层和第二绝缘层之间，当像素电极与公共电极线或栅线 形成存储电容时，存储电容两个电极板之间的距离只是第一绝缘层的厚度，存储电容两个电极板之间的距离大大减小，因此提高了单位面积存储电容。进一步地，由于本发明采用两层绝缘层结构，可以改善绝缘层与半导体层之间形成的界面，从而可以提高TFT特性。 
下面通过具体实施例进一步说明本发明TFT-LCD阵列基板制造方法的技术方案。 
图18为本发明TFT-LCD阵列基板制造方法第一实施例的流程图，包括： 
步骤11、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线、栅电极和公共电极线的图形； 
步骤12、在完成步骤11的基板上沉积第一绝缘层和透明导电薄膜，通过构图工艺形成包括像素电极的图形； 
步骤13、采用等离子体增强化学气相沉积方法，依次沉积第二绝缘层、半导体薄膜和掺杂半导体薄膜；然后在所述掺杂半导体薄膜上涂覆一层光刻胶； 
步骤14、采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域和光刻胶半保留区域，光刻胶完全保留区域对应于有源层图形所在区域，光刻胶完全去除区域对应于绝缘层过孔图形所在区域，光刻胶半保留区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度减少； 
步骤15、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的掺杂半导体薄膜、半导体薄膜和第二绝缘层，形成绝缘层过孔图形，所述绝缘层过孔位于像素电极靠近栅电极的边缘位置，绝缘层过孔内暴露出像素电极； 
步骤16、通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的掺杂半导体薄膜； 
步骤17、通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的掺杂半导 体薄膜和半导体薄膜，形成有源层图形；剥离剩余的光刻胶； 
步骤18、采用磁控溅射或热蒸发的方法，在完成步骤17的基板上沉积源漏金属薄膜； 
步骤19、采用普通掩模板通过构图工艺对源漏金属薄膜进行构图，形成数据线、源电极、漏电极和TFT沟道区域图形，其中源电极的一端位于有源层上，另一端与数据线连接，漏电极的一端位于有源层上，另一端通过绝缘层过孔与像素电极连接，源电极与漏电极之间TFT沟道区域的掺杂半导体层被完全刻蚀掉，并刻蚀掉部分厚度的半导体层，使TFT沟道区域的半导体层暴露出来；对所述TFT沟道区域的半导体层进行氧化处理，使暴露出来的半导体层表面形成一层氧化层。 
本实施例所制备的TFT-LCD阵列基板是一种存储电容在公共电极线上(Cs on Common)的结构，其制备过程已在前述图1～图13所示技术方案中详细介绍，这里不再赘述。 
图19为本发明TFT-LCD阵列基板制造方法第二实施例的流程图，包括： 
步骤21、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形； 
步骤22、在完成步骤21的基板上沉积第一绝缘层和透明导电薄膜，通过构图工艺形成包括像素电极的图形，所述像素电极覆盖部分栅线； 
步骤23、采用等离子体增强化学气相沉积方法，依次沉积第二绝缘层、半导体薄膜和掺杂半导体薄膜；然后在所述掺杂半导体薄膜上涂覆一层光刻胶； 
步骤24、采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域和光刻胶半保留区域，光刻胶完全保留区域对应于有源层图形所在区域，光刻胶完全去除区域对应于绝缘层过孔图形所在区域，光刻胶半保留区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全 去除，光刻胶半保留区域的光刻胶厚度减少； 
步骤25、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的掺杂半导体薄膜、半导体薄膜和第二绝缘层，形成绝缘层过孔图形，所述绝缘层过孔位于像素电极靠近栅电极的边缘位置，绝缘层过孔内暴露出像素电极； 
步骤26、通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的掺杂半导体薄膜； 
步骤27、通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的掺杂半导体薄膜和半导体薄膜，形成有源层图形；剥离剩余的光刻胶； 
步骤28、采用磁控溅射或热蒸发的方法，在完成步骤27的基板上沉积源漏金属薄膜； 
步骤29、采用普通掩模板通过构图工艺对源漏金属薄膜进行构图，形成数据线、源电极、漏电极和TFT沟道区域图形，其中源电极的一端位于有源层上，另一端与数据线连接，漏电极的一端位于有源层上，另一端通过绝缘层过孔与像素电极连接，源电极与漏电极之间TFT沟道区域的掺杂半导体层被完全刻蚀掉，并刻蚀掉部分厚度的半导体层，使TFT沟道区域的半导体层暴露出来；对所述TFT沟道区域的半导体层进行氧化处理，使暴露出来的半导体层表面形成一层氧化层。 
本实施例所制备的TFT-LCD阵列基板是一种存储电容在栅线上(Cs onGate)的结构，其制备过程与前述第一实施例基本相同，不同之处在于，本实施例步骤21中形成包括栅电极和栅线的图形，步骤22中形成的像素电极覆盖部分栅线。 
在上述技术方案中，氧化处理的射频功率为5KW～13KW，气压为100mT～500mT，氧气的流量为1000sccm～4000sccm。第一绝缘层的沉积采用高速沉积方法，因此可以提高生产效率，第二绝缘层的沉积采用低速沉积方法，绝缘层表面比较平滑，膜表面质量高，因此高表面质量的绝缘层能与其上形成的半导体层形成很好地匹配，有利于载流子的传输，可以提高了薄膜晶 体管的电学特性。 
实际应用中，本发明还可以形成存储电容一部分在栅线上、另一部分在公共电极线上的存储电容结构，即将前述第一实施例和第二实施例组合起来形成组合结构，一方面在步骤1中形成有公共电极线，另一方面在步骤2中使形成的像素电极覆盖部分栅线。 
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。 

Claims (9)

1.一种TFT-LCD阵列基板，包括形成在基板上的栅线和数据线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，其特征在于，所述栅线与数据线之间形成有第一绝缘层和第二绝缘层，所述像素电极设置在所述第一绝缘层与第二绝缘层之间；所述像素区域内还形成有与所述像素电极构成存储电容的公共电极线，所述公共电极线设置在所述基板和所述第一绝缘层之间；和/或所述像素电极覆盖在部分所述栅线上。
2.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述第一绝缘层形成在所述栅线和薄膜晶体管的栅电极上；所述像素电极形成在所述第一绝缘层上；所述第二绝缘层形成在所述像素电极上，其上形成有绝缘层过孔；有源层形成在第二绝缘层上，并位于所述栅电极上的上方；薄膜晶体管的源电极的一端位于所述有源层上，另一端与数据线连接，薄膜晶体管的漏电极的一端位于所述有源层上，另一端通过所述绝缘层过孔与像素电极连接，所述源电极与漏电极之间形成TFT沟道区域。
3.根据权利要求2所述的TFT-LCD阵列基板，其特征在于，所述有源层包括半导体层和掺杂半导体层，所述TFT沟道区域的掺杂半导体层被完全刻蚀掉，并刻蚀掉部分厚度的半导体层，使TFT沟道区域的半导体层暴露出来，且TFT沟道区域的半导体层的表面为经过氧化处理的氧化层。
4.根据权利要求3所述的TFT-LCD阵列基板，其特征在于，所述氧化处理的射频功率为5KW～13KW，气压为100mT～500mT，氧气的流量为1000sccm～4000sccm。
5.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤2、在完成步骤1的基板上沉积第一绝缘层和透明导电薄膜，通过构图工艺形成包括像素电极的图形；
步骤3、在完成步骤2的基板上沉积第二绝缘层、半导体薄膜和掺杂半导体薄膜，通过构图工艺形成包括有源层和绝缘层过孔的图形，所述绝缘层过孔位于所述像素电极的上方；
步骤4、在完成步骤3的基板上沉积源漏金属薄膜，通过构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形，所述漏电极通过所述绝缘层过孔与像素电极连接，所述TFT沟道区域的掺杂半导体层被完全刻蚀掉，通过对TFT沟道区域的半导体层进行氧化处理，使暴露出来的半导体层表面形成一层氧化层。
6.根据权利要求5所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤3包括：
步骤31、采用等离子体增强化学气相沉积方法，依次沉积第二绝缘层、半导体薄膜和掺杂半导体薄膜；
步骤32、在所述掺杂半导体薄膜上涂覆一层光刻胶；
步骤33、采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域和光刻胶半保留区域，光刻胶完全保留区域对应于有源层图形所在区域，光刻胶完全去除区域对应于绝缘层过孔图形所在区域，光刻胶半保留区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度减少；
步骤34、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的掺杂半导体薄膜、半导体薄膜和第二绝缘层，形成绝缘层过孔图形，所述绝缘层过孔位于像素电极靠近栅电极的边缘位置，绝缘层过孔内暴露出像素电极；
步骤35、通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的掺杂半导体薄膜；
步骤36、通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的掺杂半导体薄膜和半导体薄膜，形成有源层图形；
步骤37、剥离剩余的光刻胶。
7.根据权利要求5所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤4包括：
步骤41、采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；
步骤42、采用普通掩模板通过构图工艺对源漏金属薄膜进行构图，形成数据线、源电极、漏电极和TFT沟道区域图形，其中源电极的一端位于有源层上，另一端与数据线连接，漏电极的一端位于有源层上，另一端通过绝缘层过孔与像素电极连接，源电极与漏电极之间TFT沟道区域的掺杂半导体层被完全刻蚀掉，并刻蚀掉部分厚度的半导体层，使TFT沟道区域的半导体层暴露出来；
步骤43、对所述TFT沟道区域的半导体层进行氧化处理，使暴露出来的半导体层表面形成一层氧化层。
8.根据权利要求7所述的TFT-LCD阵列基板制造方法，其特征在于，所述氧化处理的射频功率为5KW～13KW，气压为100mT～500mT，氧气的流量为1000sccm～4000sccm。
9.根据权利要求5～8中任一权利要求所述的TFT-LCD阵列基板制造方法，其特征在于，所述第一绝缘层采用高速沉积方法沉积，所述第二绝缘层采用低速沉积方法沉积。
CN2009100786437A 2009-02-27 2009-02-27 Tft-lcd阵列基板及其制造方法 Active CN101819363B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN2009100786437A CN101819363B (zh) 2009-02-27 2009-02-27 Tft-lcd阵列基板及其制造方法
US12/705,694 US20100220254A1 (en) 2009-02-27 2010-02-15 Tft-lcd array substrate and method of manufacturing the same
KR1020100016085A KR101119215B1 (ko) 2009-02-27 2010-02-23 박막트랜지스터-액정표시장치 어레이 기판 및 그 제조 방법
JP2010038635A JP5688909B2 (ja) 2009-02-27 2010-02-24 Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
US13/737,355 US8917365B2 (en) 2009-02-27 2013-01-09 Method of manufacturing TFT-LCD array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100786437A CN101819363B (zh) 2009-02-27 2009-02-27 Tft-lcd阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN101819363A CN101819363A (zh) 2010-09-01
CN101819363B true CN101819363B (zh) 2011-12-28

Family

ID=42654512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100786437A Active CN101819363B (zh) 2009-02-27 2009-02-27 Tft-lcd阵列基板及其制造方法

Country Status (4)

Country Link
US (2) US20100220254A1 (zh)
JP (1) JP5688909B2 (zh)
KR (1) KR101119215B1 (zh)
CN (1) CN101819363B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768989A (zh) * 2011-05-06 2012-11-07 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板结构及制造方法
CN202423298U (zh) * 2011-12-31 2012-09-05 京东方科技集团股份有限公司 一种tft、阵列基板以及显示器件
CN104094409B (zh) 2012-01-31 2016-11-16 夏普株式会社 半导体装置及其制造方法
US11626279B2 (en) * 2012-03-09 2023-04-11 Versum Materials Us, Llc Compositions and methods for making silicon containing films
CN104285286A (zh) * 2012-05-14 2015-01-14 夏普株式会社 半导体装置及其制造方法
KR20140021118A (ko) 2012-08-07 2014-02-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN102981336B (zh) * 2012-11-29 2015-07-15 京东方科技集团股份有限公司 阵列基板、显示模组及其制备方法
CN103226286B (zh) * 2013-04-24 2015-05-13 京东方科技集团股份有限公司 一种光屏障玻璃的制备方法
TWI495942B (zh) * 2013-05-20 2015-08-11 Au Optronics Corp 畫素結構、顯示面板與畫素結構的製作方法
CN103560112B (zh) 2013-11-12 2015-11-18 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板
US9653608B2 (en) * 2013-12-23 2017-05-16 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display device and thin film transistor
CN103792744A (zh) * 2014-01-23 2014-05-14 深圳市华星光电技术有限公司 存储电容、像素单元及存储电容的制造方法
JP2016057428A (ja) * 2014-09-09 2016-04-21 株式会社ジャパンディスプレイ 液晶表示装置
CN104635393A (zh) * 2015-02-09 2015-05-20 昆山龙腾光电有限公司 薄膜晶体管阵列基板和液晶显示装置
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
KR102536344B1 (ko) * 2015-12-31 2023-05-25 엘지디스플레이 주식회사 표시장치
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
CN206348571U (zh) * 2017-01-10 2017-07-21 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN107065359A (zh) * 2017-05-31 2017-08-18 深圳市华星光电技术有限公司 显示面板
CN108538855B (zh) * 2018-03-30 2020-06-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板的制作方法
KR20210088800A (ko) * 2020-01-06 2021-07-15 삼성디스플레이 주식회사 디스플레이 장치의 제조 방법
CN112297646B (zh) * 2020-11-17 2022-07-05 山东华菱电子股份有限公司 一种薄膜热敏打印头用发热基板的制造方法
CN113394235B (zh) * 2021-05-20 2022-10-21 北海惠科光电技术有限公司 阵列基板及阵列基板的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183570A (zh) * 1996-11-26 1998-06-03 三星电子株式会社 使用有机绝缘材料的液晶显示器及其制造方法
CN1491371A (zh) * 2001-11-22 2004-04-21 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列板
CN1987624A (zh) * 2006-11-17 2007-06-27 京东方科技集团股份有限公司 一种tft lcd阵列基板结构及其制造方法
CN101063781A (zh) * 2006-04-30 2007-10-31 京东方科技集团股份有限公司 一种tft lcd阵列基板器件结构及其制造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68921567T2 (de) * 1988-11-30 1995-07-06 Nippon Electric Co Flüssigkristallanzeigetafel mit verminderten Pixeldefekten.
JPH02275417A (ja) * 1989-04-17 1990-11-09 Nec Corp 表示素子用薄膜トランジスタ
JP2870075B2 (ja) 1989-12-27 1999-03-10 カシオ計算機株式会社 薄膜トランジスタパネル及び液晶表示装置
JP3226223B2 (ja) * 1990-07-12 2001-11-05 株式会社東芝 薄膜トランジスタアレイ装置および液晶表示装置
JPH052189A (ja) * 1991-06-26 1993-01-08 Toshiba Corp 液晶表示装置
JPH05119351A (ja) * 1991-10-29 1993-05-18 Sanyo Electric Co Ltd 液晶表示装置およびその製造方法
US5441768A (en) * 1994-02-08 1995-08-15 Applied Materials, Inc. Multi-step chemical vapor deposition method for thin film transistors
JPH0815711A (ja) 1994-06-28 1996-01-19 Kyocera Corp アクティブマトリクス基板
KR20000003177A (ko) * 1998-06-26 2000-01-15 김영환 박막 트랜지스터 액정표시소자
US6809787B1 (en) * 1998-12-11 2004-10-26 Lg.Philips Lcd Co., Ltd. Multi-domain liquid crystal display device
KR100301855B1 (ko) 1998-12-11 2001-09-26 구본준, 론 위라하디락사 멀티도메인 액정표시소자
US6791647B1 (en) * 1999-02-24 2004-09-14 Lg Philips Lcd Co., Ltd. Multi-domain liquid crystal display device
KR100357215B1 (ko) 1999-06-21 2002-10-18 엘지.필립스 엘시디 주식회사 멀티도메인 액정표시소자
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
KR100648211B1 (ko) * 2000-06-01 2006-11-24 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정표시장치 및 그의 제조방법
KR20020002089A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 고개구율 액정 표시 소자의 제조방법
KR100726132B1 (ko) * 2000-10-31 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100748442B1 (ko) * 2001-02-26 2007-08-10 엘지.필립스 엘시디 주식회사 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법
KR100672637B1 (ko) * 2002-07-12 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시 장치
KR100878239B1 (ko) * 2002-09-06 2009-01-13 삼성전자주식회사 액정 표시 장치 및 그 박막 트랜지스터 기판
KR20040079683A (ko) * 2003-03-10 2004-09-16 삼성전자주식회사 액정 표시 장치
JP2004325953A (ja) * 2003-04-25 2004-11-18 Nec Lcd Technologies Ltd 液晶表示装置
TWI222546B (en) * 2003-05-28 2004-10-21 Au Optronics Corp TFT LCD and manufacturing method thereof
CN1567074A (zh) 2003-06-20 2005-01-19 友达光电股份有限公司 具有遮光结构的平面显示器及其制造方法
KR100752876B1 (ko) * 2004-11-30 2007-08-29 가시오게산키 가부시키가이샤 수직배향형의 액정표시소자
JP2006276160A (ja) 2005-03-28 2006-10-12 Casio Comput Co Ltd 液晶表示素子
US7952099B2 (en) * 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
CN100483232C (zh) * 2006-05-23 2009-04-29 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
KR100846974B1 (ko) * 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
JP4740203B2 (ja) * 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
JP4823989B2 (ja) * 2006-09-11 2011-11-24 北京京東方光電科技有限公司 Ｔｆｔ―ｌｃｄアレイ基板及びその製造方法
CN100499138C (zh) * 2006-10-27 2009-06-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
CN100461432C (zh) * 2006-11-03 2009-02-11 北京京东方光电科技有限公司 一种薄膜晶体管沟道结构
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
KR101278477B1 (ko) * 2006-11-07 2013-06-24 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
CN1959508A (zh) * 2006-11-10 2007-05-09 京东方科技集团股份有限公司 一种tft lcd阵列基板结构和制造方法
KR100917654B1 (ko) * 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
CN100432770C (zh) * 2006-11-29 2008-11-12 北京京东方光电科技有限公司 一种液晶显示器装置
US9052550B2 (en) * 2006-11-29 2015-06-09 Beijing Boe Optoelectronics Technology Co., Ltd Thin film transistor liquid crystal display
CN100524781C (zh) * 2006-12-13 2009-08-05 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN1996133A (zh) * 2006-12-13 2007-07-11 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器及其制造方法
CN100466182C (zh) * 2007-01-04 2009-03-04 北京京东方光电科技有限公司 金属导线、电极及薄膜晶体管阵列基板的制造方法
CN100461433C (zh) * 2007-01-04 2009-02-11 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
CN101315950A (zh) * 2007-05-30 2008-12-03 北京京东方光电科技有限公司 一种薄膜晶体管充电沟道结构
KR20090069806A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183570A (zh) * 1996-11-26 1998-06-03 三星电子株式会社 使用有机绝缘材料的液晶显示器及其制造方法
CN1491371A (zh) * 2001-11-22 2004-04-21 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列板
CN101063781A (zh) * 2006-04-30 2007-10-31 京东方科技集团股份有限公司 一种tft lcd阵列基板器件结构及其制造方法
CN1987624A (zh) * 2006-11-17 2007-06-27 京东方科技集团股份有限公司 一种tft lcd阵列基板结构及其制造方法

Also Published As

Publication number Publication date
CN101819363A (zh) 2010-09-01
KR20100098304A (ko) 2010-09-06
KR101119215B1 (ko) 2012-03-20
JP5688909B2 (ja) 2015-03-25
JP2010204656A (ja) 2010-09-16
US20130122622A1 (en) 2013-05-16
US20100220254A1 (en) 2010-09-02
US8917365B2 (en) 2014-12-23

Similar Documents

Publication Publication Date Title
CN101819363B (zh) Tft-lcd阵列基板及其制造方法
CN101807583B (zh) Tft-lcd阵列基板及其制造方法
CN101887897B (zh) Tft-lcd阵列基板及其制造方法
CN101957530B (zh) Tft-lcd阵列基板及其制造方法
CN102629046B (zh) 阵列基板及其制造方法、液晶显示器件
CN101656232B (zh) 薄膜晶体管阵列基板制造方法
CN101807586B (zh) Tft-lcd阵列基板及其制造方法
CN101957526B (zh) Tft-lcd阵列基板及其制造方法
CN101825815B (zh) Tft-lcd阵列基板及其制造方法
CN102023424B (zh) Tft-lcd阵列基板及其制造方法
CN102034750A (zh) 阵列基板及其制造方法
CN101752319A (zh) 薄膜晶体管液晶显示器阵列基板的制造方法
CN102709234A (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
CN102629584A (zh) 一种阵列基板及其制造方法和显示器件
CN101799603B (zh) Tft-lcd阵列基板及其制造方法
CN101807584B (zh) Tft-lcd阵列基板及其制造方法
CN102650783A (zh) 一种显示装置、tft-lcd像素结构及其制作方法
CN101995711A (zh) Tft-lcd阵列基板及其制造方法
CN102693938B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN103700663A (zh) 一种阵列基板及其制作方法、显示装置
CN101819361B (zh) Tft-lcd阵列基板及其制造方法
CN202183002U (zh) 阵列基板及液晶显示器件
CN102854677A (zh) 阵列基板、阵列基板的制造方法及显示装置
CN103022148B (zh) 一种阵列基板及其制作方法、显示装置
CN102629582B (zh) Tft阵列基板的制造方法、tft阵列基板及显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20141219

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20141219

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20141219

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.