CN101887897B - Tft-lcd阵列基板及其制造方法 - Google Patents

Tft-lcd阵列基板及其制造方法 Download PDF

Info

Publication number
CN101887897B
CN101887897B CN200910083981XA CN200910083981A CN101887897B CN 101887897 B CN101887897 B CN 101887897B CN 200910083981X A CN200910083981X A CN 200910083981XA CN 200910083981 A CN200910083981 A CN 200910083981A CN 101887897 B CN101887897 B CN 101887897B
Authority
CN
China
Prior art keywords
photoresist
tft
line interface
reserve area
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910083981XA
Other languages
English (en)
Other versions
CN101887897A (zh
Inventor
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN200910083981XA priority Critical patent/CN101887897B/zh
Priority to US12/778,271 priority patent/US8379162B2/en
Publication of CN101887897A publication Critical patent/CN101887897A/zh
Priority to US13/742,785 priority patent/US8928831B2/en
Application granted granted Critical
Publication of CN101887897B publication Critical patent/CN101887897B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种TFT-LCD阵列基板及其制造方法。阵列基板包括栅线和数据线，栅线和数据线限定的像素区域内形成有像素电极和薄膜晶体管，薄膜晶体管的TFT沟道区域的上方形成有遮挡层。制造方法包括：沉积栅金属薄膜，形成栅线和栅电极的图形；沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，形成有源层的图形；沉积透明导电薄膜和源漏金属薄膜，形成像素电极、数据线、源电极、漏电极和TFT沟道区域的图形；沉积钝化层和遮挡薄膜，形成遮挡层、栅线接口过孔和数据线接口过孔的图形，遮挡层位于TFT沟道区域的上方。本发明在不增加生产工艺的前提下避免了漏电流的产生，并提高了单位面积存储电容的大小。

Description

TFT-LCD阵列基板及其制造方法
技术领域
本发明涉及一种液晶显示器及其制造方法，尤其是一种TFT-LCD阵列基板及其制造方法。 
背景技术
由于薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，近年来得到了迅速地发展，在当前的平板显示器市场中占据了主导地位。液晶面板是TFT-LCD中最重要的部件之一，主要包括对盒在一起并将液晶夹设其间的阵列基板和彩膜基板。目前，制造阵列基板是通过一组构图工艺形成结构图形来完成，一次构图工艺形成一层结构图形，对于TFT-LCD来说，TFT-LCD阵列基板以及制造工艺决定了其产品性能、成品率和价格。为了有效地降低TFT-LCD的价格、提高成品率，TFT-LCD阵列基板的制造工艺逐步得到简化，从开始的七次构图(7mask)工艺已经发展到基于采用半色调或灰色调掩模板的四次构图(4mask)工艺。 
现有技术TFT-LCD结构中，彩膜基板上设置有用于遮挡漏光的黑矩阵图形。目前，黑矩阵通常采用不透明的金属铬膜，金属铬膜对光具有很好的反射性，来自背光源的光照射到金属铬膜上后会发生反射，而且部分反射光会照射到TFT沟道区域的半导体层上。由于半导体层是一种光敏材料，被光照射时会产生漏电流，该漏电流会增加TFT关断电流Ioff，从而减少像素电荷保持时间，在很大程度上影响了显示灰度等级变化，严重时会使显示图像发生闪烁现象，因此现有技术TFT-LCD阵列基板的结构存在影响显示质量的缺陷。 
由存储电容公式可知，单位面积存储电容的大小与两个电极板之间的距 离成反比，距离越大，单位面积存储电容越小。目前，现有技术TFT-LCD阵列基板通常采用栅线或与栅线同层的公共电极线作为存储电容的一个电极板，形成在钝化层上的像素电极作为存储电容的另一个电极板，存储电容两个电极板之间的距离为栅绝缘层和钝化层的厚度之和，距离较大，因此现有TFT-LCD阵列基板的结构存在单位面积存储电容较小的缺陷。 
发明内容
本发明的目的是提供一种TFT-LCD阵列基板及其制造方法，有效解决现有TFT-LCD阵列基板的结构存在影响显示质量和单位面积存储电容较小等技术缺陷。 
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括栅线和数据线，所述栅线和数据线限定的像素区域内形成有像素电极和薄膜晶体管，所述薄膜晶体管的TFT沟道区域的上方形成有遮挡层。 
所述像素电极与薄膜晶体管的源电极和漏电极在同一次构图工艺中形成，源电极和漏电极的下方保留有透明导电薄膜，漏电极下方的透明导电薄膜与像素电极为一体结构，形成像素电极与漏电极直接连接的结构。 
在上述技术方案基础上，所述像素区域内还形成有与所述像素电极构成存储电容的公共电极线。所述公共电极线与栅线同层设置并在同一次构图工艺中形成，或所述公共电极线与遮挡层同层设置并在同一次构图工艺中形成。 
为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板制造方法，包括： 
步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形； 
步骤2、在完成步骤1的基板上连续沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，通过构图工艺形成包括有源层的图形； 
步骤3、在完成步骤2的基板上连续沉积透明导电薄膜和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括像素电极、数据线、源电极、漏电极和TFT沟道区域的图形，所述像素电极与漏电极直接连接； 
步骤4、在完成步骤3的基板上沉积钝化层和遮光薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括遮光层、栅线接口过孔和数据线接口过孔的图形，所述遮光层位于所述TFT沟道区域的上方； 
所述步骤4包括： 
在完成步骤3的基板上沉积钝化层和遮光薄膜； 
在遮光薄膜上涂敷一层光刻胶； 
采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完 全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于遮光层的图形所在区域，光刻胶完全去除区域对应于栅线接口过孔和数据线接口过孔的图形所在区域，光刻胶半保留区域对应于上述图形以外区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄； 
通过第一次刻蚀工艺，在栅线接口区域刻蚀掉完全曝光区域的遮光薄膜、钝化层和栅绝缘层，在数据线接口区域刻蚀掉完全曝光区域的遮光薄膜和钝化层，形成包括栅线接口过孔和数据线接口过孔的图形； 
通过灰化工艺完全去除光刻胶半保留区域的光刻胶，暴露出该区域的遮光薄膜； 
通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的遮光薄膜，形成包括遮光层的图形，所述遮光层位于所述TFT沟道区域的上方； 
剥离剩余的光刻胶。 
本发明还提供了另一种TFT-LCD阵列基板制造方法，包括： 
步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括公共电极线、栅线和栅电极的图形； 
步骤2、在完成步骤1的基板上连续沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，通过构图工艺形成包括有源层的图形； 
步骤3、在完成步骤2的基板上连续沉积透明导电薄膜和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括像素电极、数据线、源电极、漏电极和TFT沟道区域的图形，所述像素电极与漏电极直接连接； 
步骤4、在完成步骤3的基板上沉积钝化层和遮光薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括遮光层、栅线接口过孔和数据线接口过孔的图形，所述遮光层位于所述TFT沟道区域的上方； 
所述步骤4包括： 
在完成步骤3的基板上沉积钝化层和遮光薄膜； 
在遮光薄膜上涂敷一层光刻胶； 
采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于遮光层和公共电极线的图形所在区域，光刻胶完全去除区域对应于栅 线接口过孔和数据线接口过孔的图形所在区域，光刻胶半保留区域对应于上述图形以外区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄； 
通过第一次刻蚀工艺，在栅线接口区域刻蚀掉完全曝光区域的遮光薄膜、钝化层和栅绝缘层，在数据线接口区域刻蚀掉完全曝光区域的遮光薄膜和钝化层，形成包括栅线接口过孔和数据线接口过孔的图形； 
通过灰化工艺完全去除光刻胶半保留区域的光刻胶，暴露出该区域的遮光薄膜； 
通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的遮光薄膜，形成包括遮光层和公共电极线的图形，所述遮光层位于所述TFT沟道区域的上方； 
剥离剩余的光刻胶。 
本发明提供了一种TFT-LCD阵列基板及其制造方法，首先通过第一次构图工艺形成包括栅线和栅电极的图形，通过第二次构图工艺形成包括有源层的图形，通过第三次构图工艺形成包括像素电极、数据线、源电极、漏电极和TFT沟道区域的图形，通过第四次构图工艺形成包括遮挡层、栅线接口过孔和数据线接口过孔的图形。本发明通过在TFT沟道区域上方形成遮光层，可以有效阻止光照射TFT沟道区域的半导体层，从根本上避免了漏电流的产生，进而降低了薄膜晶体管的关断电流Ioff，不会减少像素电荷保持时间，不会影响显示灰度等级变化，最大限度地杜绝了显示图像的闪烁现象，提高了显示质量。此外，本发明存储电容的两个电极板之间的距离仅为栅绝缘层或钝化层的厚度，距离较小，提高了单位面积存储电容的大小，有利于提高TFT-LCD的开口率和显示亮度。本发明TFT-LCD阵列基板的制备仍采用四次构图工艺，在不增加生产工艺的前提下，有效解决了现有技术TFT-LCD中半导体层产生漏电流和单位面积存储电容较小的技术缺陷，从整体上提高了TFT-LCD的性能，具有广泛的应用前景。 
附图说明
图1为本发明TFT-LCD阵列基板第一实施例的平面图； 
图2为图1中A1-A1向的剖面图； 
图3为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图； 
图4为图3中A2-A2向剖面图； 
图5为本发明TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图； 
图27为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中第二次刻蚀工艺后栅线接口区域的结构示意图； 
图28为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中第二次刻蚀工艺后数据线接口区域的结构示意图； 
图7为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图； 
图8为图7中A4-A4向的剖面图； 
图9为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中沉积透明导电薄膜和源漏金属薄膜后A4-A4向的剖面图； 
图10为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中涂敷光刻胶后A4-A4向的剖面图； 
图11为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中光刻胶曝光显影后A4-A4向的剖面图； 
图12为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中第一次刻蚀工艺后A4-A4向的剖面图； 
图13为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中灰化工艺后A4-A4向的剖面图； 
图14为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中第二次刻蚀工艺后A4-A4向的剖面图； 
图15为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中沉积钝化层和遮光薄膜后A1-A1向的剖面图； 
图16为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中沉积钝化层和遮光薄膜后栅线接口区域的结构示意图； 
图17为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中沉积钝化层和遮光薄膜后数据线接口区域的结构示意图； 
图18为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中光刻胶曝光显影后A1-A1向的剖面图； 
图19为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中光刻胶曝光显影后栅线接口区域的结构示意图； 
图20为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中光刻胶曝光显影后数据线接口区域的结构示意图； 
图21为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中第一次刻 蚀工艺后栅线接口区域的结构示意图； 
图22为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中第一次刻蚀工艺后数据线接口区域的结构示意图； 
图23为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中灰化工艺后A1-A1向的剖面图； 
图24为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中灰化工艺后栅线接口区域的结构示意图； 
图25为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中灰化工艺后数据线接口区域的结构示意图； 
图26为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中第二次刻蚀工艺后A1-A1向的剖面图； 
图27为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中第二次刻蚀工艺后栅线接口区域的结构示意图； 
图28为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中第二次刻蚀工艺后数据线接口区域的结构示意图； 
图29为本发明TFT-LCD阵列基板第二实施例的平面图； 
图30为本发明TFT-LCD阵列基板第三实施例的平面图； 
图31为本发明TFT-LCD阵列基板制造方法的流程图； 
图32为本发明TFT-LCD阵列基板制造方法第一实施例的流程图； 
图33为本发明TFT-LCD阵列基板制造方法第二实施例的流程图； 
图34为本发明TFT-LCD阵列基板制造方法第三实施例的流程图； 
图35为本发明TFT-LCD阵列基板制造方法第四实施例的流程图； 
图36为本发明TFT-LCD阵列基板制造方法第五实施例的流程图； 
图37为本发明TFT-LCD阵列基板制造方法第六实施例的流程图。 
附图标记说明： 
1-基板；           2-栅电极；           3-栅绝缘层； 
4-半导体层；       5-掺杂半导体层；     6-源电极； 
7-漏电极；         8-钝化层；           9-遮光层； 
11-栅线；          12-数据线；          13-像素电极； 
14-公共电极线；    15-栅线接口过孔；    16-数据线接口过孔； 
21-透明导电薄膜；    22-源漏金属薄膜；    23-遮光薄膜； 
30-光刻胶。 
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。 
图1为本发明TFT-LCD阵列基板第一实施例的平面图，所反映的是一个像素单元的结构，图2为图1中A1-A1向的剖面图。如图1和图2所示，本实施例TFT-LCD阵列基板的主体结构包括栅线11、数据线12、像素电极13和薄膜晶体管，相互垂直的栅线11和数据线12定义了像素区域，薄膜晶体管和像素电极13形成在像素区域内，栅线11用于向薄膜晶体管提供开启信号，数据线12用于向像素电极13提供数据信号。具体地，本实施例TFT-LCD阵列基板包括形成在基板1上的栅线11和栅电极2，栅绝缘层3形成在栅线11和栅电极2上并覆盖整个基板1；有源层(包括半导体层4和掺杂半导体层5)形成在栅绝缘层3上并位于栅电极2的上方；像素电极13形成在栅绝缘层3上，并与部分栅线11构成存储电容，形成存储电容在栅线上(Cs on Gate)的结构；源电极6的一端位于有源层上，另一端与数据线12连接，漏电极7的一端位于有源层上，与像素电极13直接连接，源电极6与漏电极7之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使TFT沟道区域的半导体层4暴露出来；钝化层8形成在源电极6、漏电极7、数据线和像素电极13上并覆盖整个基板1；遮光层9形成在钝化层8上并位于TFT沟道区域的上方，遮光层9用于有效阻止光照射TFT沟道区域的半导体层，从而在根本上避免薄膜晶体管产生漏电流。本发明上述结构中，像素电极13与数据线12、源电极6和漏电极7是在同一次构图工艺中形成的，即数据线12、源电极6和漏电极7的下方保留有透明导电薄膜21，而漏电极7下方的透明导电薄膜与像素电极13为一体结构，形成像素电极13与漏电极7直接连接的结构。 
图3～图28为本发明TFT-LCD阵列基板第一实施例制造过程的示意图，可说明本实施例的技术方案，以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀、光刻胶剥离等工艺，光刻胶以正性光刻胶为例。 
图3为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图， 所反映的是一个像素单元的结构，图4为图3中A2-A2向剖面图。首先采用磁控溅射、热蒸发或其它成膜方法，在基板1(如玻璃基板或石英基板)上沉积厚度为 
Figure 723889DEST_PATH_GSB00000661893000081
的栅金属薄膜，栅金属薄膜可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金形成的单层薄膜，也可以是以上金属多层沉积形成的多层薄膜。采用普通掩模板通过构图工艺对栅金属薄膜进行构图，在基板1上形成包括栅电极2和栅线11的图形，如图3和图4所示。 
图5为本发明TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图，所反映的是一个像素单元的结构，图6为图5中A3-A3向的剖面图。在完成图3所示图形的基板上，采用等离子体增强化学气相沉积(PECVD)或其它成膜方法，连续沉积厚度为 
Figure 392768DEST_PATH_GSB00000661893000082
的栅绝缘层、厚度为 
Figure 386131DEST_PATH_GSB00000661893000083
的半导体薄膜和掺杂半导体薄膜。栅绝缘层可以选用氧化物、氮化物或氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体，半导体薄膜对应的反应气体可以为SiH4、H2的混合气体或SiH2Cl2、H2的混合气体，掺杂半导体薄膜对应的反应气体可以为SiH4、PH3、H2的混合气体或SiH2Cl2、PH3、H2的混合气体。采用普通掩模板通过构图工艺对半导体薄膜和掺杂半导体薄膜进行构图，形成包括有源层的图形，如图5和图6所示。本次构图工艺后，栅绝缘层3形成在栅电极2和栅线11上并覆盖整个基板1，有源层由半导体层4和掺杂半导体层5组成，形成在栅绝缘层3上并位于栅电极2的上方。 
图7为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图，所反映的是一个像素单元的结构，图8为图7中A4-A4向的剖面图。在完成图5所示图形的基板上，依次沉积透明导电薄膜和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括数据线12、像素电极13、源电极6和漏电极7的图形，如图7和图8所示。本次构图工艺的具体过程如下所述。 
图9为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中沉积透明导电薄膜和源漏金属薄膜后A4-A4向的剖面图。在完成图5所示图形的基板上，采用磁控溅射、热蒸发或其它成膜方法，依次沉积厚度为 
Figure 140461DEST_PATH_GSB00000661893000084
的透明导电薄膜21和厚度为 
Figure 877473DEST_PATH_GSB00000661893000085
的源漏金属薄膜22，如图9所述。透明导电薄膜21可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料，也可以采用其它金属及金属氧化物，源漏金属薄膜22可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金形成的单层薄膜，也可以是以上金属多层 沉积形成的多层薄膜。 
图10为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中涂敷光刻胶后A4-A4向的剖面图。在完成图9所示图形的基板上，在源漏金属薄膜22上涂敷一层光刻胶30，如图10所示。 
图11为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中光刻胶曝光显影后A4-A4向的剖面图。半色调或灰色调掩模板对光刻胶30进行曝光，使光刻胶30形成完全曝光区域A、未曝光区域B和半曝光区域C，其中未曝光区域B对应于数据线、源电极和漏电极的图形所在区域，半曝光区域C对应于像素电极的图形所在区域，完全曝光区域A对应于上述图形以外的区域。显影处理后，未曝光区域B的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域A的光刻胶被完全去除，形成光刻胶完全去除区域，半曝光区域C的光刻胶厚度减小，形成光刻胶半保留区域，如图11所示。 
图12为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中第一次刻蚀工艺后A4-A4向的剖面图。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域A的源漏金属薄膜22和透明导电薄膜21，然后再刻蚀掉位于栅电极2上方的完全曝光区域A的掺杂半导体层5，并刻蚀掉该区域部分厚度的半导体层4，形成包括TFT沟道区域的图形，如图12所示。 
图13为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中灰化工艺后A4-A4向的剖面图。通过灰化工艺，去除掉半曝光区域C的光刻胶，暴露出该区域的源漏金属薄膜22，如图13所示。由于未曝光区域B(光刻胶完全保留区域)光刻胶的厚度大于半曝光区域C(光刻胶半保留区域)光刻胶的厚度，因此灰化工艺后，未曝光区域B仍覆盖有一定厚度的光刻胶30。 
图14为本发明TFT-LCD阵列基板第一实施例第三次构图工艺中第二次刻蚀工艺后A4-A4向的剖面图。通过第二次刻蚀工艺完全刻蚀掉半曝光区域C的源漏金属薄膜22，使该区域的透明导电薄膜暴露出来，形成像素电极13图形，如图14所示。第二次刻蚀工艺中，可以采用湿法刻蚀或干法刻蚀方法，利用源漏金属薄膜和透明导电薄膜不同的选择比，实现仅将源漏金属薄膜刻蚀掉，而保留透明导电薄膜。例如，当源漏金属薄膜采用金属铝、透明导电薄膜为氧化铟锡或氧化铟锌时，可采用酸性溶液仅刻蚀掉源漏金属薄膜。 
最后剥离剩余的光刻胶，完成本实施例第三次构图工艺的流程。本次构图 工艺后，源电极6的一端位于有源层(半导体层4和掺杂半导体层5)上，另一端与数据线12连接，漏电极7的一端位于有源层上，与源电极6相对设置，源电极6与漏电极7之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使TFT沟道区域的半导体层4暴露出来。像素电极13位于栅绝缘层3上，形成在像素区域内，并与部分栅线11重叠，使像素电极13与栅线11构成存储电容，形成存储电容在栅线上的结构，像素电极13和栅线11分别作为存储电容的两个电极板，两个电极板之间的距离仅为栅绝缘层的厚度。此外，数据线12、源电极6和漏电极7的下方保留有透明导电薄膜21，漏电极7下方的透明导电薄膜与像素电极13为一体结构，形成像素电极13与漏电极7直接连接的结构，如图7和图8所示。 
在完成图7所示图形的基板上，沉积钝化层和遮光薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括遮光层、栅线接口过孔和数据线接口过孔的图形，如图1和图2所示。本次构图工艺中，钝化层可以采用PECVD或其它成膜方法沉积，厚度为 
Figure 463175DEST_PATH_GSB00000661893000101
钝化层可以选用氧化物、氮化物或氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。遮光薄膜可以采用遮光性能好的金属材料(如金属Cr)或非金属材料(如添加黑色颗粒的树脂)，厚度为 
Figure 893019DEST_PATH_GSB00000661893000102
当遮光薄膜采用金属材料时，可以采用磁控溅射、热蒸发或其它成膜方法沉积，当遮光薄膜采用非金属材料时，可以采用PECVD或其它成膜方法沉积。下面以遮光薄膜采用金属材料为例详细说明本次构图工艺的过程。 
图15为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中沉积钝化层和遮光薄膜后A1-A1向的剖面图，图16为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中沉积钝化层和遮光薄膜后栅线接口区域的结构示意图，图17为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中沉积钝化层和遮光薄膜后数据线接口区域的结构示意图。在完成图7所示图形的基板上，采用PECVD或其它成膜方法，沉积一层钝化层8，然后采用磁控溅射、热蒸发或其它成膜方法，沉积一层遮光薄膜23，如图15～17所示。 
图18为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中光刻胶曝光显影后A1-A1向的剖面图，图19为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中光刻胶曝光显影后栅线接口区域的结构示意图，图20为本发 明TFT-LCD阵列基板第一实施例第四次构图工艺中光刻胶曝光显影后数据线接口区域的结构示意图。在遮光薄膜23上涂敷一层光刻胶30。然后，采用半色调或灰色调掩模板对光刻胶30进行曝光，使光刻胶30形成完全曝光区域A、未曝光区域B和半曝光区域C，其中未曝光区域B对应于遮光层的图形所在区域，完全曝光区域A对应于栅线接口过孔和数据线接口过孔的图形所在区域，半曝光区域C对应于上述图形以外的区域。显影处理后，未曝光区域B的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域A的光刻胶被完全去除，形成光刻胶完全去除区域，半曝光区域C的光刻胶厚度减小，形成光刻胶半保留区域，如图18～20所示。 
图21为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中第一次刻蚀工艺后栅线接口区域的结构示意图，图22为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中第一次刻蚀工艺后数据线接口区域的结构示意图。通过第一次刻蚀工艺，在栅线接口区域完全刻蚀掉完全曝光区域A的遮光薄膜23、钝化层8和栅绝缘层3，形成包括栅线接口过孔15的图形，栅线接口过孔15内暴露出栅线11的表面；在数据线接口区域完全刻蚀掉完全曝光区域A的遮光薄膜23和钝化层8，形成包括数据线接口过孔16的图形，数据线接口过孔16内暴露出数据线12的表面，如图21和图22所示。 
图23为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中灰化工艺后A1-A1向的剖面图，图24为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中灰化工艺后栅线接口区域的结构示意图，图25为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中灰化工艺后数据线接口区域的结构示意图。通过灰化工艺，去除掉半曝光区域C的光刻胶，暴露出该区域的遮光薄膜23，如图23～图25所示。由于未曝光区域B(光刻胶完全保留区域)光刻胶的厚度大于半曝光区域C(光刻胶半保留区域)光刻胶的厚度，因此灰化工艺后，未曝光区域B仍覆盖有一定厚度的光刻胶30。 
图26为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中第二次刻蚀工艺后A1-A1向的剖面图，图27为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中第二次刻蚀工艺后栅线接口区域的结构示意图，图28为本发明TFT-LCD阵列基板第一实施例第四次构图工艺中第二次刻蚀工艺后数据线接口区域的结构示意图。通过第二次刻蚀工艺完全刻蚀掉半曝光区域C的遮光薄膜23，暴露出钝化层8，形成遮光层9的图形，如图26～图28所示。 
最后，剥离剩余的光刻胶，完成本实施例第四次构图工艺的流程。本次构图工艺后，钝化层8形成在源电极6、漏电极7、数据线和像素电极13上并覆盖整个基板1，遮光层9形成在钝化层8上并位于TFT沟道区域的上方，遮光层9可以有效阻止光线照射到TFT沟道区域的半导体层，避免了漏电流的产生。栅线接口过孔15的图形形成在栅线接口区域，栅线接口过孔15内暴露出栅线11。数据线接口过孔16的图形形成在数据线接口区域，数据线接口过孔16内暴露出数据线12，如图1、图2、图27和图28所示。 
本发明上述实施例提供了一种TFT-LCD阵列基板，通过在TFT沟道区域上方形成遮光层，有效阻止了光照射TFT沟道区域的半导体层，从根本上避免了漏电流的产生，进而降低了薄膜晶体管的关断电流Ioff，不会减少像素电荷保持时间，不会影响显示灰度等级变化，最大限度地杜绝了显示图像的闪烁现象，提高了显示质量。此外，本实施例TFT-LCD阵列基板中存储电容的两个电极板之间的距离仅为栅绝缘层的厚度，距离较小，提高了单位面积存储电容的大小，有利于提高TFT-LCD的开口率和显示亮度。本实施例TFT-LCD阵列基板的制备仍采用四次构图工艺，在不增加生产工艺的前提下，有效解决了现有技术TFT-LCD中半导体层产生漏电流和单位面积存储电容较小的技术缺陷，具有广泛的应用前景。 
图29为本发明TFT-LCD阵列基板第二实施例的平面图，所反映的是一个像素单元的结构。如图29所示，本实施例TFT-LCD阵列基板的主体结构与前述第一实施例基本相同，所不同的是，本实施例TFT-LCD阵列基板还包括与栅线11同层设置的公共电极线14，公共电极线14与像素电极13构成存储电容，形成存储电容在公共电极线上(Cs on Common)的结构，像素电极13和公共电极线14分别作为存储电容的两个电极板，两个电极板之间的距离仅为栅绝缘层的厚度。 
本实施例TFT-LCD阵列基板的制备过程也与前述第一实施例基本相同，只是第一次构图工艺有所不同。本实施例第一次构图工艺具体为：首先采用磁控溅射、热蒸发或其它成膜方法，在基板1上沉积一层栅金属薄膜，采用普通掩模板通过构图工艺对栅金属薄膜进行构图，在基板1上形成包括栅电极2、栅线11和公共电极线14的图形。 
图30为本发明TFT-LCD阵列基板第三实施例的平面图，所反映的是一个像素单元的结构。如图30所示，本实施例TFT-LCD阵列基板的主体结构与前述第一实施例基本相同，所不同的是，本实施例TFT-LCD阵列基板还包括与遮挡层9同层设置的公共电极线14，公共电极线14与像素电极13构成存储电容，形成存储电容在公共电极线上(Cs on Common)的结构，像素电极13和公共电极线14分别作为存储电容的两个电极板，两个电极板之间的距离仅为钝化层的厚度。 
本实施例TFT-LCD阵列基板的制备过程也与前述第一实施例基本相同，只是第四次构图工艺有所不同。本实施例第四次构图工艺具体为：首先采用PECVD或其它成膜方法沉积一层钝化层，然后采用磁控溅射、热蒸发或其它成膜方法沉积一层遮光薄膜。之后在遮光薄膜上涂敷一层光刻胶。采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成完全曝光区域、未曝光区域和半曝光区域，其中未曝光区域对应于遮光层和公共电极线的图形所在区域，完全曝光区域对应于栅线接口过孔和数据线接口过孔的图形所在区域，半曝光区域对应于上述图形以外的区域。显影处理后，未曝光区域的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域的光刻胶被完全去除，形成光刻胶完全去除区域，半曝光区域的光刻胶厚度减小，形成光刻胶半保留区域。通过第一次刻蚀工艺，在栅线接口区域完全刻蚀掉完全曝光区域的遮光薄膜、钝化层和栅绝缘层，形成包括栅线接口过孔的图形，栅线接口过孔内暴露出栅线的表面；在数据线接口区域完全刻蚀掉完全曝光区域的遮光薄膜和钝化层，形成包括数据线接口过孔的图形，数据线接口过孔内暴 露出数据线的表面。通过灰化工艺，去除掉半曝光区域的光刻胶，暴露出该区域的遮光薄膜。通过第二次刻蚀工艺完全刻蚀掉半曝光区域的遮光薄膜，暴露出钝化层，形成遮光层和公共电极线的图形。最后，剥离剩余的光刻胶，完成本实施例第四次构图工艺的流程。需要说明的是，由于本实施例同时形成遮光层和公共电极线，因此遮光薄膜只能采用金属材料。 
此外，本发明第二实施例和第三实施例还可以与本发明第一实施例组合形成新的实施例，即像素电极与公共电极线和栅线同时形成存储电容。 
图31为本发明TFT-LCD阵列基板制造方法的流程图，包括： 
步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形； 
步骤2、在完成步骤1的基板上连续沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，通过构图工艺形成包括有源层的图形； 
步骤3、在完成步骤2的基板上连续沉积透明导电薄膜和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括像素电极、数据线、源电极、漏电极和TFT沟道区域的图形，所述像素电极与漏电极直接连接； 
步骤4、在完成步骤3的基板上沉积钝化层和遮挡薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括遮挡层、栅线接口过孔和数据线接口过孔的图形，所述遮挡层位于所述TFT沟道区域的上方。 
本实施例提供了一种TFT-LCD阵列基板制造方法，首先通过第一次构图工艺形成包括栅线和栅电极的图形，通过第二次构图工艺形成包括有源层的图形，通过第三次构图工艺形成包括像素电极、数据线、源电极、漏电极和TFT沟道区域的图形，通过第四次构图工艺形成包括遮挡层、栅线接口过孔和数据线接口过孔的图形。本实施例通过在TFT沟道区域上方形成遮光层，可以有效阻止光照射TFT沟道区域的半导体层，从根本上避免了漏电流的产生，进而降低了薄膜晶体管的关断电流Ioff，不会减少像素电荷保持时间，不会影响显示灰度等级变化，最大限度地杜绝了显示图像的闪烁现象，提高了 显示质量。此外，本实施例TFT-LCD阵列基板中存储电容的两个电极板之间的距离仅为栅绝缘层的厚度，距离较小，提高了单位面积存储电容的大小，有利于提高TFT-LCD的开口率和显示亮度。本实施例TFT-LCD阵列基板制造方法仍采用四次构图工艺，在不增加生产工艺的前提下，有效解决了现有技术TFT-LCD中半导体层产生漏电流和单位面积存储电容较小的技术缺陷，具有广泛的应用前景。 
图32为本发明TFT-LCD阵列基板制造方法第一实施例的流程图，在图31所示技术方案中，所述步骤1包括： 
步骤11、在基板上沉积一层栅金属薄膜； 
步骤12、采用普通掩模板通过构图工艺对栅金属薄膜进行构图，形成包括栅线和栅电极的图形。 
本实施例是一种采用普通掩模板通过构图工艺形成包括栅线和栅电极的图形的技术方案，其过程已在前述图3和图4中详细介绍，这里不再赘述。 
图33为本发明TFT-LCD阵列基板制造方法第二实施例的流程图，在图31所示技术方案中，所述步骤1包括： 
步骤21、在基板上沉积一层栅金属薄膜； 
步骤22、采用普通掩模板通过构图工艺对栅金属薄膜进行构图，形成包括栅线、栅电极和公共电极线的图形。 
本实施例是一种采用普通掩模板通过构图工艺形成包括栅线、栅电极和公共电极线的技术方案，其过程与前述第一实施例的技术方案基本相同，只是增加了公共电极线的图形。 
图34为本发明TFT-LCD阵列基板制造方法第三实施例的流程图，在图31所示技术方案中，所述步骤2包括： 
步骤31、在完成步骤2的基板上连续沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜； 
步骤32、采用普通掩模板通过构图工艺对半导体薄膜和掺杂半导体薄膜 进行构图，形成包括有源层的图形，有源层形成在栅绝缘层上并位于栅电极的上方。 
本实施例是一种采用普通掩模板通过构图工艺形成包括有源层的图形的技术方案，其过程已在前述图5和图6中详细介绍，这里不再赘述。 
图35为本发明TFT-LCD阵列基板制造方法第四实施例的流程图，在图31所示技术方案中，所述步骤3包括： 
步骤41、在完成步骤2的基板上依次沉积透明导电薄膜和源漏金属薄膜； 
步骤42、在源漏金属薄膜上涂敷一层光刻胶； 
步骤43、采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于数据线、源电极和漏电极的图形所在区域，光刻胶半保留区域对应于像素电极的图形所在区域，光刻胶完全去除区域对应于上述图形以外区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄； 
步骤44、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜和透明导电薄膜，并刻蚀掉位于栅电极上方光刻胶完全去除区域的掺杂半导体薄膜，刻蚀掉该区域部分厚度的半导体薄膜； 
步骤45、通过灰化工艺完全去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜； 
步骤46、通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜，形成包括像素电极、数据线、源电极、漏电极和TFT沟道区域的图形，所述像素电极与漏电极直接连接； 
步骤47、剥离剩余的光刻胶。 
本实施例是一种采用多步刻蚀方法通过一次构图工艺同时形成像素电极、数据线、源电极、漏电极和TFT沟道区域的图形的技术方案，其过程已 在前述图7～图14所示技术方案中详细介绍，这里不再赘述。需要说明的是，本实施例形成像素电极的图形时，像素电极既可以与部分栅线重叠，也可以不与栅线重叠。 
图36为本发明TFT-LCD阵列基板制造方法第五实施例的流程图，在图31所示技术方案中，所述步骤4包括： 
步骤51、在完成步骤3的基板上沉积钝化层和遮挡薄膜； 
步骤52、在遮挡薄膜上涂敷一层光刻胶； 
步骤53、采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于遮光层的图形所在区域，光刻胶完全去除区域对应于栅线接口过孔和数据线接口过孔的图形所在区域，光刻胶半保留区域对应于上述图形以外区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄； 
步骤54、通过第一次刻蚀工艺，在栅线接口区域刻蚀掉完全曝光区域的遮光薄膜、钝化层和栅绝缘层，在数据线接口区域刻蚀掉完全曝光区域的遮光薄膜和钝化层，形成包括栅线接口过孔和数据线接口过孔的图形； 
步骤55、通过灰化工艺完全去除光刻胶半保留区域的光刻胶，暴露出该区域的遮挡薄膜； 
步骤56、通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的遮挡薄膜，形成包括遮挡层的图形，所述遮挡层位于所述TFT沟道区域的上方； 
步骤57、剥离剩余的光刻胶。 
本实施例是一种采用多步刻蚀方法通过一次构图工艺同时形成遮挡层、栅线接口过孔和数据线接口过孔的图形的技术方案，其过程已在前述图15～图28所示技术方案中详细介绍，这里不再赘述。 
图37为本发明TFT-LCD阵列基板制造方法第六实施例的流程图，在图31所示技术方案中，所述步骤4包括： 
步骤61、在完成步骤3的基板上沉积钝化层和遮挡薄膜； 
步骤62、在遮挡薄膜上涂敷一层光刻胶； 
步骤63、采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于遮光层和公共电极线的图形所在区域，光刻胶完全去除区域对应于栅线接口过孔和数据线接口过孔的图形所在区域，光刻胶半保留区域对应于上述图形以外区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄； 
步骤64、通过第一次刻蚀工艺，在栅线接口区域刻蚀掉完全曝光区域的遮光薄膜、钝化层和栅绝缘层，在数据线接口区域刻蚀掉完全曝光区域的遮光薄膜和钝化层，形成包括栅线接口过孔和数据线接口过孔的图形； 
步骤65、通过灰化工艺完全去除光刻胶半保留区域的光刻胶，暴露出该区域的遮挡薄膜； 
步骤66、通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的遮挡薄膜，形成包括遮挡层和公共电极线的图形，所述遮挡层位于所述TFT沟道区域的上方； 
步骤67、剥离剩余的光刻胶。 
本实施例制备过程与前述第五实施例的技术方案基本相同，只是在形成遮挡层的图形的同时还形成了公共电极线的图形。 
实际应用中，可以根据实际需要将本发明TFT-LCD阵列基板制造方法第一实施例～第六实施例进行组合，形成所需的技术方案。 
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。 

Claims (3)

1.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤2、在完成步骤1的基板上连续沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，通过构图工艺形成包括有源层的图形；
步骤3、在完成步骤2的基板上连续沉积透明导电薄膜和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括像素电极、数据线、源电极、漏电极和TFT沟道区域的图形，所述像素电极与漏电极直接连接；
步骤4、在完成步骤3的基板上沉积钝化层和遮光薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括遮光层、栅线接口过孔和数据线接口过孔的图形，所述遮光层位于所述TFT沟道区域的上方；
所述步骤4包括：
在完成步骤3的基板上沉积钝化层和遮光薄膜；
在遮光薄膜上涂敷一层光刻胶；
采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于遮光层的图形所在区域，光刻胶完全去除区域对应于栅线接口过孔和数据线接口过孔的图形所在区域，光刻胶半保留区域对应于上述图形以外区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄；
通过第一次刻蚀工艺，在栅线接口区域刻蚀掉完全曝光区域的遮光薄膜、钝化层和栅绝缘层，在数据线接口区域刻蚀掉完全曝光区域的遮光薄膜和钝化层，形成包括栅线接口过孔和数据线接口过孔的图形；
通过灰化工艺完全去除光刻胶半保留区域的光刻胶，暴露出该区域的遮光薄膜；
通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的遮光薄膜，形成包括遮光层的图形，所述遮光层位于所述TFT沟道区域的上方；
剥离剩余的光刻胶。
2.根据权利要求1所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤3包括：
在完成步骤2的基板上依次沉积透明导电薄膜和源漏金属薄膜；
在源漏金属薄膜上涂敷一层光刻胶；
采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于数据线、源电极和漏电极的图形所在区域，光刻胶半保留区域对应于像素电极的图形所在区域，光刻胶完全去除区域对应于上述图形以外区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄；
通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜和透明导电薄膜，并刻蚀掉位于栅电极上方光刻胶完全去除区域的掺杂半导体薄膜，刻蚀掉该区域部分厚度的半导体薄膜；
通过灰化工艺完全去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜；
通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜，形成包括像素电极、数据线、源电极、漏电极和TFT沟道区域的图形，所述像素电极与漏电极直接连接；
剥离剩余的光刻胶。
3.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括公共电极线、栅线和栅电极的图形；
步骤2、在完成步骤1的基板上连续沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，通过构图工艺形成包括有源层的图形；
步骤3、在完成步骤2的基板上连续沉积透明导电薄膜和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括像素电极、数据线、源电极、漏电极和TFT沟道区域的图形，所述像素电极与漏电极直接连接；
步骤4、在完成步骤3的基板上沉积钝化层和遮光薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括遮光层、栅线接口过孔和数据线接口过孔的图形，所述遮光层位于所述TFT沟道区域的上方；
所述步骤4包括：
在完成步骤3的基板上沉积钝化层和遮光薄膜；
在遮光薄膜上涂敷一层光刻胶；
采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全保留区域对应于遮光层和公共电极线的图形所在区域，光刻胶完全去除区域对应于栅线接口过孔和数据线接口过孔的图形所在区域，光刻胶半保留区域对应于上述图形以外区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄；
通过第一次刻蚀工艺，在栅线接口区域刻蚀掉完全曝光区域的遮光薄膜、钝化层和栅绝缘层，在数据线接口区域刻蚀掉完全曝光区域的遮光薄膜和钝化层，形成包括栅线接口过孔和数据线接口过孔的图形；
通过灰化工艺完全去除光刻胶半保留区域的光刻胶，暴露出该区域的遮光薄膜；
通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的遮光薄膜，形成包括遮光层和公共电极线的图形，所述遮光层位于所述TFT沟道区域的上方；
剥离剩余的光刻胶。
CN200910083981XA 2009-05-13 2009-05-13 Tft-lcd阵列基板及其制造方法 Expired - Fee Related CN101887897B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN200910083981XA CN101887897B (zh) 2009-05-13 2009-05-13 Tft-lcd阵列基板及其制造方法
US12/778,271 US8379162B2 (en) 2009-05-13 2010-05-12 TFT-LCD array substrate and manufacturing method thereof
US13/742,785 US8928831B2 (en) 2009-05-13 2013-01-16 TFT-LCD array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910083981XA CN101887897B (zh) 2009-05-13 2009-05-13 Tft-lcd阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN101887897A CN101887897A (zh) 2010-11-17
CN101887897B true CN101887897B (zh) 2013-02-13

Family

ID=43068225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910083981XA Expired - Fee Related CN101887897B (zh) 2009-05-13 2009-05-13 Tft-lcd阵列基板及其制造方法

Country Status (2)

Country Link
US (2) US8379162B2 (zh)
CN (1) CN101887897B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023433B (zh) * 2009-09-18 2012-02-29 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR20110084760A (ko) * 2010-01-18 2011-07-26 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2012118297A (ja) * 2010-12-01 2012-06-21 Sony Corp 表示パネルおよびその製造方法、表示装置、ならびに電子機器
CN102707534B (zh) * 2011-06-09 2016-06-08 京东方科技集团股份有限公司 电子显示装置及其制造方法及电子纸
CN102629575B (zh) * 2011-08-23 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN102636927B (zh) * 2011-12-23 2015-07-29 京东方科技集团股份有限公司 阵列基板及其制造方法
JP6076626B2 (ja) * 2012-06-14 2017-02-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN102881688B (zh) * 2012-09-19 2015-04-15 北京京东方光电科技有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN103066017A (zh) * 2012-12-28 2013-04-24 北京京东方光电科技有限公司 一种阵列基板的制备方法
CN103117248B (zh) * 2013-01-25 2015-07-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10170504B2 (en) 2013-02-22 2019-01-01 Boe Technology Group Co., Ltd. Manufacturing method of TFT array substrate, TFT array substrate and display device
CN103165530B (zh) 2013-02-22 2015-01-28 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置
CN103296033B (zh) * 2013-05-28 2016-05-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN103337497A (zh) 2013-06-28 2013-10-02 北京京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置
CN103474396B (zh) * 2013-09-24 2015-09-02 深圳市华星光电技术有限公司 Tft-lcd阵列基板的制造方法
CN103715266A (zh) * 2013-12-25 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
CN104362179B (zh) * 2014-10-13 2017-04-26 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN104483776B (zh) * 2014-12-30 2017-10-17 京东方科技集团股份有限公司 一种彩膜基板及其制备方法、显示装置
KR102485689B1 (ko) * 2015-02-26 2023-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN105070729A (zh) * 2015-08-31 2015-11-18 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN105225929B (zh) * 2015-09-23 2018-03-09 京东方科技集团股份有限公司 一种膜层图案化的方法
CN107092111B (zh) * 2016-02-17 2021-06-11 群创光电股份有限公司 主动元件阵列基板以及显示面板
CN105652548A (zh) * 2016-04-05 2016-06-08 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN105762112A (zh) * 2016-04-28 2016-07-13 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN107665863B (zh) * 2016-07-29 2020-02-07 京东方科技集团股份有限公司 像素结构及制作方法、阵列基板及制作方法和显示装置
CN106783883B (zh) * 2016-12-27 2023-11-10 京东方科技集团股份有限公司 显示基板及其制备方法
CN106773354A (zh) * 2017-01-04 2017-05-31 信利半导体有限公司 一种液晶显示装置及其制作方法
JP6873753B2 (ja) * 2017-03-09 2021-05-19 パナソニック液晶ディスプレイ株式会社 液晶表示装置
CN106684038B (zh) * 2017-03-22 2019-12-24 深圳市华星光电半导体显示技术有限公司 用于4m制程制备tft的光罩及4m制程tft阵列制备方法
CN107104077B (zh) * 2017-04-14 2019-04-02 深圳市华星光电半导体显示技术有限公司 Tft阵列基板的制作方法
CN109545665A (zh) * 2017-09-21 2019-03-29 中华映管股份有限公司 平坦化层的制造方法
KR102551354B1 (ko) * 2018-04-20 2023-07-04 삼성전자 주식회사 반도체 발광 소자 및 그 제조 방법
CN110767106B (zh) * 2018-09-30 2020-09-08 云谷（固安）科技有限公司 显示面板、显示屏及显示终端
CN109613777B (zh) 2019-01-30 2021-06-04 惠科股份有限公司 显示面板和显示装置
CN109873002A (zh) * 2019-02-26 2019-06-11 武汉华星光电半导体显示技术有限公司 阵列基板和阵列基板的制造方法
CN110648965A (zh) * 2019-10-23 2020-01-03 成都中电熊猫显示科技有限公司 阵列基板的制造方法及阵列基板
CN111430379B (zh) * 2020-04-14 2022-09-27 Tcl华星光电技术有限公司 一种显示面板及其制作方法
CN111326082B (zh) * 2020-04-14 2021-08-03 Tcl华星光电技术有限公司 背板单元及其制造方法、显示装置
US11526079B2 (en) 2020-04-14 2022-12-13 Tcl China Star Optoelectronics Technology Co., Ltd. Backplane unit and its manufacturing method and display device
CN112327553B (zh) * 2020-11-18 2022-04-26 武汉华星光电技术有限公司 阵列基板、其制造方法以及显示装置
CN112327554B (zh) * 2020-11-20 2023-05-09 成都京东方显示科技有限公司 阵列基板及显示面板
CN113097227B (zh) * 2021-03-22 2022-10-21 北海惠科光电技术有限公司 薄膜晶体管、显示装置以及薄膜晶体管制备方法
CN115101545B (zh) * 2022-08-23 2023-01-31 惠科股份有限公司 显示面板及其驱动基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2780673B2 (ja) 1995-06-13 1998-07-30 日本電気株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
KR100292049B1 (ko) * 1999-04-15 2001-06-01 구본준, 론 위라하디락사 액정표시장치
JP2002250913A (ja) 2001-02-27 2002-09-06 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
JP2002341375A (ja) * 2001-05-14 2002-11-27 Nec Corp アクティブマトリクス型液晶表示装置及びその製造方法
KR100961948B1 (ko) 2003-07-15 2010-06-08 삼성전자주식회사 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR100607519B1 (ko) * 2004-05-24 2006-08-02 엘지.필립스 엘시디 주식회사 칼라 필터를 구비한 박막 트랜지스터 기판 및 그 제조 방법
KR101085132B1 (ko) 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR20070070382A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101261450B1 (ko) * 2006-02-06 2013-05-10 삼성디스플레이 주식회사 액정 표시 장치와 그 제조 방법
JP4740203B2 (ja) * 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平8-338998A 1996.12.24

Also Published As

Publication number Publication date
US20130146880A1 (en) 2013-06-13
US8379162B2 (en) 2013-02-19
US20100289977A1 (en) 2010-11-18
US8928831B2 (en) 2015-01-06
CN101887897A (zh) 2010-11-17

Similar Documents

Publication Publication Date Title
CN101887897B (zh) Tft-lcd阵列基板及其制造方法
CN101807583B (zh) Tft-lcd阵列基板及其制造方法
CN101819363B (zh) Tft-lcd阵列基板及其制造方法
CN102023433B (zh) Tft-lcd阵列基板及其制造方法
CN101656232B (zh) 薄膜晶体管阵列基板制造方法
CN101957530B (zh) Tft-lcd阵列基板及其制造方法
CN102629046B (zh) 阵列基板及其制造方法、液晶显示器件
CN101752319B (zh) 薄膜晶体管液晶显示器阵列基板的制造方法
CN101825815B (zh) Tft-lcd阵列基板及其制造方法
CN101807549B (zh) Tft-lcd阵列基板及其制造方法
CN101807586B (zh) Tft-lcd阵列基板及其制造方法
CN102156368A (zh) 薄膜晶体管液晶显示阵列基板及其制造方法
CN101825814A (zh) Tft-lcd阵列基板及其制造方法
CN102023424B (zh) Tft-lcd阵列基板及其制造方法
CN102768989A (zh) 一种薄膜晶体管阵列基板结构及制造方法
CN101825816A (zh) Tft-lcd阵列基板及其制造方法
CN101807584B (zh) Tft-lcd阵列基板及其制造方法
CN102012589B (zh) Tft-lcd阵列基板及其制造方法
CN202473925U (zh) 一种顶栅型tft阵列基板及显示装置
CN101520580A (zh) Tft-lcd阵列基板结构及其制造方法
CN101840117B (zh) Tft-lcd阵列基板及其制造方法
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
CN102054833A (zh) 薄膜晶体管基板及其制造方法
CN101799603B (zh) Tft-lcd阵列基板及其制造方法
CN101995711A (zh) Tft-lcd阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150716

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150716

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150716

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130213

Termination date: 20210513

CF01 Termination of patent right due to non-payment of annual fee