CN101825816A - Tft-lcd阵列基板及其制造方法 - Google Patents

Tft-lcd阵列基板及其制造方法 Download PDF

Info

Publication number
CN101825816A
CN101825816A CN 200910079295 CN200910079295A CN101825816A CN 101825816 A CN101825816 A CN 101825816A CN 200910079295 CN200910079295 CN 200910079295 CN 200910079295 A CN200910079295 A CN 200910079295A CN 101825816 A CN101825816 A CN 101825816A
Authority
CN
China
Prior art keywords
tft
photoresist
pixel
electrode
data line
Prior art date
Application number
CN 200910079295
Other languages
English (en)
Inventor
黄应龙
金熙哲
Original Assignee
北京京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 北京京东方光电科技有限公司 filed Critical 北京京东方光电科技有限公司
Priority to CN 200910079295 priority Critical patent/CN101825816A/zh
Publication of CN101825816A publication Critical patent/CN101825816A/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Abstract

本发明涉及一种TFT-LCD阵列基板及其制造方法,该TFT-LCD阵列基板包括形成在基板上的栅线、数据线和公共电极线,所述栅线和所述数据线限定的像素区域内形成像素电极和薄膜晶体管,上下相邻两个像素区域共用公共电极线。该上下相邻两个像素区域共用公共电极线具体为:对于两个上下相邻的像素区域,一个像素区域的栅线位于该像素区域的上侧,另一个像素区域的栅线位于该像素区域的下侧,且夹设两个像素电极的两个栅线之间设置有共用的公共电极线。本发明有效提高了像素区域的开口率,从而提高了显示亮度。

Description

TFT-LCD阵列基板及其制造方法

技术领域

[0001] 本发明涉及一种TFT-IXD阵列基板及其制造方法,属于液晶显示器制造技术领 域。

背景技术

[0002]薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display,以下 简称:TFT-LCD)由于具有体积小、功耗低以及无辐射等特点而被广泛应用。

[0003] TFT-LCD是由对盒的阵列基板和彩膜基板构成。其中,形成在阵列基板上的栅线和数据线相互交叉的区域即为像素区域。图1为现有技术TFT-LCD阵列基板的平面结构示 意图,如图1所示,所反映的是上下相邻两个像素区域的结构,该TFT-LCD的主体结构包括 栅线11、公共电极线12、数据线13、像素电极14、挡光条以及薄膜晶体管,相互垂直的栅线 11和数据线13定义了像素区域,薄膜晶体管和像素电极14形成在像素区域内。如图1所 示,对于每个像素区域来说,挡光条与公共电极线12形成“Π”型挡光结构。由于公共电极 线12为金属材质,具有不透光性,因此,现有的TFT-IXD的开口率亮度较低,从而导致显示 亮度较低。

发明内容

[0004] 本发明的目的是提供一种TFT-IXD阵列基板及其制造方法,在不影响显示质量前 提下,可以有效增大开口率,提高显示亮度。

[0005] 为实现上述目的,本发明提供了一种TFT-IXD阵列基板,包括形成在基板上的栅 线、数据线和公共电极线,所述栅线和所述数据线限定的像素区域内形成像素电极和薄膜 晶体管,上下相邻两个像素区域共用公共电极线。

[0006] 所述上下相邻两个像素区域共用公共电极线具体为:

[0007] 对于两个上下相邻的像素区域,一个像素区域的栅线位于该像素区域的上侧,另 一个像素区域的栅线位于该像素区域的下侧,且夹设两个像素电极的两个栅线之间设置有 共用的公共电极线。

[0008] TFT-IXD阵列基板还包括与所述公共电极线连接的第一挡光条和第二挡光条。

[0009] 所述公共电极线与所述上下相邻两个像素区域的栅线平行,所述第一挡光条和第 二挡光条与数据线平行,并位于所述上下相邻两个像素区域的两侧。

[0010] 所述公共电极线与所述第一挡光条和所述第二挡光条在同一次构图工艺中形成。

[0011] 为了实现上述目的,本发明还提供了一种TFT-IXD阵列基板制造方法,包括:

[0012] 步骤1、在基板上沉积栅金属薄膜,通过构图工艺形成包括栅线、栅电极和公共电 极线的图形,且上下相邻两个像素区域共用公共电极线;

[0013] 步骤2、在完成步骤1的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源 漏金属薄膜,通过构图工艺形成包括有源层、数据线、漏电极、源电极和TFT沟道的图形;

[0014] 步骤3、在完成步骤2的基板上沉积钝化层,通过构图工艺形成包括钝化层过孔的图形,所述钝化层过孔位于漏电极的上方;

[0015] 步骤4、在完成步骤3的基板上沉积透明导电薄膜,通过构图工艺形成包括像素电 极的图形,像素电极通过钝化层过孔与漏电极连接。

[0016] 所述步骤1中还同时形成与公共电极线连接的第一挡光条和第二挡光条,所述第 一挡光条和第二挡光条与数据线平行,并位于所述上下相邻两个像素区域的两侧。

[0017] 所述步骤2包括:

[0018] 在完成步骤1的基板上,采用等离子体增强化学气相沉积方法,依次沉积栅绝缘 层、半导体薄膜和掺杂半导体薄膜;

[0019] 在完成前述步骤的基板上,采用磁控溅射或热蒸发的方法,沉积源漏金属薄膜;

[0020] 在源漏金属薄膜上涂覆一层光刻胶; [0021] 采用半色调或灰色调掩模板曝光,使光刻胶形成光刻胶完全保留区域、光刻胶完 全去除区域和光刻胶半保留区域,光刻胶完全保留区域对应于数据线、源电极和漏电极图 形所在区域,光刻胶半保留区域对应于源电极与漏电极之间TFT沟道区域图形所在区域, 光刻胶完全去除区域对应于上述图形以外的区域;显影处理后,光刻胶完全保留区域的光 刻胶厚度没有变化,光刻胶完全去除区域的光刻胶被完全去除,光刻胶半保留区域的光刻 胶厚度变薄;

[0022] 通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导 体薄膜和半导体薄膜,形成包括有源层和数据线的图形;

[0023] 通过灰化工艺去除光刻胶半保留区域的光刻胶,暴露出该区域的源漏金属薄膜;

[0024] 通过第二次刻蚀工艺完全刻蚀掉半曝光区域的源漏金属薄膜和掺杂半导体薄膜, 并刻蚀掉部分厚度的半导体薄膜,使该区域的半导体薄膜暴露出来,形成包括源电极、漏电 极和TFT沟道区域的图形;

[0025] 剥离剩余的光刻胶。

[0026] 所述步骤2包括:

[0027] 在完成步骤1的基板上,采用等离子体增强化学气相沉积方法,依次沉积栅绝缘 层、半导体薄膜和掺杂半导体薄膜;

[0028] 采用普通掩模板通过构图工艺形成包括有源层的图形;

[0029] 在完成前述步骤的基板上,采用磁控溅射或热蒸发的方法,沉积源漏金属薄膜;

[0030] 采用普通掩模板通过构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域 的图形。

[0031] 本发明提供了一种TFT-IXD阵列基板及其制造方法,是一种通过采用上下相邻两 个像素区域共用公共电极线的结构,在不影响显示质量的前提下有效提高像素开口率的技 术方案。与现有技术采用每个像素区域均设置一条公共电极线的结构相比,本发明提供的 TFT-IXD阵列基板及其制造方法可以使上下相邻两个像素区域省略一条公共电极线,有效 地提高了像素区域的开口率,在显示亮度不变的情况下,还可以有效降低背光源的功耗,因 此降低了 TFT-IXD阵列基板的生产成本。此外,本发明制备TFT-IXD阵列基板仍可采用四 次构图工艺或五次构图工艺,在没有增加构图工艺的前提下,从整体上提高了 TFT-IXD性 能和质量。

[0032] 下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。附图说明

[0033] 图1为现有技术TFT-IXD阵列基板的平面结构示意图;

[0034] 图2为本发明TFT-IXD阵列基板的平面结构示意图;

[0035] 图3为图2中Al-Al向的剖面图;

[0036] 图4为图2中Bl-Bl向的剖面图;

[0037] 图5为本发明TFT-IXD阵列基板第一次构图工艺后的平面图;

[0038] 图6为图5中A2-A2向的剖面图;

[0039] 图7为图5中B2-B2向的剖面图;

[0040] 图8为本发明TFT-IXD阵列基板第二次构图工艺后的平面图;

[0041] 图9为图8中A3-A3向的剖面图;

[0042] 图10为图8中B3-B3向的剖面图;

[0043] 图11为本发明TFT-IXD阵列基板第三次构图工艺后的平面图;

[0044] 图12为图11中A4-A4向的剖面图;

[0045] 图13为图11中B4-B4向的剖面图;

[0046] 图14为本发明TFT-IXD阵列基板制造方法的流程图;

[0047] 图15为本发明TFT-IXD阵列基板制造方法第一实施例的流程图;

[0048] 图16为本发明TFT-IXD阵列基板制造方法第二实施例的流程图。

[0049] 附图标记说明:

[0050] 1-基板; 2-栅电极; 3-栅绝缘层;

[0051] 4-半导体层; 5-掺杂半导体层;6-源电极;

[0052] 7-漏电极; 8-钝化层; 9-钝化层过孔;

[0053] 11-栅线; 12-公共电极线; 13-数据线;

[0054] 14-像素电极; 15-第一挡光条; 16-第二挡光条;

具体实施方式

[0055] 图2为本发明TFT-IXD阵列基板的平面结构示意图,所反映的是上下相邻两个像 素区域的结构;图3为图2中Al-Al向的剖面图;图4为图2中Bl-Bl向的剖面图。如图 2〜4所示,本发明TFT-IXD阵列基板包括:形成在基板1上的栅线11、数据线13和公共电 极线12,栅线11和数据线13限定的像素区域内形成像素电极14和薄膜晶体管,上下相邻 两个像素区域共用公共电极线12。其中,栅线11用于向薄膜晶体管提供开启信号,数据线 13用于向像素电极14提供数据信号。

[0056] 上下相邻两个像素区域共用公共电极线12具体为:对于两个上下相邻的像素区域,一个像素区域的栅线11位于该像素区域的上侧,另一个像素区域的栅线11位于该像素 区域的下侧,且位于一个像素区域上侧的栅线11与位于另一个像素区域下侧的栅线11之 间设置有与像素电极14形成存储电容、作为两个像素区域共用的公共电极线12,即夹设两 个像素电极14的两个栅线11之间设置有共用的公共电极线12。该横向设置的公共电极 线12—方面用于与上下相邻两个像素区域的像素电极14构成存储电容,另一方面用于与 竖直设置的、位于像素区域两侧的第一挡光条15和第二挡光条16连接构成挡光结构。[0057] 具体地,薄膜晶体管包括栅电极2、栅绝缘层3、半导体层4、掺杂半导体层5、源电 极6、漏电极7和钝化层8,栅电极2形成在基板1上,并与栅线11连接;栅绝缘层3形成在 栅电极2和栅线11上并覆盖整个基板1,半导体层4和掺杂半导体层5组成有源层,形成在 栅绝缘层3上并位于栅电极2的上方;源电极6和漏电极7形成在有源层上,源电极6的一 端位于栅电极2的上方,另一端与数据线13连接,漏电极7的一端位于栅电极2的上方,另 一端通过钝化层8上开设的钝化层过孔9与像素电极14连接,源电极6与漏电极7之间形 成TFT沟道区域,TFT沟道区域的掺杂半导体层被完全刻蚀掉,并刻蚀掉部分厚度的半导体 层,使TFT沟道区域的半导体层4暴露出来;钝化层8形成在数据线13、源电极6和漏电极 7上并覆盖整个基板1,在漏电极7位置开设有使漏电极7与像素电极14连接的钝化层过 孔9。以上下相邻两个像素区域为一组来说,公共电极线12位于上下相邻两个像素区域的 栅线11之间,且与上下相邻两个像素区域的栅线11平行,第一挡光条15和第二挡光条16 与数据线13平行,第一挡光条15位于像素区域的左侧,并靠近像素区域左侧的数据线13, 第二挡光条16位于像素区域的右侧,并靠近像素区域右侧的数据线13,公共电极线12分 别连接第一挡光条15和第二挡光条16,使一体结构的公共电极线12、第一挡光条15和第 二挡光条16与每个像素区域构成上“凹”型或者下“凹”型的挡光结构。像素电极14与公 共电极线12交叠,使像素电极14与公共电极线12形成存储电容在公共电极线上(Cst on Common)结构形式。

[0058] 在本发明的技术方案中,上下相邻两个像素区域共用一条公共电极线12,使得原 来上下相邻两个像素区域的两条公共电极线12减少到一条公共电极线12。由于公共电极 线12为金属材料,具有不透光性,因此减少一条公共电极线12即可提高像素区域的透光 性,从而可以在不影响显示性能的同时,有效增大开口率,而且在显示亮度不变的情况下, 还可以有效降低背光源的功耗。

[0059] 图5〜图13为本发明TFT-IXD阵列基板制造过程的示意图,可以进一步说明本发 明的技术方案,在以下说明中,本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀和 光刻胶剥离等工艺,光刻胶以正性光刻胶为例。

[0060] 图5为本发明TFT-IXD阵列基板第一次构图工艺后的平面图,所反映的是上下相 邻两个像素区域的结构,图6为图5中A2-A2向的剖面图,图7为图5中B2-B2向的剖面图。 首先采用磁控溅射或热蒸发的方法,在基板1 (如玻璃基板或石英基板)上沉积一层栅金属 薄膜,栅金属薄膜可以采用Μο、Α1等金属,也可以采用由多层金属薄膜构成的复合薄膜(如 Mo/Al/Mo复合薄膜)。采用普通掩模板对栅金属薄膜进行构图,在基板1上形成包括栅线 11、栅电极2、公共电极线12、第一挡光条15和第二挡光条16的图形,如图5〜7所示。其 中,公共电极线12位于上下相邻两个像素区域的栅线11之间,且与上下相邻两个像素区域 的栅线11平行,第一挡光条15和第二挡光条16与数据线平行,第一挡光条15位于像素区 域的左侧,并靠近像素区域左侧的数据线,第二挡光条16位于像素区域的右侧,并靠近像 素区域右侧的数据线,公共电极线12分别连接第一挡光条15和第二挡光条16,使一体结 构的公共电极线12、第一挡光条15和第二挡光条16与每个像素区域构成上“凹”型或者下 “凹”型的挡光结构,即上下相邻两个像素区域共用公共电极线12。

[0061] 图8为本发明TFT-IXD阵列基板第二次构图工艺后的平面图,所反映的是上下相 邻两个像素区域的结构,图9为图8中A3-A3向的剖面图,图10为图8中B3-B3向的剖面图。在完成上述结构图形的基板上,首先采用等离子体增强化学气相沉积(简称PECVD)方 法,依次沉积栅绝缘薄膜、半导体薄膜和掺杂半导体薄膜,然后采用磁控溅射或热蒸发的方 法,沉积一层源漏金属薄膜。栅绝缘薄膜可以采用氧化物、氮化物或氧氮化合物,源漏金属 薄膜可以采用Mo、Al等金属,或采用Cu等电阻率低的金属,也可以采用由多层金属薄膜构 成的复合薄膜(如Mo/Al/Mo复合薄膜)。采用半色调或灰色调掩模板通过构图工艺形成数 据线13、源电极6、漏电极7和TFT沟道区域图形,如图8〜10所示。第二次构图工艺是通 用的多步刻蚀工艺,与现有技术四次构图工艺形成数据线13、源电极6、漏电极7和TFT沟 道区域图形的过程相同,具体为:首先在源漏金属薄膜上涂覆一层光刻胶,采用半色调或灰 色调掩模板对光刻胶进行曝光,使光刻胶形成完全曝光区域、未曝光区域和半曝光区域,其 中未曝光区域对应于数据线13、源电极6和漏电极7图形所在区域,半曝光区域对应于源电 极6和漏电极7之间TFT沟道区域图形所在区域,完全曝光区域对应于上述图形以外的区 域。显影处理后,未曝光区域的光刻胶厚度没有变化,形成光刻胶完全保留区域,完全曝光 区域的光刻胶被完全去除,形成光刻胶完全去除区域,半曝光区域的光刻胶厚度变薄,形成 光刻胶半保留区域。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域的源漏金属薄膜、掺杂 半导体薄膜和半导体薄膜,形成数据线13、源电极6和漏电极7图形。通过灰化工艺,去除 半曝光区域的光刻胶,暴露出该区域的源漏金属薄膜。通过第二次刻蚀工艺完全刻蚀掉半 曝光区域的源漏金属薄膜和掺杂半导体薄膜,并刻蚀掉部分厚度的半导体薄膜,暴露出半 导体薄膜,形成源电极6、漏电极7和TFT沟道区域图形。最后剥离剩余的光刻胶,完成本发 明TFT-LCD阵列基板第二次构图工艺。本次构图工艺后,栅绝缘层3覆盖整个基板1,半导 体层4和掺杂半导体层5组成有源层,形成在栅绝缘层3并位于栅电极2的上方,源电极6 和漏电极7形成在有源层上,源电极6的一端位于栅电极2的上方,另一端与数据线13连 接,漏电极7的一端位于栅电极2的上方,与源电极6相对设置,源电极6与漏电极7之间 形成TFT沟道区域,TFT沟道区域的掺杂半导体薄膜被完全刻蚀掉,并刻蚀掉部分厚度的半 导体薄膜,使TFT沟道区域的半导体薄膜暴露出来。栅线11和数据线13限定了共用公共 电极线12的像素区域,数据线13位于第一挡光条15或第二挡光条16的外侧,数据线13 的下方保留有掺杂半导体薄膜和半导体薄膜。 [0062] 图11为本发明TFT-IXD阵列基板第三次构图工艺后的平面图,所反映的是上下相 邻两个像素区域的结构,图12为图11中A4-A4向的剖面图,图13为图11中B4-B4向的剖 面图。在完成上述结构图形的基板上,采用PECVD方法沉积一层钝化层8。钝化层8可以采 用氧化物、氮化物或氧氮化合物。采用普通掩模板对钝化层进行构图,形成钝化层过孔9,钝 化层过孔9位于漏电极7的上方,如图11〜13所示。本构图工艺中,还同时形成有栅线接 口区域(栅线PAD)的栅线接口过孔和数据线接口区域(数据线PAD)的数据线接口过孔等 图形,通过构图工艺形成栅线接口过孔和数据线接口过孔图形的工艺已广泛应用于目前的 构图工艺中。

[0063] 最后,在完成上述结构图形的基板上,采用磁控溅射或热蒸发的方法,沉积透明导 电薄膜,透明导电薄膜可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料,也可 以采用其它金属及金属氧化物。采用普通掩模板通过构图工艺形成包括像素电极14的图 形,像素电极14形成在像素区域内,通过钝化层过孔9与漏电极7连接,在上下相邻两个像 素区域之间,像素电极14覆盖公共电极线12,使像素电极14与公共电极线12形成存储电容在公共电极线上(Cst on Common)结构形式。

[0064] 以上所说明的四次构图工艺仅仅是制备本发明TFT-IXD阵列基板的一种实现方 法,实际使用中还可以通过增加或减少构图工艺次数、选择不同的材料或材料组合来实现 本发明。例如,本发明TFT-IXD阵列基板第二次构图工艺可以由二个采用普通掩模板的构 图工艺完成,即通过一次采用普通掩模板的构图工艺形成有源层图形,通过另一次采用普 通掩模板的构图工艺形成数据线、源电极、漏电极和TFT沟道区域图形。工艺过程具体为: 首先采用PECVD方法,依次沉积栅绝缘薄膜、半导体薄膜和掺杂半导体薄膜;然后采用普通 掩模板通过构图工艺形成包括有源层的图形,有源层包括半导体层和掺杂半导体层,形成 在栅绝缘层并位于栅电极的上方;之后采用磁控溅射或热蒸发的方法,沉积一层源漏金属 薄膜;然后采用普通掩模板通过构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域 的图形,源电极的一端位于有源层上,另一端与数据线连接,漏电极的一端位于有源层上, 与源电极相对设置,源电极与漏电极之间形成TFT沟道区域,TFT沟道区域的掺杂半导体薄 膜被完全刻蚀掉,并刻蚀掉部分厚度的半导体薄膜,使TFT沟道区域的半导体层暴露出来。 本次构图工艺后,数据线的下方只有栅绝缘薄膜。

[0065] 需要说明的是,上述实施例仅示出了薄膜晶体管位于上下两个相邻像素区域的同 侧,本领域技术人员可以理解,薄膜晶体管也可以位于上下两个相邻像素区域的两侧,其实 现原理相同,不再赘述。

[0066] 本发明提供了一种TFT-IXD阵列基板,是一种通过采用上下相邻两个像素区域共 用公共电极线的结构,在不影响显示质量的前提下有效提高像素开口率的技术方案。与现 有技术采用每个像素区域均设置一条公共电极线的结构相比,本发明提供的TFT-LCD阵列 基板可以使上下相邻两个像素区域省略一条公共电极线,有效地提高了像素区域的开口 率,在显示亮度不变的情况下,还可以有效降低背光源的功耗,因此降低了 TFT-IXD阵列基 板的生产成本。此外,本发明制备TFT-LCD阵列基板仍可采用四次构图工艺或五次构图工 艺,在没有增加构图工艺的前提下,从整体上提高了 TFT-IXD性能和质量。

[0067] 图14为本发明TFT-IXD阵列基板制造方法的流程图,包括:

[0068] 步骤1、在基板上沉积栅金属薄膜,通过构图工艺形成包括栅线、栅电极和公共电 极线的图形,且上下相邻两个像素区域共用公共电极线;

[0069] 步骤2、在完成步骤1的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源 漏金属薄膜,通过构图工艺形成包括有源层、数据线、漏电极、源电极和TFT沟道的图形;

[0070] 步骤3、在完成步骤2的基板上沉积钝化层,通过构图工艺形成包括钝化层过孔的 图形,所述钝化层过孔位于漏电极的上方;

[0071] 步骤4、在完成步骤3的基板上沉积透明导电薄膜,通过构图工艺形成包括像素电 极的图形,像素电极通过钝化层过孔与漏电极连接。

[0072] 本发明提供了一种TFT-IXD阵列基板制造方法,通过形成上下相邻两个像素区域共用公共电极线的结构,在不影响显示质量的前提下有效提高像素开口率。与现有技术采 用每个像素区域均设置一条公共电极线的结构相比,本发明提供的TFT-LCD阵列基板制造 方法可以使上下相邻两个像素区域省略一条公共电极线,有效地提高了像素区域的开口 率,在显示亮度不变的情况下,还可以有效降低背光源的功耗,因此降低了 TFT-LCD阵列基 板的生产成本。此外,本发明制备TFT-LCD阵列基板制造方法仍可采用四次构图工艺或五次构图工艺,在没有增加构图工艺的前提下,从整体上提高了 TFT-IXD性能和质量。

[0073] 在本发明步骤1中,还可以形成与公共电极线连接的第一挡光条和第二挡光条, 第一挡光条和第二挡光条与数据线平行,并位于上下相邻两个像素区域的两侧,首先采用 磁控溅射或热蒸发的方法,在基板(如玻璃基板或石英基板)上沉积一层栅金属薄膜,栅金 属薄膜可以采用Μο、Α1等金属,也可以采用由多层金属薄膜构成的复合薄膜(如Mo/Al/Mo 复合薄膜)。采用普通掩模板(也称单调掩模板)对栅金属薄膜进行构图,在基板上形成包 括栅线、栅电极、公共电极线、第一挡光条和第二挡光条的图形。其中,公共电极线位于上下 相邻两个像素区域的栅线之间,且与上下相邻两个像素区域的栅线平行,第一挡光条和第 二挡光条与数据线平行,第一挡光条位于像素区域的左侧,并靠近像素区域左侧的数据线, 第二挡光条位于像素区域的右侧,并靠近像素区域右侧的数据线,公共电极线连接第一挡 光条和第二挡光条,使一体结构的公共电极线、第一挡光条和第二挡光条与每个像素区域 构成上“凹”型或者下“凹”型的挡光结构,即上下相邻两个像素区域共用公共电极线。

[0074] 图15为本发明TFT-IXD阵列基板制造方法第一实施例的流程图,在图14所示技 术方案中,所述步骤2包括:

[0075] 步骤11、在完成步骤1的基板上,采用等离子体增强化学气相沉积方法,依次沉积 栅绝缘层、半导体薄膜和掺杂半导体薄膜;

[0076] 步骤12、在完成步骤11的基板上,采用磁控溅射或热蒸发的方法,沉积源漏金属

薄膜;

[0077] 步骤13、在源漏金属薄膜上涂覆一层光刻胶;

[0078] 步骤14、采用半色调或灰色调掩模板曝光,使光刻胶形成光刻胶完全保留区域、光 刻胶完全去除区域和光刻胶半保留区域,光刻胶完全保留区域对应于数据线、源电极和漏 电极图形所在区域,光刻胶半保留区域对应于源电极与漏电极之间TFT沟道区域图形所在 区域,光刻胶完全去除区域对应于上述图形以外的区域;显影处理后,光刻胶完全保留区域 的光刻胶厚度没有变化,光刻胶完全去除区域的光刻胶被完全去除,光刻胶半保留区域的 光刻胶厚度变薄;

[0079] 步骤15、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜、 掺杂半导体薄膜和半导体薄膜,形成包括有源层和数据线的图形;

[0080] 步骤16、通过灰化工艺去除光刻胶半保留区域的光刻胶,暴露出该区域的源漏金

属薄膜;

[0081] 步骤17、通过第二次刻蚀工艺完全刻蚀掉半曝光区域的源漏金属薄膜和掺杂半导 体薄膜,并刻蚀掉部分厚度的半导体薄膜,使该区域的半导体薄膜暴露出来,形成包括源电 极、漏电极和TFT沟道区域的图形;

[0082] 步骤18、剥离剩余的光刻胶。

[0083] 本实施例是一种采用半色调或灰色调掩模板通过一次构图工艺同时形成有源层、数据线、源电极、漏电极和TFT沟道区域图形的技术方案,本步骤完成后的像素结构如图9 和图10所示。

[0084] 图16为本发明TFT-IXD阵列基板制造方法第二实施例的流程图,在图14所示技 术方案中,所述步骤2包括:

[0085] 步骤21、在完成步骤1的基板上,采用等离子体增强化学气相沉积方法,依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜;

[0086] 步骤22、采用普通掩模板通过构图工艺形成包括有源层的图形;

[0087] 步骤23、在完成步骤22的基板上,采用磁控溅射或热蒸发的方法,沉积源漏金属

薄膜;

[0088] 步骤24、采用普通掩模板通过构图工艺形成包括数据线、源电极、漏电极和TFT沟 道区域的图形。

[0089] 本实施例是一种采用二个普通掩模板的构图工艺,即通过一次采用普通掩模板的 构图工艺形成有源层图形,通过另一次采用普通掩模板的构图工艺形成数据线、源电极、漏 电极和TFT沟道区域图形。

[0090] 本发明步骤3中,采用PECVD方法沉积一层钝化层,采用普通掩模板对钝化层进行 构图,形成钝化层过孔,钝化层过孔位于漏电极的上方。本步骤完成后的像素结构如图12 和图13所示。

[0091] 本发明步骤4中,采用磁控溅射或热蒸发的方法,沉积透明导电薄膜,采用普通掩模板通过构图工艺形成包括像素电极的图形,像素电极形成在像素区域内,通过钝化层过 孔与漏电极连接。以上下相邻两个像素区域为一组来说,公共电极线位于上下相邻两个像 素区域的栅线之间,且与上下相邻两个像素区域的栅线平行,第一挡光条和第二挡光条与 数据线平行,第一挡光条位于像素区域的左侧,并靠近像素区域左侧的数据线,第二挡光条 位于像素区域的右侧,并靠近像素区域右侧的数据线,公共电极线连接第一挡光条和第二 挡光条,使一体结构的公共电极线、第一挡光条和第二挡光条与每个像素区域构成上“凹” 型或者下“凹”型的挡光结构。像素电极与公共电极线交叠,使像素电极与公共电极线形成 存储电容在公共电极线上(Cst onCommon)结构形式。

[0092] 最后应说明的是:以上实施例仅用以说明本发明的技术方案而非对其进行限制, 尽管参照较佳实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依 然可以对本发明的技术方案进行修改或者等同替换,而这些修改或者等同替换亦不能使修 改后的技术方案脱离本发明技术方案的精神和范围。

Claims (9)

  1. 一种TFT-LCD阵列基板,包括形成在基板上的栅线、数据线和公共电极线,所述栅线和所述数据线限定的像素区域内形成像素电极和薄膜晶体管,其特征在于,上下相邻两个像素区域共用公共电极线。
  2. 2.根据权利要求1所述的TFT-LCD阵列基板,其特征在于,所述上下相邻两个像素区域 共用公共电极线具体为:对于两个上下相邻的像素区域,一个像素区域的栅线位于该像素区域的上侧,另一个 像素区域的栅线位于该像素区域的下侧,且夹设两个像素电极的两个栅线之间设置有共用 的公共电极线。
  3. 3.根据权利要求1或2所述的TFT-LCD阵列基板,其特征在于,还包括与所述公共电极 线连接的第一挡光条和第二挡光条。
  4. 4.根据权利要求3所述的TFT-LCD阵列基板,其特征在于,所述公共电极线与所述上下 相邻两个像素区域的栅线平行,所述第一挡光条和第二挡光条与数据线平行,并位于所述 上下相邻两个像素区域的两侧。
  5. 5.根据权利要求3所述的TFT-LCD阵列基板,其特征在于,所述公共电极线与所述第一 挡光条和所述第二挡光条在同一次构图工艺中形成。
  6. 6. 一种TFT-IXD阵列基板制造方法,其特征在于,包括:步骤1、在基板上沉积栅金属薄膜,通过构图工艺形成包括栅线、栅电极和公共电极线 的图形,且上下相邻两个像素区域共用公共电极线;步骤2、在完成步骤1的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金 属薄膜,通过构图工艺形成包括有源层、数据线、漏电极、源电极和TFT沟道的图形;步骤3、在完成步骤2的基板上沉积钝化层,通过构图工艺形成包括钝化层过孔的图 形,所述钝化层过孔位于漏电极的上方;步骤4、在完成步骤3的基板上沉积透明导电薄膜,通过构图工艺形成包括像素电极的 图形,像素电极通过钝化层过孔与漏电极连接。
  7. 7.根据权利要求6所述的TFT-LCD阵列基板制造方法,其特征在于,所述步骤1中还同 时形成与公共电极线连接的第一挡光条和第二挡光条,所述第一挡光条和第二挡光条与数 据线平行,并位于所述上下相邻两个像素区域的两侧。
  8. 8.根据权利要求6或7所述的TFT-IXD阵列基板制造方法,其特征在于,所述步骤2包括:在完成步骤1的基板上,采用等离子体增强化学气相沉积方法,依次沉积栅绝缘层、半 导体薄膜和掺杂半导体薄膜;在完成前述步骤的基板上,采用磁控溅射或热蒸发的方法,沉积源漏金属薄膜;在源漏金属薄膜上涂覆一层光刻胶;采用半色调或灰色调掩模板曝光,使光刻胶形成光刻胶完全保留区域、光刻胶完全去 除区域和光刻胶半保留区域,光刻胶完全保留区域对应于数据线、源电极和漏电极图形所 在区域,光刻胶半保留区域对应于源电极与漏电极之间TFT沟道区域图形所在区域,光刻 胶完全去除区域对应于上述图形以外的区域;显影处理后,光刻胶完全保留区域的光刻胶 厚度没有变化,光刻胶完全去除区域的光刻胶被完全去除,光刻胶半保留区域的光刻胶厚 度变薄;通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导体薄 膜和半导体薄膜,形成包括有源层和数据线的图形;通过灰化工艺去除光刻胶半保留区域的光刻胶,暴露出该区域的源漏金属薄膜; 通过第二次刻蚀工艺完全刻蚀掉半曝光区域的源漏金属薄膜和掺杂半导体薄膜,并刻 蚀掉部分厚度的半导体薄膜,使该区域的半导体薄膜暴露出来,形成包括源电极、漏电极和 TFT沟道区域的图形; 剥离剩余的光刻胶。
  9. 9.根据权利要求6或7所述的TFT-IXD阵列基板制造方法,其特征在于,所述步骤2包括:在完成步骤1的基板上,采用等离子体增强化学气相沉积方法,依次沉积栅绝缘层、半 导体薄膜和掺杂半导体薄膜;采用普通掩模板通过构图工艺形成包括有源层的图形; 在完成前述步骤的基板上,采用磁控溅射或热蒸发的方法,沉积源漏金属薄膜; 采用普通掩模板通过构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形。
CN 200910079295 2009-03-06 2009-03-06 Tft-lcd阵列基板及其制造方法 CN101825816A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910079295 CN101825816A (zh) 2009-03-06 2009-03-06 Tft-lcd阵列基板及其制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN 200910079295 CN101825816A (zh) 2009-03-06 2009-03-06 Tft-lcd阵列基板及其制造方法
US12/718,400 US8405788B2 (en) 2009-03-06 2010-03-05 TFT-LCD array substrate and manufacturing method thereof
KR1020100019818A KR20100100693A (ko) 2009-03-06 2010-03-05 Tft-lcd 어레이 기판 및 그 제조 방법
JP2010048930A JP2010211206A (ja) 2009-03-06 2010-03-05 Tft−lcdアレイ基板及びその製造方法

Publications (1)

Publication Number Publication Date
CN101825816A true CN101825816A (zh) 2010-09-08

Family

ID=42677961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910079295 CN101825816A (zh) 2009-03-06 2009-03-06 Tft-lcd阵列基板及其制造方法

Country Status (4)

Country Link
US (1) US8405788B2 (zh)
JP (1) JP2010211206A (zh)
KR (1) KR20100100693A (zh)
CN (1) CN101825816A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102879962A (zh) * 2012-09-28 2013-01-16 京东方科技集团股份有限公司 阵列基板及显示装置
CN102937853A (zh) * 2012-10-19 2013-02-20 北京京东方光电科技有限公司 一种电容式内嵌触摸屏、其驱动方法及显示装置
CN102955635A (zh) * 2012-10-15 2013-03-06 北京京东方光电科技有限公司 一种电容式内嵌触摸屏及显示装置
CN103163703A (zh) * 2011-12-14 2013-06-19 乐金显示有限公司 液晶显示设备及其制造方法
CN103676380A (zh) * 2013-12-25 2014-03-26 合肥京东方光电科技有限公司 阵列基板、显示面板及其驱动方法
CN103744245A (zh) * 2013-12-31 2014-04-23 深圳市华星光电技术有限公司 一种液晶显示器阵列基板及相应的液晶显示器
CN104269412B (zh) * 2014-09-19 2017-08-25 昆山龙腾光电有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
WO2019196632A1 (zh) * 2018-04-09 2019-10-17 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012029268A (ja) 2010-06-25 2012-02-09 Ntt Docomo Inc ネットワーク装置
CN102651340B (zh) * 2011-12-31 2014-11-19 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
CN103472943A (zh) * 2013-08-06 2013-12-25 福建华映显示科技有限公司 内嵌式触控显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
KR100400627B1 (ko) * 1999-03-18 2003-10-08 산요덴키가부시키가이샤 액티브 매트릭스형 표시 장치
KR100900541B1 (ko) * 2002-11-14 2009-06-02 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR101030545B1 (ko) * 2004-03-30 2011-04-21 엘지디스플레이 주식회사 액정표시소자
KR101208724B1 (ko) * 2005-01-03 2012-12-06 삼성디스플레이 주식회사 어레이 기판 및 이를 구비한 표시 패널
KR20070004229A (ko) * 2005-07-04 2007-01-09 삼성전자주식회사 박막트랜지스터기판 및 이의 제조방법
KR100846974B1 (ko) * 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft lcd 어레이 기판 및 그 제조 방법
KR20080000496A (ko) * 2006-06-27 2008-01-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN101382679B (zh) * 2007-09-07 2012-02-08 群康科技(深圳)有限公司 液晶显示面板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103163703A (zh) * 2011-12-14 2013-06-19 乐金显示有限公司 液晶显示设备及其制造方法
CN103163703B (zh) * 2011-12-14 2016-04-13 乐金显示有限公司 液晶显示设备及其制造方法
CN102879962A (zh) * 2012-09-28 2013-01-16 京东方科技集团股份有限公司 阵列基板及显示装置
CN102955635A (zh) * 2012-10-15 2013-03-06 北京京东方光电科技有限公司 一种电容式内嵌触摸屏及显示装置
CN102937853A (zh) * 2012-10-19 2013-02-20 北京京东方光电科技有限公司 一种电容式内嵌触摸屏、其驱动方法及显示装置
US9057906B2 (en) 2012-10-19 2015-06-16 Beijing Boe Optoelectronics Technology Co., Ltd. Capacitive touch screens, method of driving the same and displays
CN102937853B (zh) * 2012-10-19 2015-10-14 北京京东方光电科技有限公司 一种电容式内嵌触摸屏、其驱动方法及显示装置
CN103676380A (zh) * 2013-12-25 2014-03-26 合肥京东方光电科技有限公司 阵列基板、显示面板及其驱动方法
CN103744245A (zh) * 2013-12-31 2014-04-23 深圳市华星光电技术有限公司 一种液晶显示器阵列基板及相应的液晶显示器
WO2015100778A1 (zh) * 2013-12-31 2015-07-09 深圳市华星光电技术有限公司 一种液晶显示器阵列基板及相应的液晶显示器
CN104269412B (zh) * 2014-09-19 2017-08-25 昆山龙腾光电有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
WO2019196632A1 (zh) * 2018-04-09 2019-10-17 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置

Also Published As

Publication number Publication date
JP2010211206A (ja) 2010-09-24
US20100225860A1 (en) 2010-09-09
KR20100100693A (ko) 2010-09-15
US8405788B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
US9911762B2 (en) Display device
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
EP2565917B1 (en) Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101183361B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP6030296B2 (ja) 薄膜トランジスタ液晶ディスプレイのアレイ基板及びその製造方法
US8642404B2 (en) Thin film transistor liquid crystal display array substrate and manufacturing method thereof
CN101894807B (zh) Tft-lcd阵列基板及其制造方法
US9515028B2 (en) Array substrate, method of manufacturing the same and display device
CN100544005C (zh) 水平电场施加型薄膜晶体管基板及其制造方法
US20160027818A1 (en) Manufacturing method of thin film transistor, manufacturing method of array substrate and array substrate
CN102629577B (zh) 一种tft阵列基板及其制造方法和显示装置
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
US7477345B2 (en) Liquid crystal display and method for manufacturing the same
CN102034750B (zh) 阵列基板及其制造方法
US9385141B2 (en) Array substrate, display panel and method for manufacturing array substrate
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
US7167217B2 (en) Liquid crystal display device and method for manufacturing the same
US20190051667A1 (en) An array substrate and a manufacturing method thereof, a display panel, as well as a display device
EP2770369A1 (en) Pixel unit, array substrate, liquid crystal panel and manufacturing method for array substrate
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN101995709B (zh) Ffs型tft-lcd阵列基板及其制造方法
KR101335007B1 (ko) 박막 트랜지스터 액정디스플레이 어레이기판 및 그 제조방법
US8842231B2 (en) Array substrate and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20100908