CN114994992B - 显示面板及显示装置 - Google Patents
显示面板及显示装置 Download PDFInfo
- Publication number
- CN114994992B CN114994992B CN202210508643.1A CN202210508643A CN114994992B CN 114994992 B CN114994992 B CN 114994992B CN 202210508643 A CN202210508643 A CN 202210508643A CN 114994992 B CN114994992 B CN 114994992B
- Authority
- CN
- China
- Prior art keywords
- common electrode
- sub
- lines
- line
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
本申请实施例提供了一种显示面板及显示装置。显示面板包括:衬底基板;位于所述衬底基板上的多个薄膜晶体管、公共电极及像素电极,所述像素电极与所述薄膜晶体管连接;多条沿纵向延伸的数据线;多条沿横向延伸的栅线以及多条沿所述横向延伸的公共电极线。沿所述纵向,每隔一条所述栅线的一侧设置有一条所述公共电极线,所述栅线将所述衬底基板上的区域分成多行,所述数据线将所述衬底基板上的区域分成多列,每相邻两个所述数据线以及每相邻两个所述栅线共同限定出一个所述子像素单元,处于相邻两行的至少两个所述子像素单元所对应的所述公共电极彼此连接,处于相邻两行的全部所述子像素单元所对应的所述公共电极共用一条所述公共电极线。
Description
技术领域
本申请涉及显示技术领域,特别是涉及一种显示面板及显示装置。
背景技术
目前,随着显示器制造技术的发展,显示器技术发展迅速,例如,LCD(LiquidCrystal Display)显示器以及OLED(Organic Light-Emitting Diode)显示器等。
相关技术中的一种显示面板,具有横向排布的多条栅线以及纵向排布的多条数据线,每相邻两条栅线以及相邻两条数据线限定出一个子像素单元。为了提高公共电极的电压均一性,在每条栅线一侧均设置有公共电极线。其中,每一行的多个子像素单元的多个公共电极均与同一条公共电极线连接,从而使得多个公共电极的电压保持一致。
但是,针对目前显示领域的高端产品,特别是在高分辨率,高PPI,超高透过率的趋势下,由于每条栅线下方均存在一条公共电极线,因此,公共电极线会直接占据一部分的像素空间,从而会在很大程度上影响像素的开口率。
发明内容
本申请实施例的目的在于提供一种显示面板及显示装置,以利于提高像素的开口率,进而提高显示装置的亮度。具体技术方案如下:
本申请第一方面提出了一种显示面板,包括衬底基板;位于所述衬底基板上的多个薄膜晶体管;公共电极及像素电极,所述像素电极与所述薄膜晶体管连接;多条沿纵向延伸的数据线;多条沿横向延伸的栅线以及多条沿所述横向延伸的公共电极线。沿所述纵向,每隔一条所述栅线的一侧设置有一条所述公共电极线,所述栅线将所述衬底基板上的区域分成多行,所述数据线将所述衬底基板上的区域分成多列,每相邻两个所述数据线以及每相邻两个所述栅线共同限定出一个子像素单元,处于相邻两行的至少两个所述子像素单元所对应的所述公共电极彼此连接,处于相邻两行的全部所述子像素单元所对应的所述公共电极共用一条所述公共电极线。
本申请实施例中,显示面板的公共电极线的数量大大减少。沿纵向每隔一条栅线的一侧设置有一条公共电极线,同时,处于相邻两行的至少两个子像素单元所对应的公共电极彼此连接,处于相邻两行的全部子像素单元所对应的公共电极共用一条公共电极线。也就是说,相邻两行(不全部为同一行)的多个子像素单元的公共电极彼此连接也即多个子像素单元共用一个公共电极。由于多个子像素单元处于相邻两行,且共用一个公共电极112,使得只需要在每隔一条栅线的一侧设置一条公共电极线,即可将每两行的子像素单元的公共电极连接至同一条公共电极线上。相比于相关技术中的每条栅线的一侧均设置一条公共电极线的方案,本申请的显示面板中的公共电极线的数量减少至约为相关技术的一半。这样,使得显示面板中的一些子像素单元不会受到公共电极线的遮挡,从而有利于提高子像素单元的开口率,进而利于提高显示面板的透光率,提高显示效果。另外,公共电极线为横向延伸,数据线纵向延伸,二者在显示面板上的正投影会存在交叠处。由于公共电极线的数量减少,使得公共电极线与数据线在显示面板上的正投影的交叠处的数量也会减少,从而还有利于降低数据线与公共电极线在交叠处产生的寄生电容,有利于降低显示面板的功耗。
根据本申请实施例的显示面板,还可具有如下附件的技术特征:
在本申请的一些实施例中,处于相邻两行的六个所述子像素单元所对应的所述公共电极彼此连接。
在本申请的一些实施例中,在具有所述公共电极线的所述子像素单元中,两条栅线之间的距离为D1,在不具有所述公共电极线的所述子像素单元中,两条栅线之间的距离为D2,则D1>D2。
在本申请的一些实施例中,在具有所述公共电极线的所述子像素单元中,距离所述公共电极线较远的一条栅线到所述公共电极线的距离为D3,则D3=D2。
在本申请的一些实施例中,所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极以及漏极,所述栅极与所述栅线连接,所述源极与所述数据线连接,所述漏极与所述像素电极连接。
在本申请的一些实施例中,所述栅线、所述栅极与所述公共电极线同层设置,所述数据线与所述栅线不同层设置。
在本申请的一些实施例中,所述公共电极线与所述公共电极位于不同层,处于相邻两行的至少两个所述子像素单元所对应的所述公共电极彼此连接,其中,具有所述公共电极线的所述子像素单元上设置有由所述公共电极贯穿至所述公共电极线的公共电极过孔,所述公共电极通过所述公共电极过孔与所述公共电极线连接。
在本申请的一些实施例中,所述公共电极与所述像素电极之间还设置有保护层,所述公共电极位于所述保护层靠近所述衬底基板的一侧,所述公共电极过孔至少贯穿所述栅绝缘层。
在本申请的一些实施例中,从垂直于所述显示面板的方向观察,沿所述纵向,所述栅线与所述公共电极线依次按照栅线、公共电极线、栅线的顺序周期排布。
本申请第二方面提出了一种显示装置,包括第一方面所述的显示面板。
当然,实施本申请的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的实施例。
图1为本申请实施例的显示面板的俯视结构示意图;
图2为本申请实施例的显示面板的剖面结构示意图;
图3为本申请实施例的显示面板的俯视结构示意图;
图4为本申请实施例的另一种显示面板的剖面结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员基于本申请所获得的所有其他实施例,都属于本申请保护的范围。
相关技术中,为了提高公共电极的电压均一性,在每条栅线一侧均设置有公共电极线。其中,每一行的多个子像素单元的多个公共电极均与同一条公共电极线连接,从而使得多个公共电极的电压保持一致。
但是,由于每条栅线下方均存在一条公共电极线,因此,公共电极线会直接占据每个子像素单元一部分的像素空间,从而会在很大程度上影响像素的开口率。
基于上述问题,本申请第一方面提出了一种显示面板及显示装置,有利于提高子像素单元的开口率,进而利于提高显示面板的亮度,降低功耗。
如图1和图2所示,本申请第一方面提出了一种显示面板10。显示面板10包括衬底基板 100、多个薄膜晶体管111、公共电极112及像素电极113、多条沿纵向延伸的数据线120、多条沿横向延伸的栅线130以及多条沿横向延伸的公共电极线140。多个薄膜晶体管111设置在衬底基板100上,像素电极113与薄膜晶体管111连接子。沿纵向,每隔一条栅线130的一侧设置有一条公共电极线140,栅线130将衬底基板100上的区域分成多行,数据线120将衬底基板100上的区域分成多列,每相邻两个数据线120以及每相邻两个栅线130共同限定出一个子像素单元110,处于相邻两行的至少两个子像素单元110所对应的公共电极112彼此连接,处于相邻两行的全部子像素单元110所对应的公共电极112共用一条公共电极线140。
本申请的显示面板10包括多条沿横向延伸的栅线130以及多条沿纵向延伸的数据线120。栅线130以及数据线120将显示面板10上的区域分成了呈阵列排布的多个小块状区域,也即多个子像素单元110。每三个子像素单元110形成一个像素。每条栅线130对应连接一行子像素单元110,每条数据线120对应连接一列子像素单元110。薄膜晶体管111作为子像素单元110 的开关器件,受栅线130控制而打开或关闭。若一子像素单元110中的薄膜晶体管111打开,则可将与该薄膜晶体管111相连的数据线120上的电压信号,传递到该子像素单元110中的与薄膜晶体管111连接的像素电极113上;若薄膜晶体管111关闭,则可以阻断数据线120上的电压信号传入子像素单元110的像素电极113上。
本申请的显示面板10还包括多条沿横向延伸的公共电极线140。公共电极线140每间隔一条栅线130设置,从而减小了公共电极线140的数量。公共电极线140用于向公共电极112 提供电压,以使公共电极112与像素电极113之间形成压差,从而控制液晶偏转。
本申请实施例中,显示面板10的公共电极线140的数量大大减少。具体地,如图1所示,在本申请中,沿纵向每隔一条栅线130的一侧设置有一条公共电极线140。同时,处于相邻两行的至少两个子像素单元110所对应的公共电极112彼此连接,处于相邻两行的全部子像素单元110所对应的公共电极112共用一条公共电极线140。本申请中,相邻两行的至少两个子像素单元110是指多个子像素单元110位于相邻两行,并且不全部为同一行。也就是说,多个子像素单元110纵跨两行,并且所对应的公共电极112之间彼此连接,使得多个子像素单元110 共用一个公共电极112。每两行的全部子像素单元110所对应的公共电极112均与同一条公共电极线140连接。例如,相邻两行的四个子像素单元110的公共电极112彼此连接,也即,四个子像素单元110共用一个公共电极112。由于四个子像素单元110处于相邻两行,且共用一个公共电极112,使得只需要在每隔一条栅线130的一侧设置一条公共电极线140,即可将每两行的子像素单元110的公共电极112连接至同一条公共电极线140上。相比于相关技术中的每条栅线的一侧均设置一条公共电极线的方案,本申请的显示面板10中的公共电极线140的数量减少至约为相关技术的一半。这样,使得显示面板10中的一些子像素单元110不会受到公共电极线140的遮挡,从而有利于提高子像素单元的开口率,进而利于提高显示面板的透光率,提高显示效果。另外,公共电极线140为横向延伸,数据线120纵向延伸,二者在显示面板10上的正投影会存在交叠处114。由于公共电极线140的数量减少,使得公共电极线 140与数据线120在显示面板10上的正投影的交叠处114的数量也会减少,从而还有利于降低数据线120与公共电极线140在交叠处114产生的寄生电容,有利于降低显示面板10的功耗。
在本申请的一些实施例中,如图1所示,处于相邻两行的六个子像素单元110所对应的公共电极112彼此连接。本实施例中,每两行的六个子像素单元110所对应的公共电极112彼此连接,使得六个子像素单元110共用一个公共电极112。若共用一个公共电极112的子像素单元110的数量过多,则使得每个公共电极112的尺寸增大,电阻增加,这样可能致使同一个公共电极112上的不同位置的电压大小不一致,进而影响显示效果。若共用一个公共电极112 的子像素单元110的数量过少,则每两行的子像素单元110所共用的公共电极112的数量将会增多。由于公共电极112均需与公共电极线140连接,从而使得公共电极112与公共电极线140 之间的连接较为繁琐,生产工艺难度增大。因此,本实施例中,每两行的六个子像素单元 110共用一个公共电极112,有利于在提高子像素单元110的公共电极112的电压一致性的同时,降低生产工艺的难度,进而利于提高显示效果,降低生产成本。
在本申请的一些实施例中,如图3所示,在具有公共电极线140的子像素单元110中,两条栅线130之间的距离为D1,在不具有公共电极线140的子像素单元110中,两条栅线130之间的距离为D2,则D1>D2。多条栅线130与多条数据线120将衬底基板100上的区域分成阵列排布的多个子像素单元110。由于每隔一条栅线130设置一条公共电极线140,部分行的子像素单元110会受到公共电极线140的遮挡,因此,在具有公共电极线140的子像素单元110中,其有效显示面积会由于公共电极线140的遮挡而降低。
如图3所示,定义具有公共电极线140的每个子像素单元110的显示面积为S,有效显示面积为S1,被公共电极线140遮挡的面积为S2,S=S1+S2。定义未受到公共电极线140遮挡的每个子像素单元110的显示面积为Y,有效显示面积为Y1,则Y=Y1。一般来说,每个子像素单元110的显示面积相同,即S=Y。由于具有公共电极线140的每个子像素单元110的有效显示面积S1小于不具有公共电极线140的每个子像素单元110的有效显示面积Y1,这样使得处于不同行的子像素单元的亮暗显示会有差异,进而可能产生横纹。因此,在本申请实施例中,设置D1>D2,从而可提高具有公共电极线140的子像素单元110的显示面积S,使得S>Y,进而提高其有效显示面积S1,降低不具有公共电极线140的每个子像素单元110的有效显示面积Y1与具有公共电极线140的每个子像素单元110的有效显示面积S1之间的大小差异,使得处于不同行的子像素单元110的显示亮度趋于一致,进而利于提高显示面板10的显示效果。
进一步地,在具有公共电极线140的子像素单元110中,距离公共电极线140较远的一条栅线130到公共电极线140的距离为D3,则D3=D2。这样,即使具有公共电极线140的子像素单元110被公共电极线140遮挡,但是,其有效显示面积S1与未受到公共电极线140遮挡的每个子像素单元110的有效显示面积Y1大致相等,从而使得处于不同行的子像素单元110的显示亮度趋于一致,进而利于提高显示面板10的显示效果。
本申请举出一个具体的实施例来方便说明如何确定上述显示面板10的每个子像素单元 110的大小。具体地,在一个实施例中,显示面板的规格为14.5英寸、3072*1920分辨率。也就是说,在横向方向上有1920*3个子像素单元110,在纵向方向上有3072个子像素单元。若位于不同行的子像素单元在纵向方向上等高,也即每个子像素单元的大小相同,显示面积相同即S=Y,则每行子像素单元110在纵向上的高度H均为101μm。如图3所示,设计公共电极线140的线宽M约为4.5μm,公共电极线140与距离其较近的栅线130的距离D4为5.5μm,同时考虑其它膜层对公共电极线140的影响,设定可调整距离为2μm,则在具有公共电极线140的子像素单元110中,公共电极线140共占据在纵向上的宽度为12μm(上述三个数值相加)。容易理解的是,若不同行的子像素单元纵向高度等高,则具有公共电极线140的子像素单元110被遮挡后的高度为89μm(均值101μm减去公共电极线140占据的 12μm),不具有公共电极线140的子像素单元110的高度H仍为101μm。这样使得具有公共电极线140的子像素单元110的有效显示面积S1小于不具有公共电极线140的子像素单元110的有效显示面积Y1,从而可能致使位于不同行的子像素单元110的显示亮度有差异,进而影响显示效果。因此,本申请需要重新设计位于不同行的子像素单元110在纵向方向上的高度。
具体地,相邻两行的的子像素单元110的高度和为202μm(二倍的101μm),减去公共电极线140所占据的纵向宽度12μm,然后再平均分为两行,则每行的子像素单元110的高度为95μm。也就是说,在具有公共电极线140的子像素单元110中,两条栅线130之间的距离D1为107μm,距离公共电极线140较远的一条栅线130到公共电极线140的距离D3为95μm;在不具有公共电极线140的子像素单元110中,两条栅线130之间的距离D2为 95μm。也就是说,D2=D3=95μm;D1=107μm>D2。这样,使具有公共电极线140的子像素单元110的有效显示面积S1与不具有公共电极线140的子像素单元110的有效显示面积Y1相等,有利于使处于不同行的子像素单元110的显示亮度趋于一致,进而利于提高显示面板10的显示效果。第二方面,若为相关技术中的结构的14.5英寸大小、分辨率为3072*1920 的显示面板,其平均开口率约为52.1%;而本申请的显示面板10,其约有一半的子像素单元110未受到公共电极线140的遮挡,平均开口率约为57.5%,开口率提升10%以上。第三方面,由于本申请中公共电极线140的数量约减少一半,数据线120与公共电极线140的交叠处114产生的寄生电容也会减小50%,从而有利于降低数据线120的负载,进而降低显示面板10的功耗。
在本申请的一些实施例中,如图1和图2所示,薄膜晶体管111包括栅极150、栅绝缘层160、有源层170、源极180以及漏极190,栅极150与栅线130连接,源极180与数据线120连接,漏极190与像素电极113连接。薄膜晶体管111为子像素单元110的驱动部件,有源层170与栅极 150之间包括栅绝缘层160,有源层61背离栅绝缘层160一侧设置有漏极(DrainElectrode)190 和源极(Source Electrode)180,漏极190和源极180同层设置。其中,栅极150与栅线130连接,用于接收栅线130的信号,进而控制薄膜晶体管111的开关。源极180与数据线120连接,漏极 190与像素电极113连接,这样以使数据线120的目标电信号在薄膜晶体管111导通时传递至像素电极113上。有源层170由半导体材料构成,例如可以为非晶硅、多晶硅、有机半导体材料等,在此不做限定。源极180和漏极190可以包括各类金属材料,例如银(Ag),铜(Cu),铝 (Al)中的任一种。在一些实施例中,栅极150位于有源层170背离衬底基板100的一侧,也即顶栅结构;在另一些实施例中,如图2所示,栅极150位于有源层170靠近衬底基板100的一侧,也即底栅结构,本申请不做限制。在一些实施例中,薄膜晶体管111还可以包括层间绝缘层等。需要说明的是,薄膜晶体管层111的结构不限于此,可根据实际需求而定。
在本申请的一些实施例中,栅线130、栅极150与公共电极线140同层设置,数据线120 与栅线130不同层设置。本实施例中,同层设置是指栅线130、栅极150与公共电极线140可通过一次构图工艺形成。一次构图工艺包括掩膜、曝光、显影、刻蚀和剥离等工艺,栅线130、栅极150与公共电极线140通过一次构图工艺形成,有利于减少构图工艺的次数,从而降低制造成本,提高生产效率。数据线120与栅线130不同层设置,这样,有利于降低栅线130对数据线120的电信号的干扰,进而利于提高数据可靠性。
进一步地,如图1和图2所示,公共电极线140与公共电极112位于不同层,处于相邻两行的至少两个子像素单元110所对应的公共电极112彼此连接,其中,在具有公共电极线140 的子像素单元110上设置有由公共电极112贯穿至公共电极线140的公共电极过孔1121,公共电极112通过公共电极过孔1121与公共电极线140连接。本申请实施例中,处于相邻两行(不全部为同一行)的多个子像素单元110实质上共用一个公共电极112。由于公共电极112与公共电极线140位于不同层,公共电极112需要通过公共电极过孔1121桥接至公共电极线140上。并且,由于位于不同行的至少两个子像素单元110的公共电极112彼此连接,因此,只需要在具有公共电极线140的一行的多个子像素单元110中选取一个,并在其上制作一个由公共电极112贯穿至公共电极线140的公共电极过孔1121,即可将两行的多个子像素单元110的多个公共电极112通过一个公共电极过孔1121连接至同一条公共电极线140上,从而有利于节约生产工艺,降低生产成本。需要说明的是,公共电极线140与公共电极112可以设置在显示面板10中的任意两个膜层之间,在此不作限定。
进一步地,如图4所示,公共电极112与像素电极113之间还设置有保护层200,公共电极 112位于保护层200靠近衬底基板100的一侧,公共电极过孔1121至少贯穿栅绝缘层160。保护层200用于分隔公共电极112与像素电极113,以使二者形成电容。保护层200还用于隔离薄膜晶体管111的电极,其还具有避免水汽、杂质原子、保护薄膜晶体管111以及提高发光效率的作用。栅线130与公共电极线140位于同一层,公共电极112与公共电极线140之间至少间隔有栅绝缘层160。公共电极过孔1121至少贯穿栅绝缘层160,以使公共电极112与公共电极线 140桥接。在一些实施例中,公共电极112为板状电极,像素电极113为狭缝电极,二者之间还可以形成边缘电场,从而有利于提高显示视角。在一些实施例中,公共电极112与薄膜晶体管111之间还包括层间绝缘层等结构,则公共电极过孔1121至少贯穿栅绝缘层160以及层间绝缘层。
在一些实施例中,像素电极113与公共电极112由透明金属氧化物制成。例如,像素电极 113与公共电极112可以由氧化烟锡、氧化烟锌等透明金属材料制成。这样,有利于提高显示面板10的透光率,进而利于提高亮度,降低显示面板的功耗。
在本申请的一些实施例中,从垂直于显示面板10的方向观察,沿纵向,栅线130与公共电极线140按照栅线、公共电极线、栅线的顺序周期排布。本实施例具体说明了栅线130和公共电极线140在纵向的排布规律。也即,每隔一条栅线130设置一条公共电极线140,从而有利于提高显示面板的透光率,提高显示效果。另外,还有利于降低数据线120与公共电极线140在交叠处114产生的寄生电容,有利于降低显示面板10的功耗。
本申请第二方面提出一种显示装置,包括第一方面所述的显示面板10。本申请实施例的显示装置使用第一方面所述的显示面板10,从而有利于提高子像素单元的开口率,进而利于提高显示面板的透光率,提高显示效果。另外,还有利于降低数据线120与公共电极线140在交叠处114产生的寄生电容,从而有利于降低显示面板10以及显示装置的功耗。
需要指出的是,在附图中,为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解,当元件或层被称为在另一元件或层“上”时,它可以直接在其他元件上,或者可以存在中间的层。另外,可以理解,当元件或层被称为在另一元件或层“下”时,它可以直接在其他元件下,或者可以存在一个以上的中间的层或元件。另外,还可以理解,当层或元件被称为在两层或两个元件“之间”时,它可以为两层或两个元件之间唯一的层,或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于系统实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
以上所述仅为本申请的较佳实施例,并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等,均包含在本申请的保护范围内。
Claims (8)
1.一种显示面板,其特征在于,包括:
衬底基板;
位于所述衬底基板上的多个薄膜晶体管;
公共电极及像素电极,所述像素电极与所述薄膜晶体管连接;
多条沿纵向延伸的数据线;
多条沿横向延伸的栅线;以及
多条沿所述横向延伸的公共电极线,沿所述纵向,每隔一条所述栅线的一侧设置有一条所述公共电极线,所述栅线将所述衬底基板上的区域分成多行,所述数据线将所述衬底基板上的区域分成多列,每相邻两个所述数据线以及每相邻两个所述栅线共同限定出一个子像素单元,处于相邻两行的至少两个所述子像素单元所对应的所述公共电极彼此连接,处于相邻两行的全部所述子像素单元所对应的所述公共电极共用一条所述公共电极线;
在具有所述公共电极线的所述子像素单元中,两条栅线之间的距离为D1,在不具有所述公共电极线的所述子像素单元中,两条栅线之间的距离为D2,则D1>D2;
在具有所述公共电极线的所述子像素单元中,距离所述公共电极线较远的一条栅线到所述公共电极线的距离为D3,则D3=D2。
2.根据权利要求1所述的显示面板,其特征在于,处于相邻两行的六个所述子像素单元所对应的所述公共电极彼此连接。
3.根据权利要求1所述的显示面板,其特征在于,所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极以及漏极,所述栅极与所述栅线连接,所述源极与所述数据线连接,所述漏极与所述像素电极连接。
4.根据权利要求3所述的显示面板,其特征在于,所述栅线、所述栅极与所述公共电极线同层设置,所述数据线与所述栅线不同层设置。
5.根据权利要求4所述的显示面板,其特征在于,所述公共电极线与所述公共电极位于不同层,处于相邻两行的至少两个所述子像素单元所对应的所述公共电极彼此连接,其中,在具有所述公共电极线的所述子像素单元上设置有由所述公共电极贯穿至所述公共电极线的公共电极过孔,所述公共电极通过所述公共电极过孔与所述公共电极线连接。
6.根据权利要求5所述的显示面板,其特征在于,所述公共电极与所述像素电极之间还设置有保护层,所述公共电极位于所述保护层靠近所述衬底基板的一侧,所述公共电极过孔至少贯穿所述栅绝缘层。
7.根据权利要求1所述的显示面板,其特征在于,从垂直于所述显示面板的方向观察,沿所述纵向,所述栅线与所述公共电极线依次按照栅线、公共电极线、栅线的顺序周期排布。
8.一种显示装置,包括权利要求1至7中任一项所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210508643.1A CN114994992B (zh) | 2022-05-11 | 2022-05-11 | 显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210508643.1A CN114994992B (zh) | 2022-05-11 | 2022-05-11 | 显示面板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114994992A CN114994992A (zh) | 2022-09-02 |
CN114994992B true CN114994992B (zh) | 2023-10-20 |
Family
ID=83025010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210508643.1A Active CN114994992B (zh) | 2022-05-11 | 2022-05-11 | 显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114994992B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101825816A (zh) * | 2009-03-06 | 2010-09-08 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
CN206684444U (zh) * | 2017-03-03 | 2017-11-28 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
CN110764329A (zh) * | 2019-10-31 | 2020-02-07 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、液晶显示面板、显示装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106707648B (zh) * | 2017-02-21 | 2019-12-03 | 京东方科技集团股份有限公司 | 一种显示基板、显示装置及其驱动方法 |
US11073734B2 (en) * | 2017-05-04 | 2021-07-27 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Array substrate and method of manufacturing the same, display panel and display device |
-
2022
- 2022-05-11 CN CN202210508643.1A patent/CN114994992B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101825816A (zh) * | 2009-03-06 | 2010-09-08 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
CN206684444U (zh) * | 2017-03-03 | 2017-11-28 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
CN110764329A (zh) * | 2019-10-31 | 2020-02-07 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、液晶显示面板、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN114994992A (zh) | 2022-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3901902B2 (ja) | 液晶表示装置 | |
US7221425B2 (en) | Substrate for a display device, liquid crystal display device comprising overlapping connecting lines of the scan lines and method of manufacturing the same | |
CN100495177C (zh) | 一种tft lcd阵列基板器件结构及其制造方法 | |
CN110581144B (zh) | 薄膜晶体管组件、阵列基板和显示面板 | |
KR102374749B1 (ko) | 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법 | |
US20100245735A1 (en) | Array substrate and manufacturing method thereof | |
KR102090993B1 (ko) | 표시 장치 | |
US11864432B2 (en) | Display substrate, display panel and display apparatus | |
CN101750814A (zh) | 液晶显示设备及其制造方法 | |
US10910411B2 (en) | Array substrate, manufacturing method thereof and display panel | |
KR20060090877A (ko) | 표시장치용 박막트랜지스터 기판과 그 제조방법 | |
KR20160001821A (ko) | 이중 광 차단층을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판 | |
US7148545B2 (en) | Semiconductor device with isolated storage capacitor and its manufacturing method | |
JPH0431376B2 (zh) | ||
CN114994992B (zh) | 显示面板及显示装置 | |
US20240047470A1 (en) | Array substrate and display panel | |
US10620501B2 (en) | Active matrix substrate, method for producing active matrix substrate, and liquid crystal display device | |
KR100905015B1 (ko) | 끝선이 밝게 빛나는 현상을 제거한 액정표시장치 | |
KR100397672B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
KR100551436B1 (ko) | 박막 트랜지스터 액정표시장치 및 그의 제조방법 | |
JP3901925B2 (ja) | アクティブマトリクス型の液晶表示装置 | |
KR100502800B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
KR20060061003A (ko) | 액정표시장치 | |
KR20120002884A (ko) | 어레이 기판 및 이를 포함하는 액정표시장치 | |
KR20020028007A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |