CN102148196B - Tft-lcd阵列基板及其制造方法 - Google Patents

Tft-lcd阵列基板及其制造方法 Download PDF

Info

Publication number
CN102148196B
CN102148196B CN2011100202480A CN201110020248A CN102148196B CN 102148196 B CN102148196 B CN 102148196B CN 2011100202480 A CN2011100202480 A CN 2011100202480A CN 201110020248 A CN201110020248 A CN 201110020248A CN 102148196 B CN102148196 B CN 102148196B
Authority
CN
China
Prior art keywords
exposure area
photoresist
array base
base palte
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011100202480A
Other languages
English (en)
Other versions
CN102148196A (zh
Inventor
宋泳锡
崔承镇
刘圣烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2011100202480A priority Critical patent/CN102148196B/zh
Publication of CN102148196A publication Critical patent/CN102148196A/zh
Application granted granted Critical
Publication of CN102148196B publication Critical patent/CN102148196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种TFT-LCD阵列基板的制造方法，其包括：在透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括源电极、漏电极、数据线和像素电极的图形；沉积半导体薄膜，对既定区域进行构图，形成包括掺杂半导体层、TFT沟道和半导体层的图形；沉积绝缘薄膜和第二金属薄膜、对既定区域进行构图，形成包括PAD区域数据线连接孔、栅线、栅电极以及公共电极线的图形；沉积第二透明导电薄膜，对既定区域进行构图，形成包括公共电极的图形。本发明通过四次构图工艺制造了TFT-LCD阵列基板，相比现有技术，减少了工艺数，极大地节省了成本，提高了市场竞争力。

Description

TFT-LCD阵列基板及其制造方法
技术领域
本发明涉及液晶显示技术，尤其涉及一种TFT-LCD阵列基板及其制造方法。
背景技术
薄膜晶体管液晶显示装置(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)是一种主要的平板显示装置(Flat Panel Display，简称为FPD)。
根据驱动液晶的电场方向，TFT-LCD分为垂直电场型和水平电场型。其中，垂直电场型TFT-LCD需要在阵列基板形成像素电极，在彩膜基板形成公共电极；然而水平电场型TFT-LCD需要在阵列基板同时形成像素电极和公共电极。因此，制作水平电场型TFT-LCD的阵列基板时，需要额外增加一次形成公共电极的掩模工艺。垂直电场型TFT-LCD包括：扭曲向列(TwistNematic，简称为TN)型TFT-LCD；水平电场型TFT-LCD包括：边缘场切换开关型(Fringe Field Switching，简称FFS)、高级超维场开关型(Advanced-Super Dimensional Switching；简称：AD-SDS)和共平面切换(In-Plane Switching，简称为IPS)型TFT-LCD。水平电场型TFT-LCD，尤其是FFS或AD-SDS型TFT-LCD具有广视角、开口率高等优点，广泛应用于液晶显示器领域。AD-SDS通过同一平面内像素电极边缘所产生的平行电场以及像素电极层与公共电极层间产生的纵向电场形成多维空间复合电场，使液晶盒内像素电极间、电极正上方以及液晶盒上方所有取向液晶分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD画面品质，具有高透过率、宽视角、高开口率、低色差、低响应时间、无挤压水波纹(push Mura)波纹等优点。
图1为现有的FFS或AD-SDS型TFT-LCD阵列基板的平面示意图。如图1所示，阵列基板(Array Substrate)包括：栅线1、数据线2、薄膜晶体管(Thin Firm Transistor，简称为TFT)3、像素电极4、公共电极50以及公共电极线5。栅线1横向设置在透明基板上，数据线2纵向设置在透明基板之上，栅线1与数据线2的交叉处设置有TFT3。TFT3为有源开关元件。像素电极4为狭缝电极。公共电极50位于像素电极4的下方，且大部分重叠，公共电极50与像素电极形成用于驱动液晶的电场。公共电极线5与公共电极50连接。值得一提的是，图1中，附图标记“50”所指并非是长条状的狭缝，而是狭缝的下方的板状公共电极。
图2A-2C为现有的FFS或AD-SDS型TFT-LCD阵列基板的剖面图。其中，图2A为图1的A-A向剖面图，示出了阵列基板像素部分的剖面结构。如图2A所示，阵列基板具体还包括：透明基板11、公共电极50、栅电极12、栅绝缘层13、半导体层14、掺杂半导体层15、源电极16、漏电极17、钝化层18。栅电极12与栅线1一体成型，源电极16与数据线2一体成型，漏电极17与像素电极4一般通过钝化层过孔180(via hole)连接。当栅线1中输入导通信号时，有源层(半导体层14和掺杂半导体层15)导电，数据线2的数据信号可从源电极16经TFT沟道(channel)19到达漏电极17，最终输入至像素电极4。像素电极4得到信号后与板状的公共电极50形成用于驱动液晶转动的电场。
图2B为现有的FFS或AD-SDS型TFT-LCD阵列基板的PAD区域的数据线的剖面图；图2C为现有的FFS或AD-SDS型TFT-LCD阵列基板的PAD区域的栅线的剖面图。PAD区域即为压接区域，是将栅线、数据线及公共电极线等信号线与外部的驱动电路板的引线压接的区域。PAD区域位于阵列基板的4个边中的其中一个或相邻的两个边上。为了将引线和信号线电连接，PAD区域的信号线上方必须没有绝缘层覆盖。从图2B及2C中可以看出，PAD区域的数据线2和栅线1上方皆开设有连接孔181、182，附图标记700所指的结构是通过刻蚀透明导电薄膜形成像素电极时同时形成的透明导电层，可导电，图2B中的附图标记300和400是刻蚀掺杂半导体薄膜和半导体薄膜时形成的结构，不影响数据线2的通信。如此可以将外部引线直接焊接在图2B及2C的透明导电层700上，实现阵列基板与驱动电路板的连接。同理，公共电极线上方也同样开设有连接孔，用于与外部的引线连接，其结构与图2C大体相同，图略。
目前，FFS或AD-SDS型TFT-LCD阵列基板是通过多次构图工艺形成结构图形来完成，每一次构图工艺中又分别包括掩膜曝光、显影、刻蚀和剥离等工艺，其中刻蚀工艺包括干法刻蚀和湿法刻蚀，所以构图工艺的次数可以衡量制造TFT-LCD阵列基板的繁简程度，减少构图工艺的次数就意味着制造成本的降低。现有技术的六次构图工艺包括：公共电极构图、栅线和栅电极构图、有源层构图、源电极/漏电极构图、过孔构图和像素电极构图。
现有技术中公开有大量的，通过减少构图工艺次数来降低制造成本，并通过工艺的简化来提高生产效率的技术文献。其中，较为领先的技术为：通过五次构图工艺制造FFS或AD-SDS型TFT-LCD阵列基板的方法。该方法包括：
步骤1、沉积第一透明导电薄膜，通过普通掩膜板(mask)形成板状的公共电极的图形；
步骤2、沉积第一金属薄膜，用普通掩膜板形成栅线、栅电极及公共电极线的图形；
步骤3、依次沉积第一绝缘薄膜、半导体薄膜、掺杂半导体薄膜和第二金属薄膜，用双调掩膜板(dual tone mask)形成有源层(半导体层和掺杂半导体层)、TFT沟道、源电极、漏电极和数据线的图形；
步骤4、沉积第二绝缘薄膜，用第二双调掩膜板形成过孔的图形，在PAD区域的栅线区域、PAD区域的数据线区域及PAD区域的公共电极线区域形成连接孔的图形；
步骤5、沉积第二透明导电薄膜，通过普通掩膜板(mask)形成具有狭缝的像素电极的图形。
这种传统的FFS或AD-SDS型TFT-LCD阵列基板的制造方法存在如下缺陷：
1、需要5次构图工艺，成本较高，市场竞争力低下；
2、上述步骤3中，为了形成TFT沟道、源电极及漏电极，需要对整个基板进行两次刻蚀，一般采用湿法刻蚀进行，即将基板浸泡于刻蚀液中，去掉没有被光刻胶所覆盖且可被该刻蚀液侵蚀的部分。TFT沟道被湿法刻蚀时，需要严格控制刻蚀参数，通常用控制刻蚀时间的方法进行。但是由于工艺误差存在，经常会发生TFT沟道被过度刻蚀(Over Etch)。对于阵列基板具有重大意义的TFT沟道，这种过度刻蚀会产生不可忽视的缺陷，会引起TFT沟道变宽或直接破坏TFT沟道，对液晶显示器的整体性能及产品合格率产生极大的负面影响。
发明内容
本发明提供一种TFT-LCD阵列基板的制造方法，通过四次构图工艺制造阵列基板，以实现降低成本的目的。
本发明提供一种TFT-LCD阵列基板的制造方法，还解决了现有技术中，TFT沟道过刻蚀问题。
本发明提供一种TFT-LCD阵列基板的制造方法，通过三次构图工艺完成阵列基板的制造，更加节省了成本。
本发明提供一种TFT-LCD阵列基板的制造方法，其包括：
步骤1：在透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括源电极、漏电极、数据线和像素电极的图形；
步骤2：沉积半导体薄膜，对既定区域进行构图，形成包括掺杂半导体层、TFT沟道和半导体层的图形；
步骤3：沉积绝缘薄膜和第二金属薄膜、对既定区域进行构图，形成包括PAD区域数据线连接孔、栅线、栅电极以及公共电极线的图形；
步骤4、沉积第二透明导电薄膜，对既定区域进行构图，形成包括公共电极的图形。
本发明提供另一种TFT-LCD阵列基板的制造方法，其包括：
步骤1：在透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括源电极、漏电极、数据线和像素电极的图形；
步骤2：沉积半导体薄膜，对既定区域进行构图，形成包括掺杂半导体层、TFT沟道和半导体层的图形；
步骤3’：沉积绝缘薄膜和第二金属薄膜、对既定区域进行构图，，然后沉积第二透明导电薄膜，进行离地剥离工艺及刻蚀工艺，形成PAD区域数据线连接孔、栅线、栅电极以及公共电极线的图形。
本发明提供另一种TFT-LCD阵列基板的制造方法，其包括：
步骤100：在透明基板上依次沉积半导体薄膜及掺杂半导体薄膜，或绝缘薄膜、半导体薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括半导体层的图形；
步骤200：沉积第一透明导电薄膜及第一金属薄膜，对既定区域进行构图，形成包括源电极、漏电极、掺杂半导体层、TFT沟道、数据线和像素电极的图形；
步骤300：沉积绝缘薄膜、对既定区域进行构图，形成包括PAD区域数据线连接孔的图形；
步骤400、沉积第二透明导电薄膜及第二金属薄膜，对既定区域进行构图，形成包括栅线、栅电极和公共电极的图形。
本发明的TFT-LCD阵列基板的制造方法，通过四次构图工艺制造了TFT-LCD阵列基板，相比现有技术，减少了工艺数，极大地节省了成本，提高了市场竞争力。
本发明提供一种TFT-LCD阵列基板，包括限定了像素区域的栅线和数据线，像素区域内形成有薄膜晶体管以及公共电极和像素电极，像素电极上方对应区域部分形成有公共电极；薄膜晶体管的结构从下往上依次为源漏电极、掺杂半导体层、半导体层、绝缘层和栅电极；其中漏电极与像素电极的上表面接触，绝缘层同时设置于像素电极和公共电极之间。
本发明提供另一种TFT-LCD阵列基板，包括限定了像素区域的栅线和数据线，像素区域内形成有薄膜晶体管以及公共电极和像素电极，像素电极上方对应区域部分形成有公共电极；薄膜晶体管的结构从下往上依次为源漏电极、掺杂半导体层、半导体层、绝缘层和栅电极；其中漏电极与像素电极的上表面接触，绝缘层同时设置于像素电极和公共电极之间，公共电极和栅极在一次构图工艺中形成。
本发明提供再一种TFT-LCD阵列基板，包括限定了像素区域的栅线和数据线，像素区域内形成有薄膜晶体管以及公共电极和像素电极，像素电极上方对应区域部分形成有公共电极；薄膜晶体管的结构从下往上依次为半导体层、掺杂半导体层、源漏电极、绝缘层和栅电极；其中漏电极与像素电极的上表面接触，绝缘层同时设置于像素电极和公共电极之间。
附图说明
图1为现有的FFS或AD-SDS型TFT-LCD阵列基板的平面示意图；
图2A-2C为现有的FFS或AD-SDS型TFT-LCD阵列基板的剖面图，其中，图2A为图1的A-A向剖面图，显示了像素区域的剖面图，图2B为现有的FFS或AD-SDS型TFT-LCD阵列基板的PAD区域的数据线的剖面图；图2C为现有的FFS或AD-SDS型TFT-LCD阵列基板的PAD区域的栅线的剖面图；
图3为本发明TFT-LCD阵列基板的实施例1的流程图；
图4A-图4C为在透明基板上沉积了第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜后的剖面图，其中图3A所示为像素区域的截面图，图3B所示为PAD区域的栅线的截面图，图3C所示为PAD区域的数据线的截面图；
图5A-图5C为在图4A-图4C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；
图6A-图6C为对图5A-图5C的结构进行了刻蚀工艺后的剖面图；
图7A-图7C为对图6A-图6C的光刻胶进行了灰化工艺后的剖面图；
图8A-图8C为对图7A-图7C的结构进行了刻蚀工艺后的剖面图；
图9A-图9C为剥离图8A-图8C的光刻胶后的剖面图；
图10A-图10C为在图9A-图9C的结构上沉积了半导体薄膜后的剖面图；
图11A-图11C为对图10A-图10C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；
图12A-图12C为对图11A-图11C的结构进行了刻蚀工艺后的剖面图；
图13A-图13C为剥离图12A-图12C的光刻胶后的剖面图；
图14A-图14C为对图13A-图13C的结构沉积了绝缘薄膜和第二金属薄膜后的剖面图；
图15A-图15C为在图14A-图14C的结构上涂覆了光刻胶并进行了曝光和显影处理后的剖面图；
图16A-图16C为在图15A-图15C的结构上进行了刻蚀工艺后的剖面图；
图17A-图17C为对图16A-图16C的光刻胶进行了灰化工艺后的剖面图；
图18A-图18C对图17A-图17C的光刻胶进行了刻蚀工艺后的剖面图；
图19A-图19C为剥离图18A-图18C的光刻胶后的剖面图；
图20A-图20C为对图19A-图19C的结构上沉积了第二透明导电薄膜后的剖面图；
图21A-图21C为在图20A-图20C的结构上涂覆了光刻胶并进行了曝光和显影处理后的剖面图；
图22A-图22C为在图21A-图21C的结构进行了刻蚀工艺后的剖面图；
图23A-图23C为剥离图22A-图22C的光刻胶后的剖面图；
图24为本发明TFT-LCD阵列基板的制造方法的实施例2的流程图；
图25A-图25C为对图13A-图13C的结构上沉积了绝缘薄膜及第二金属薄膜后的剖面图；
图26A-图26C为在图25A-图25C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；
图27A-图27C为对图26A-图26C的结构进行了刻蚀工艺后的剖面图；
图28A-图28C为对图27A-图27C的光刻胶进行了灰化工艺后的剖面图；
图29A-图29C为对图28A-图28C的结构进行了刻蚀工艺后的剖面图；
图30A-图30C为对图29A-图29C的结构进行了灰化工艺后的剖面图；
图31A-图31C为在图30A-图30C的结构上沉积了第二透明导电薄膜后的剖面图；
图32A-图32C为在图31A-图31C的结构上进行了离地剥离工艺后的剖面图；
图33A-图33C为对图32A-图32C的结构进行了刻蚀工艺后的剖面图；
图34为本发明TFT-LCD阵列基板的制造方法的实施例3的流程图；
图35A-图35C为在透明基板上沉积了半导体薄膜及掺杂半导体薄膜后的剖面图，其中图3A所示为像素区域的截面图，图3B所示为PAD区域的栅线的截面图，图3C所示为PAD区域的数据线的截面图；
图36A-图36C为在图35A-图35C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；
图37A-图37C为对图36A-图36C的结构进行了刻蚀工艺后的剖面图；
图38A-图38C为剥离图37A-图37C的光刻胶后的剖面图；
图39A-图39C为在图38A-图38C的结构上沉积了第一透明导电薄膜及第一金属薄膜后的剖面图；
图40A-图40C为对图39A-图39C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；
图41A-图41C为对图40A-图40C的结构进行了刻蚀工艺后的剖面图；
图42A-图42C为对图41A-图41C的光刻胶进行了灰化工艺后的剖面图；
图43A-图43C对图42A-图42C的第一金属薄膜进行了刻蚀工艺后的剖面图；
图44A-图44C对图43A-图43C的掺杂半导体薄膜进行了刻蚀工艺后的剖面图；
图45A-图45C为剥离图44A-图44C的光刻胶后的剖面图；
图46A-图46C为对图45A-图45C的结构上沉积了绝缘薄膜后的剖面图；
图47A-图47C为在图46A-图46C的结构上涂覆了光刻胶并进行了曝光和显影处理后的剖面图；
图48A-图48C为在图47A-图47C的结构进行了刻蚀工艺后的剖面图；
图49A-图49C为剥离图48A-图48C的光刻胶后的剖面图；
图50A-图50C为在图49A-图49C的结构上沉积了第二透明导电薄膜和第二金属薄膜后的剖面图；
图51A-图51C为对图50A-图50C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；
图52A-图52C为对图50A-图50C的结构进行了刻蚀工艺后的剖面图；
图53A-图53C为对图52A-图52C的光刻胶进行了灰化工艺后的剖面图；
图54A-图54C对图53A-图53C的结构进行了刻蚀工艺后的剖面图；
图55A-图55C为剥离图54A-图54C的光刻胶后的剖面图。
附图标记：
1-栅线；              2-数据线；                3-TFT；
4-像素电极；          5-公共电极线；            11-透明基板；
12-栅电极层；         13-栅绝缘层；             14-半导体层；
15-掺杂半导体层；     16-源电极；               17-漏电极；
18-钝化层；           19-钝化层过孔；           49-狭缝；
50-公共电极；         181-PAD区域数据线连接孔； 182-PAD区域栅线连接孔；
100-第一透明导电薄膜；200-第一金属薄膜；        300-半导体薄膜；
40-掺杂半导体薄膜；   500-绝缘薄膜；            600-第二金属薄膜；
700-第二透明导电薄膜；800-绝缘薄膜。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明实施例以FFS或AD-SDS型TFT-LCD阵列基板举例说明。
实施例1：
图3为本发明TFT-LCD阵列基板的制造方法的实施例1的流程图。如图3所示，本发明TFT-LCD阵列基板的制造方法，包括：
步骤1：在透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括源电极、漏电极、数据线和像素电极的图形；
步骤2：沉积半导体薄膜，对既定区域进行构图，形成包括掺杂半导体层、TFT沟道和半导体层的图形；
步骤3：沉积绝缘薄膜和第二金属薄膜、对既定区域进行构图，形成包括PAD区域数据线连接孔、栅线、栅电极以及公共电极线的图形；
步骤4、沉积第二透明导电薄膜，对既定区域进行构图，形成包括公共电极的图形。
本发明的TFT-LCD阵列基板的制造方法，通过四次构图工艺制造了FFS或AD-SDS型TFT-LCD阵列基板，相比现有技术，减少了工艺数，极大地节省了成本，提高了市场竞争力。
下面结合图4A-图23C详细说明本发明TFT-LCD阵列基板实施例1的制造方法。
首先根据图4A-图9C详细说明本发明TFT-LCD阵列基板的制造方法的实施例1的第一构图工艺。图4A-图4C为在透明基板上沉积了第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜后的剖面图，其中图4A所示为像素区域的截面图，图4B所示为PAD区域的栅线的截面图，图4C所示为PAD区域的数据线的截面图；图5A-图5C为在图4A-图4C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；图6A-图6C为对图5A-图5C的结构进行了刻蚀工艺后的剖面图；图7A-图7C为对图6A-图6C的光刻胶进行了灰化工艺后的剖面图；图8A-图8C为对图7A-图7C的结构进行了刻蚀工艺后的剖面图；图9A-图9C为剥离图8A-图8C的光刻胶后的剖面图。
如图4A-图9C所示，本发明TFT-LCD阵列基板的制造方法的实施例1的第一构图工艺包括如下步骤：
步骤11：在所述透明基板11上依次沉积第一透明导电薄膜100、第一金属薄膜200及掺杂半导体薄膜400，如图4A-图4C；具体为，采用等离子增强化学气相沉积(PECVD)、磁控溅射、热蒸发或其它成膜方法，在透明基板11(如玻璃基板或石英基板)上依次沉积第一透明导电薄膜100、第一金属薄膜200及掺杂半导体薄膜400；第一透明导电薄膜100可以为ITO、IZO等，第一金属薄膜200可以是钼、铝、铝钕合金、钨、铬、铜等金属形成的单层薄膜，也可以是以上金属多层沉积形成的多层薄膜。
步骤12：在图4A-图4C的结构的掺杂半导体薄膜400上涂敷光刻胶1000，通过预制的掩膜板对所述光刻胶进行曝光及显影处理。此步骤中采用的掩膜板为双色调掩膜板(例如半色调掩膜板或灰色调掩膜板)，双色调掩膜板根据光的透过程度或强度，可分为完全漏光区域、部分漏光区域及不漏光区域。通过此掩膜板进行曝光处理后，光刻胶100形成不曝光区域、部分曝光区域及完全曝光区域，然后经显影处理，完全曝光区域的光刻胶被药剂洗去；部分曝光区域的光刻胶中，上层被曝光而洗去，留下下层光刻胶；不曝光区域保持不变。本步骤的光刻胶1000中，其不曝光区域对应阵列基板的数据线2(参阅图1)、源电极及漏电极的区域，所述部分曝光区域对应所述阵列基板的像素电极4(参阅图1)的区域，所述完全曝光区域对应所述阵列基板的其余区域，如图5A-图5C。
步骤13：对图5A-图5C的结构进行刻蚀工艺，去掉所述完全曝光区域的掺杂半导体薄膜400、第一金属薄膜200和第一透明导电薄膜100，形成包括数据线2及像素电极4的图形。本步骤的刻蚀工艺，实际上包括三步刻蚀，第一步是采用掺杂半导体材料的刻蚀液，对掺杂半导体薄膜400进行刻蚀，第二步是采用金属材料刻蚀液(例如磷酸和硝酸的混合物)对第一金属薄膜200进行刻蚀，得到了数据线2的图形，第三步是用ITO或IZO的刻蚀液，去掉第一透明导电薄膜100，形成了像素电极4的图形，如图6A-图6C。实际生产中，刻蚀大面积图形采用湿法刻蚀，所谓湿法刻蚀是将被刻蚀物投入刻蚀液中，使得刻蚀液腐蚀掉暴露出的被刻蚀物。金属材料刻蚀液仅能刻蚀掉金属材料，即第一金属薄膜。被光刻胶覆盖的区域，也就是部分曝光区域及不曝光区域的薄膜，由于有光刻胶保护没有被腐蚀，仅是完全曝光区域的薄膜，由于直接与刻蚀液接触被腐蚀掉，残留的薄膜形成所要的图形。
步骤14：对图6A-图6C的光刻胶100进行灰化工艺，暴露出所述部分曝光区域的掺杂半导体薄膜400，如图7A-图7C。灰化工艺的作用为去掉一定厚度的光刻胶。此步骤中，去掉的光刻胶厚度与步骤12中光刻胶部分曝光区域的厚度相同，即灰化工艺后，光刻胶仅在不曝光区域有保留，其他区域无光刻胶剩余。
步骤15：对图7A-图7C的结构进行刻蚀工艺，去掉部分曝光区域的掺杂半导体薄膜400和第一金属薄膜200，形成包括源电极16及漏电极17的图形，如图图8A-图8C。此步骤的刻蚀工艺包括两步刻蚀，先刻蚀掺杂半导体薄膜400，然后刻蚀第一金属薄膜200，形成了源电极16和漏电极17，并且暴露出了像素电极4。
步骤16：剥离图8A-图8C中剩余光刻胶1000，如图9A-图9C。
下面根据图10A-图13C详细说明本发明TFT-LCD阵列基板的制造方法实施例1的第二构图工艺。图10A-图10C为在图9A-图9C的结构上沉积了半导体薄膜后的剖面图；图11A-图11C为对图10A-图10C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；图12A-图12C为对图11A-图11C的结构进行了刻蚀工艺后的剖面图；图13A-图13C为剥离图12A-图12C的光刻胶后的剖面图。
如图10A-图13C所示，本发明TFT-LCD阵列基板的制造方法的实施例1的第二构图工艺包括如下步骤：
步骤21：在图9A-图9C的结构上，沉积半导体薄膜300，如图10A-图10C。
步骤22：在图10A-图10C的半导体薄膜300上涂覆光刻胶2000，通过预制的掩膜板对所述光刻胶进行曝光和显影处理，使得所述光刻胶2000包括完全曝光区域及不曝光区域，其中所述不曝光区域对应所述阵列基板的半导体层14(参阅图2)的区域，所述完全曝光区域对应其余区域，如图11A-图11C。本步骤采用的掩膜板为普通掩膜板，具有完全漏光的区域和不漏光的区域。
步骤23：对图11A-图11C进行刻蚀工艺，去掉所述完全曝光区域的半导体薄膜300，形成了半导体层14和掺杂半导体层15，如图12A-图12C。本步骤中，TFT沟道自然形成，无需刻蚀。因此，可以避免如现有技术中，刻蚀掺杂半导体薄膜形成TFT沟道时会产生过刻蚀的缺陷的问题。
步骤24：剥离图12A-图12C剩余的光刻胶2000，如图13A-图13C。
下面根据图14A-图19C详细说明本发明TFT-LCD阵列基板的制造方法的实施例1的第三构图工艺。图14A-图14C为对图13A-图13C的结构沉积了绝缘薄膜和第二金属薄膜后的剖面图；图15A-图15C为在图14A-图14C的结构上涂覆了光刻胶并进行了曝光和显影处理后的剖面图；图16A-图16C为在图15A-图15C的结构上进行了刻蚀工艺后的剖面图；图17A-图17C为对图16A-图16C的光刻胶进行了灰化工艺后的剖面图；图18A-图18C对图17A-图17C的光刻胶进行了刻蚀工艺后的剖面图；图19A-图19C为剥离图18A-图18C的光刻胶后的剖面图。
如图14A-图19C所示，本发明TFT-LCD阵列基板的制造方法的实施例1的第三构图工艺包括如下步骤：
步骤31：在图13A-图13C的结构上，沉积绝缘薄膜500和第二金属薄膜600，如图14A-图14C；
步骤32：在图14A-图14C中的第二金属薄膜上涂覆光刻胶3000，通过预制的掩膜板对光刻胶300进行曝光和显影处理，使得所述光刻胶300包括不曝光区域、部分曝光区域及完全曝光区域，其中所述不曝光区域对应阵列基板的栅电极12、栅线1及公共电极线5的区域，所述完全曝光区域对应所述阵列基板的PAD区域的数据线2的区域，所述部分曝光区域对应所述阵列基板的其余区域，如图15A-图15C。
步骤33：对15A-图15C的结构进行刻蚀工艺，去掉完全曝光区域的第二金属薄膜600和绝缘薄膜500进行刻蚀，形成包括PAD区域数据线连接孔及栅绝缘层13的图形，如图16A-图16C。
步骤34：对图16A-图16C的光刻胶3000进行灰化工艺，暴露出所述部分曝光区域的所述第二金属薄膜600，如图17A-图17C。
步骤35：对图17A-图17C的结构进行刻蚀工艺，去掉所述部分曝光区域的第二金属薄膜600，形成包括公共电极线5(参阅图1)、栅电极12及栅线1的图形，如图18A-图18C。
步骤36：剥离图18A-图18的剩余光刻胶3000，图19A-图19C。
下面根据图20A-图23C详细说明本发明TFT-LCD阵列基板的制造方法的实施例1的第四构图工艺。图20A-图20C为对图19A-图19C的结构上沉积了第二透明导电薄膜后的剖面图；图21A-图21C为在图20A-图20C的结构上涂覆了光刻胶并进行了曝光和显影处理后的剖面图；图22A-图22C为在图21A-图21C的结构进行了刻蚀工艺后的剖面图；图23A-图23C为剥离图22A-图22C的光刻胶后的剖面图。
如图20A-图23C所示，本发明TFT-LCD阵列基板的制造方法的实施例1的第四构图工艺包括如下步骤：
步骤41：在图19A-图19C的结构上，沉积第二透明导电薄膜700，如图20A-图20C。
步骤42：在图20A-图20C的第二透明导电薄膜700上涂覆光刻胶4000，通过预制的掩膜板对光刻胶4000进行曝光和显影处理，使得所述光刻胶4000包括完全曝光区域及不曝光区域，其中所述不曝光区域对应所述阵列基板的公共电极50(参阅图1)、PAD区域的数据线2以及PAD区域的栅线1的区域，所述完全曝光区域对应其余区域，如图21A-图21C。
步骤44：对图21A-图21C的结构进行刻蚀工艺，去掉所述完全曝光区域的所述第二透明导电薄膜700，形成包括公共电极50的图形，如图22A-图22C。
步骤45：剥离图22A-图22C的剩余光刻胶4000，如图23A-图23C。
本发明TFT-LCD阵列基板的制造方法的实施例1，不仅相比现有的五次构图工艺，少了一次构图，还采用了先构图掺杂半导体层，然后构图半导体层的方法，避免了TFT沟道被过刻蚀，保障了液晶显示器的生产品质。图23A-图23C示出了本发明实施例1制造的TFT-LCD阵列基板结构，包括限定了像素区域的栅线和数据线，像素区域内形成有薄膜晶体管以及公共电极和像素电极，像素电极上方对应区域部分形成有公共电极；薄膜晶体管的结构从下往上依次为源漏电极、掺杂半导体层、半导体层、绝缘层和栅电极；其中漏电极与像素电极的上表面接触，绝缘层同时设置于像素电极和公共电极之间。
实施例2：
图24为本发明TFT-LCD阵列基板的制造方法的实施例2的流程图。如图24所示，本发明TFT-LCD阵列基板的制造方法，包括：
步骤1：在透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括源电极、漏电极、数据线和像素电极的图形；
步骤2：沉积半导体薄膜，对既定区域进行构图，形成包括掺杂半导体层、TFT沟道和半导体层的图形；
步骤3’：沉积绝缘薄膜和第二金属薄膜、对既定区域进行构图，然后沉积第二透明导电薄膜，进行离地剥离工艺及刻蚀工艺，形成PAD区域数据线连接孔、栅线、栅电极以及公共电极线的图形。
本实施例的TFT-LCD阵列基板的制造方法，通过三次构图工艺制造了TFT-LCD阵列基板，相比实施例1，进一步减少了工艺数，极大地节省了成本，提高了市场竞争力。
下面结合图25A-图33C详细说明本发明TFT-LCD阵列基板实施例2的制造方法。由于实施例2的第一构图工艺和第二构图工艺与实施例1相同，因此不再赘述。
根据图25A-图33C详细说明本发明TFT-LCD阵列基板的制造方法的实施例2的第三构图工艺。图25A-图25C为对图13A-图13C的结构上沉积了绝缘薄膜及第二金属薄膜后的剖面图；图26A-图26C为在图25A-图25C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；图27A-图27C为对图26A-图26C的结构进行了刻蚀工艺后的剖面图；图28A-图28C为对图27A-图27C的光刻胶进行了灰化工艺后的剖面图；图29A-图29C为对图28A-图28C的结构进行了刻蚀工艺后的剖面图；图30A-图30C为对图29A-图29C的结构进行了灰化工艺后的剖面图；图31A-图31C为在图30A-图30C的结构上沉积了第二透明导电薄膜后的剖面图；图32A-图32C为在图31A-图31C的结构上进行了离地剥离工艺后的剖面图；图33A-图33C为对图32A-图32C的结构进行了刻蚀工艺后的剖面图。
如图25A-图33C所示，本发明TFT-LCD阵列基板的制造方法实施例2的第三构图工艺包括如下步骤：
步骤31’：在图13A-图13C得到的结构上依次沉积绝缘薄膜500及第二金属薄膜600，如图25A-图25C。
步骤32’：在图25A-图25C的第二金属薄膜600上涂敷光刻胶3000’，通过预制的掩膜板对所述光刻胶3000’进行曝光及显影处理，使得所述光刻胶3000’包括不曝光区域、大部分曝光区域、小部分曝光区域及完全曝光区域，其中所述完全曝光区域对应阵列基板的PAD区域的数据线2的区域，所述大部分曝光区域对应所述阵列基板的公共电极50的区域，所述小部分曝光区域对应所述阵列基板的栅线1、栅电极12的区域，所述不曝光区域对应所述阵列基板的其余区域，如图26A-图26C。本步骤中采用的掩膜板为三色调掩膜板，具有完全漏光区域、大部分漏光区域、小部分漏光区域及不漏光区域，这4个区域是漏光的强度或程度来划分的。
步骤33’：对图26A-图26C的结构进行刻蚀工艺，去掉所述完全曝光区域的绝缘薄膜500及第二金属薄膜600，形成包括PAD区域数据线连接孔及栅绝缘层13的图形，如图27A-图27C。本步骤中，分两步刻蚀，先刻蚀掉第二金属薄膜600，然后在刻蚀绝缘薄膜500。
步骤34’：对图27A-图27C的光刻胶3000’进行灰化工艺，暴露出所述大部分曝光区域的第二金属薄膜600，如图28A-图28C。
步骤35’：对图28A-图28C的结构进行刻蚀工艺，去掉所述小部分曝光区域的第二金属薄膜600，如图29A-图29C。
步骤36’：对图29A-图29C的光刻胶3000’进行灰化工艺，暴露出所述小部分曝光区域的第二金属薄膜600，如图30A-图30C。
步骤37’：在图30A-图30C的结构上沉积第二透明导电薄膜700，如图31A-图31C。
步骤38’：对图31A-图31C的结构进行离地剥离工艺，去掉所述不曝光区域的光刻胶3000’及沉积在所述光刻胶3000’上的所述第二透明导电薄膜700，形成包括公共电极50的图形，图32A-图32C。
步骤39’：对图32A-图32C的结构进行刻蚀工艺，去掉所述不曝光区域的第二金属薄膜600，形成包括栅线1及栅电极12的图形。
本实施例的TFT-LCD阵列基板的制造方法，通过三次构图工艺制造了AD-SDS型TFT-LCD阵列基板，相比实施例1，进一步减少了工艺数，极大地节省了成本，提高了市场竞争力。图33A-图33C示出了本发明实施例2制造的另一种TFT-LCD阵列基板结构，包括限定了像素区域的栅线和数据线，像素区域内形成有薄膜晶体管以及公共电极和像素电极，像素电极上方对应区域部分形成有公共电极；薄膜晶体管的结构从下往上依次为源漏电极、掺杂半导体层、半导体层、绝缘层和栅电极；其中漏电极与像素电极的上表面接触，绝缘层同时设置于像素电极和公共电极之间，公共电极和栅极在一次构图工艺中形成。所以栅极12的上方留有第二透明导电薄膜700，公共电极50下方留有第二金属薄膜600.
实施例3
图34为本发明TFT-LCD阵列基板的制造方法的实施例3的流程图。如图34所示，本发明TFT-LCD阵列基板的制造方法，包括：
步骤100：在透明基板上依次沉积半导体薄膜及掺杂半导体薄膜，或绝缘薄膜、半导体薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括半导体层的图形；
步骤200：沉积第一透明导电薄膜及第一金属薄膜，对既定区域进行构图，形成包括源电极、漏电极、掺杂半导体层、TFT沟道、数据线和像素电极的图形；
步骤300：沉积绝缘薄膜、对既定区域进行构图，形成包括PAD区域数据线连接孔的图形；
步骤400、沉积第二透明导电薄膜及第二金属薄膜，对既定区域进行构图，形成包括栅线、栅电极和公共电极的图形。
本发明的TFT-LCD阵列基板的制造方法，通过四次构图工艺制造了FFS或AD-SDS型TFT-LCD阵列基板，相比现有技术，减少了工艺数，极大地节省了成本，提高了市场竞争力。
下面结合图35A-图55C详细说明本发明TFT-LCD阵列基板实施例3的制造方法。
首先根据图35A-图38C详细说明本发明TFT-LCD阵列基板的制造方法的实施例3的第一构图工艺。图35A-图35C为在透明基板上沉积了半导体薄膜及掺杂半导体薄膜后的剖面图，其中图35A所示为像素区域的截面图，图3B所示为PAD区域的栅线的截面图，图35C所示为PAD区域的数据线的截面图；图36A-图36C为在图35A-图35C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；图37A-图37C为对图36A-图36C的结构进行了刻蚀工艺后的剖面图；图38A-图38C为剥离图37A-图37C的光刻胶后的剖面图。
如图35A-图38C所示，本发明TFT-LCD阵列基板的制造方法实施例3的第一构图工艺包括如下步骤：
步骤1100：在所述透明基板11上依次沉积半导体薄膜300及掺杂半导体薄膜400，如图35A-图35C。
步骤1200：在图35A-图35C的掺杂半导体薄膜上涂敷光刻胶5000，通过预制的掩膜板对所述光刻胶5000进行曝光及显影处理，使得所述光刻胶包括不曝光区域完全曝光区域，其中所述不曝光区域对应阵列基板的半导体层14的区域，所述完全曝光区域对应所述阵列基板的其余区域，如图36A-图36C。
步骤1300：对图36A-图36C的结构进行刻蚀工艺，去掉所述完全曝光区域的掺杂半导体薄膜400和半导体薄膜300，形成包括半导体层14的图形，如图37A-图37C。
步骤1400：剥离图37A-图37C中剩余光刻胶5000，如图38A-图38C。
本实施例的第一次构图工艺的步骤100中，还可以首先沉积绝缘薄膜，得到半导体层下面形成绝缘层的图形。该绝缘层能够防止半导体层和背光模组之间形成寄生电容，阻碍信号传输。该绝缘薄膜优选采用不透明的材料，例如氮化硅和炭黑的混合物(制作黑矩阵的材料)等，同时能够起到黑矩阵的作用。
下面根据图39A-图45C详细说明本发明TFT-LCD阵列基板的制造方法的实施例3的第二构图工艺。图39A-图39C为在图38A-图38C的结构上沉积了第一透明导电薄膜及第一金属薄膜后的剖面图；图40A-图40C为对图39A-图39C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；图41A-图41C为对图40A-图40C的结构进行了刻蚀工艺后的剖面图；图42A-图42C为对图41A-图41C的光刻胶进行了灰化工艺后的剖面图；图43A-图43C对图42A-图42C的第一金属薄膜进行了刻蚀工艺后的剖面图；图44A-图44C对图43A-图43C的掺杂半导体薄膜进行了刻蚀工艺后的剖面图；图45A-图45C为剥离图44A-图44C的光刻胶后的剖面图。
如图39A-图45C所示，本发明TFT-LCD阵列基板的制造方法实施例3的第二构图工艺包括如下步骤：
步骤2100：在图38A-图38C得到的结构上，依次沉积第一透明导电薄膜100及第一金属薄膜200，如图39A-图39C。
步骤2200：在图39A-图39C的第一金属薄膜上涂敷光刻胶6000，通过预制的掩膜板对所述光刻胶6000进行曝光及显影处理，使得所述光刻胶6000包括不曝光区域、部分曝光区域及完全曝光区域，其中所述不曝光区域对应阵列基板的数据线2、源电极16及漏电极17的区域，所述部分曝光区域对应所述阵列基板的像素电极4的区域，所述完全曝光区域对应所述阵列基板的其余区域，如图40A-图40C。
步骤2300：对图40A-图40C的结构进行刻蚀工艺，去掉所述完全曝光区域的第一金属薄膜200和第一透明导电薄膜100，形成包括数据线2及像素电极4的图形，如图41A-图41C。
步骤2400：对图41A-图41C的光刻胶6000进行灰化工艺，暴露出所述部分曝光区域的第一金属薄膜200，如图42A-图42C。
步骤2500：对图42A-图42C的结构进行刻蚀工艺，去掉所述部分曝光区域的第一金属薄膜200和掺杂半导体薄膜400，形成包括TFT沟道19、源电极16及漏电极17的图形，如图43A-图44C。
步骤2600：剥离图44A-图44C中剩余光刻胶6000，如图45A-图45C。
下面根据图46A-图49C详细说明本发明TFT-LCD阵列基板的制造方法的实施例2的第三构图工艺。图46A-图46C为对图45A-图45C的结构上沉积了绝缘薄膜后的剖面图；图47A-图47C为在图46A-图46C的结构上涂覆了光刻胶并进行了曝光和显影处理后的剖面图；图48A-图48C为在图47A-图47C的结构进行了刻蚀工艺后的剖面图；图49A-图49C为剥离图48A-图48C的光刻胶后的剖面图。
如图46A-图49C所示，本发明TFT-LCD阵列基板的制造方法实施例3的第三构图工艺包括如下步骤：
步骤3100：在图45A-图45C得到的结构上，沉积绝缘薄膜500，如图46A-图46C。
步骤3200：在图46A-图46C的绝缘薄膜500上涂敷光刻胶7000，通过预制的掩膜板对所述光刻胶7000进行曝光及显影处理，使得所述光刻胶7000包括不曝光区域完全曝光区域，其中所述完全曝光区域对应阵列基板的PAD区域的数据线2的区域，所述不曝光区域对应所述阵列基板的其余区域，如图47A-图47C。
步骤3300：对图47A-图47C的结构进行刻蚀工艺，去掉所述完全曝光区域的绝缘薄膜500，形成包括栅绝缘层13的图形，如图48A-图48C。
步骤3400：剥离图48A-图48C中剩余光刻胶7000，如图49A-图49C。
下面根据图50A-图55C详细说明本发明TFT-LCD阵列基板的制造方法的实施例2的第四构图工艺。图50A-图50C为在图49A-图49C的结构上沉积了第二透明导电薄膜和第二金属薄膜后的剖面图；图51A-图51C为对图50A-图50C的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；图52A-图52C为对图50A-图50C的结构进行了刻蚀工艺后的剖面图；图53A-图53C为对图52A-图52C的光刻胶进行了灰化工艺后的剖面图；图54A-图54C对图53A-图53C的结构进行了刻蚀工艺后的剖面图；图55A-图55C为剥离图54A-图54C的光刻胶后的剖面图。
如图50A-图55C所示，本发明TFT-LCD阵列基板的制造方法实施例3的第三构图工艺包括如下步骤：
步骤4100：在图49A-图49C的结构上，沉积第二透明导电薄膜700和第二金属薄膜600，如图50A-图50C。
步骤4200：在图50A-图50C的第二金属薄膜600上涂覆光刻胶8000，通过预制的掩膜板对光刻胶8000进行曝光和显影处理，使得所述光刻胶包括不曝光区域、部分曝光区域及完全曝光区域，其中所述不曝光区域对应阵列基板的栅电极12、栅线1、公共电极线5及PAD区域的数据线2的区域，所述部分曝光区域对应所述阵列基板的公共电极50的区域，所述完全曝光区域对应所述阵列基板的其余区域，如图51A-图51C。
步骤4300：对图51A-图51C的结构进行刻蚀工艺，去掉完全曝光区域的第二金属薄膜600和第二透明导电薄膜700，形成包括栅线1、栅电极12、公共电极线5及公共电极50的图形，如图52A-图52C。
步骤4400：对图52A-图52C的光刻胶8000进行灰化工艺，暴露出所述部分曝光区域的所述第二金属薄膜600，如图53A-图53C。
步骤4500：对图53A-图53C的结构进行刻蚀工艺，去掉所述部分曝光区域的第二金属薄膜600，暴露出公共电极50，如图54A-图54C。
步骤4600：剥离图54A-图54C剩余光刻胶，如图55A-图55C。
根据实施例2的启示，本领域技术人员可以很容易对实施例3的步骤300和400进行合并，通过一次构图工艺制造阵列基板，进一步减少工艺数，节省成本，提高市场竞争力。图55A-图55C示出了本发明实施例3制造的再一种TFT-LCD阵列基板结构，包括限定了像素区域的栅线和数据线，像素区域内形成有薄膜晶体管以及公共电极和像素电极，像素电极上方对应区域部分形成有公共电极；薄膜晶体管的结构从下往上依次为半导体层、掺杂半导体层、源漏电极、绝缘层和栅电极；其中漏电极与像素电极的上表面接触，绝缘层同时设置于像素电极和公共电极之间。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (15)

1.一种TFT-LCD阵列基板的制造方法，其特征在于，包括：
步骤1：在透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括源电极、漏电极、数据线和像素电极的图形；
步骤2：沉积半导体薄膜，对既定区域进行构图，形成包括掺杂半导体层、TFT沟道和半导体层的图形；
步骤3：沉积绝缘薄膜和第二金属薄膜、对既定区域进行构图，形成包括PAD区域数据线连接孔、栅线、栅电极以及公共电极线的图形；
步骤4、沉积第二透明导电薄膜，对既定区域进行构图，形成包括公共电极的图形。
2.根据权利要求1所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤1具体包括：
步骤11：在所述透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜；
步骤12：在掺杂半导体薄膜上涂敷光刻胶，通过预制的掩膜板对所述光刻胶进行曝光及显影处理，使得所述光刻胶包括不曝光区域、部分曝光区域及完全曝光区域，其中所述不曝光区域对应阵列基板的数据线、源电极及漏电极的区域，所述部分曝光区域对应所述阵列基板的像素电极的区域，所述完全曝光区域对应所述阵列基板的其余区域；
步骤13：进行刻蚀工艺，去掉所述完全曝光区域的掺杂半导体薄膜、第一金属薄膜和第一透明导电薄膜，形成包括数据线及像素电极的图形；
步骤14：对所述光刻胶进行灰化工艺，暴露出所述部分曝光区域的掺杂半导体薄膜；
步骤15：进行刻蚀工艺，去掉所述部分曝光区域的掺杂半导体薄膜和第一金属薄膜，形成包括源电极及漏电极的图形；
步骤16：剥离剩余光刻胶。
3.根据权利要求1所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤2具体包括：
步骤21：在通过步骤1得到的结构上，沉积半导体薄膜；
步骤22：在所述半导体薄膜上涂覆光刻胶，通过预制的掩膜板对所述光刻胶进行曝光和显影处理，使得所述光刻胶包括完全曝光区域及不曝光区域，其中所述不曝光区域对应所述阵列基板的半导体层的区域，所述完全曝光区域对应其余区域；
步骤23：进行刻蚀工艺，去掉所述完全曝光区域的半导体薄膜；
步骤24：剥离剩余光刻胶。
4.根据权利要求1所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤3具体包括：
步骤31：在通过步骤2得到的结构上，沉积绝缘薄膜和第二金属薄膜；
步骤32：在所述第二金属薄膜上涂覆光刻胶，通过预制的掩膜板对光刻胶进行曝光和显影处理，使得所述光刻胶包括不曝光区域、部分曝光区域及完全曝光区域，其中所述不曝光区域对应阵列基板的栅电极、栅线及公共电极线的区域，所述完全曝光区域对应所述阵列基板的PAD区域的数据线的区域，所述部分曝光区域对应所述阵列基板的其余区域；
步骤33：进行刻蚀工艺，去掉完全曝光区域的第二金属薄膜和绝缘薄膜进行刻蚀，形成包括PAD区域数据线连接孔及栅绝缘层的图形；
步骤34：对光刻胶进行灰化工艺，暴露出所述部分曝光区域的所述第二金属薄膜；
步骤35：进行刻蚀工艺，去掉所述部分曝光区域的第二金属薄膜，形成包括公共电极线、栅电极及栅线的图形；
步骤36：剥离剩余光刻胶。
5.根据权利要求1所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤4具体包括：
步骤41：在通过步骤3得到的结构上，沉积第二透明导电薄膜；
步骤42：在所述第二透明导电薄膜上涂覆光刻胶，通过预制的掩膜板对光刻胶进行了曝光和显影处理，使得所述光刻胶包括完全曝光区域及不曝光区域，其中所述不曝光区域对应所述阵列基板的公共电极、PAD区域的数据线以及PAD区域的栅线的区域，所述完全曝光区域对应其余区域；
步骤43：进行刻蚀工艺，去掉所述完全曝光区域的所述第二透明导电薄膜，形成包括公共电极的图形；
步骤44：剥离剩余光刻胶。
6.一种TFT-LCD阵列基板的制造方法，其特征在于，包括：
步骤1：在透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括源电极、漏电极、数据线和像素电极的图形；
步骤2：沉积半导体薄膜，对既定区域进行构图，形成包括掺杂半导体层、TFT沟道和半导体层的图形；
步骤3’：沉积绝缘薄膜和第二金属薄膜、对既定区域进行构图，然后沉积第二透明导电薄膜，进行离地剥离工艺及刻蚀工艺，形成PAD区域数据线连接孔、栅线、栅电极以及公共电极线的图形。
7.根据权利要求6所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤1具体包括：
步骤11：在所述透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜；
步骤12：在掺杂半导体薄膜上涂敷光刻胶，通过预制的掩膜板对所述光刻胶进行曝光及显影处理，使得所述光刻胶包括不曝光区域、部分曝光区域及完全曝光区域，其中所述不曝光区域对应阵列基板的数据线、源电极及漏电极的区域，所述部分曝光区域对应所述阵列基板的像素电极的区域，所述完全曝光区域对应所述阵列基板的其余区域；
步骤13：进行刻蚀工艺，去掉所述完全曝光区域的掺杂半导体薄膜、第一金属薄膜和透明导电薄膜，形成包括数据线及像素电极的图形；
步骤14：对所述光刻胶进行灰化工艺，暴露出所述部分曝光区域的掺杂半导体薄膜；
步骤15：进行刻蚀工艺，去掉所述部分曝光区域的掺杂半导体薄膜和第一金属薄膜，形成包括源电极及漏电极的图形；
步骤16：剥离剩余光刻胶。
8.根据权利要求6所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤2具体包括：
步骤21：在通过步骤1得到的结构上，沉积半导体薄膜；
步骤22：在所述半导体薄膜上涂覆光刻胶，通过预制的掩膜板对所述光刻胶进行曝光和显影处理，使得所述光刻胶包括完全曝光区域及不曝光区域，其中所述不曝光区域对应所述阵列基板的半导体层的区域，所述完全曝光区域对应其余区域；
步骤23：进行刻蚀工艺，去掉所述完全曝光区域的半导体薄膜，形成了TFT沟道、半导体层和掺杂半导体层；
步骤24：剥离剩余光刻胶。
9.根据权利要求6所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤3’具体包括：
步骤31’：在通过步骤2得到的结构上依次沉积绝缘薄膜及第二金属薄膜；
步骤32’：在所述第二金属薄膜上涂敷光刻胶，通过预制的掩膜板对所述光刻胶进行曝光及显影处理，使得所述光刻胶包括不曝光区域、大部分曝光区域、小部分曝光区域及完全曝光区域，其中所述完全曝光区域对应阵列基板的PAD区域的数据线的区域，所述大部分曝光区域对应所述阵列基板的公共电极的区域，所述小部分曝光区域对应所述阵列基板的栅线、栅电极的区域，所述不曝光区域对应所述阵列基板的其余区域；
步骤33’：进行刻蚀工艺，去掉所述完全曝光区域的绝缘薄膜及第二金属薄膜，形成包括PAD区域数据线连接孔及栅绝缘层的图形；
步骤34’：对所述光刻胶进行灰化工艺，暴露出所述大部分曝光区域的第二金属薄膜；
步骤35’：进行刻蚀工艺，去掉所述大部分曝光区域的第二金属薄膜；
步骤36’：对步骤35’的所述光刻胶进行灰化工艺，暴露出所述小部分曝光区域的第二金属薄膜；
步骤37’：沉积第二透明导电薄膜；
步骤38’：进行离地剥离工艺，去掉所述不曝光区域的光刻胶及沉积在所述光刻胶上的所述第二透明导电薄膜，形成包括公共电极的图形；
步骤39’：进行刻蚀工艺，去掉所述不曝光区域的第二金属薄膜，形成包括栅线及栅电极的图形。
10.一种TFT-LCD阵列基板的制造方法，其特征在于，包括：
步骤100：在透明基板上依次沉积半导体薄膜及掺杂半导体薄膜，或绝缘薄膜、半导体薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括半导体层的图形；
步骤200：沉积第一透明导电薄膜及第一金属薄膜，对既定区域进行构图，形成包括源电极、漏电极、掺杂半导体层、TFT沟道、数据线和像素电极的图形；
步骤300：沉积绝缘薄膜、对既定区域进行构图，形成包括PAD区域数据线连接孔的图形；
步骤400、沉积第二透明导电薄膜及第二金属薄膜，对既定区域进行构图，形成包括栅线、栅电极和公共电极的图形。
11.根据权利要求10所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤100具体包括：
步骤1100：在所述透明基板上依次沉积半导体薄膜及掺杂半导体薄膜，或沉积绝缘薄膜、半导体薄膜及掺杂半导体薄膜；
步骤1200：在掺杂半导体薄膜上涂敷光刻胶，通过预制的掩膜板对所述光刻胶进行曝光及显影处理，使得所述光刻胶包括不曝光区域和完全曝光区域，其中所述不曝光区域对应阵列基板的半导体层的区域，所述完全曝光区域对应所述阵列基板的其余区域；
步骤1300：进行刻蚀工艺，去掉所述完全曝光区域的掺杂半导体薄膜和半导体薄膜，形成包括半导体层的图形；
步骤1400：剥离剩余光刻胶。
12.根据权利要求10所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤200具体包括：
步骤2100：在步骤100得到的结构上，依次沉积第一透明导电薄膜及第一金属薄膜；
步骤2200：在第一金属薄膜上涂敷光刻胶，通过预制的掩膜板对所述光刻胶进行曝光及显影处理，使得所述光刻胶包括不曝光区域、部分曝光区域及完全曝光区域，其中所述不曝光区域对应阵列基板的数据线、源电极及漏电极的区域，所述部分曝光区域对应所述阵列基板的像素电极的区域，所述完全曝光区域对应所述阵列基板的其余区域；
步骤2300：进行刻蚀工艺，去掉所述完全曝光区域的第一金属薄膜和第一透明导电薄膜，形成包括数据线及像素电极的图形；
步骤2400：对所述光刻胶进行灰化工艺，暴露出所述部分曝光区域的第一金属薄膜；
步骤2500：进行刻蚀工艺，去掉所述部分曝光区域的第一金属薄膜和掺杂半导体薄膜，形成包括TFT沟道、源电极及漏电极的图形；
步骤2600：剥离剩余光刻胶。
13.根据权利要求10所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤300具体包括：
步骤3100：在步骤200得到的结构上，沉积绝缘薄膜；
步骤3200：在所述绝缘薄膜上涂敷光刻胶，通过预制的掩膜板对所述光刻胶进行曝光及显影处理，使得所述光刻胶包括不曝光区域和完全曝光区域，其中所述完全曝光区域对应阵列基板的PAD区域的数据线的区域，所述不曝光区域对应所述阵列基板的其余区域；
步骤3300：进行刻蚀工艺，去掉所述完全曝光区域的绝缘薄膜，形成包括栅绝缘层的图形；
步骤3400：剥离剩余光刻胶。
14.根据权利要求10所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤400具体包括：
步骤4100：在通过步骤300得到的结构上，沉积第二透明导电薄膜和第二金属薄膜；
步骤4200：在所述第二金属薄膜上涂覆光刻胶，通过预制的掩膜板对光刻胶进行曝光和显影处理，使得所述光刻胶包括不曝光区域、部分曝光区域及完全曝光区域，其中所述不曝光区域对应阵列基板的栅电极、栅线、公共电极线及PAD区域的数据线的区域，所述部分曝光区域对应所述阵列基板的公共电极的区域，所述完全曝光区域对应所述阵列基板的其余区域；
步骤4300：进行刻蚀工艺，去掉完全曝光区域的第二金属薄膜和第二透明导电薄膜，形成包括栅线、栅电极、公共电极线及公共电极的图形；
步骤4400：对光刻胶进行灰化工艺，暴露出所述部分曝光区域的所述第二金属薄膜；
步骤4500：进行刻蚀工艺，去掉所述部分曝光区域的第二金属薄膜，暴露出公共电极；
步骤4600：剥离剩余光刻胶。
15.一种TFT-LCD阵列基板，包括限定了像素区域的栅线和数据线，所述像素区域内形成有薄膜晶体管以及公共电极和像素电极，其特征在于:所述像素电极上方对应区域部分形成有所述公共电极;所述薄膜晶体管的结构从下往上依次为源漏电极、掺杂半导体层、半导体层、绝缘层和栅电极;其中所述漏电极与像素电极的上表面接触,所述绝缘层同时设置于所述像素电极和公共电极之间，所述公共电极和栅电极在一次构图工艺中形成，所述栅电极的上方留有第二透明导电薄膜，所述公共电极下方留有第二金属薄膜。
CN2011100202480A 2010-04-26 2011-01-18 Tft-lcd阵列基板及其制造方法 Active CN102148196B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011100202480A CN102148196B (zh) 2010-04-26 2011-01-18 Tft-lcd阵列基板及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201010158983 2010-04-26
CN201010158983.3 2010-04-26
CN2011100202480A CN102148196B (zh) 2010-04-26 2011-01-18 Tft-lcd阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN102148196A CN102148196A (zh) 2011-08-10
CN102148196B true CN102148196B (zh) 2013-07-10

Family

ID=44422364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100202480A Active CN102148196B (zh) 2010-04-26 2011-01-18 Tft-lcd阵列基板及其制造方法

Country Status (6)

Country Link
US (1) US8603843B2 (zh)
EP (2) EP2565916B1 (zh)
JP (1) JP5868949B2 (zh)
KR (1) KR101279982B1 (zh)
CN (1) CN102148196B (zh)
WO (1) WO2011134389A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637636A (zh) * 2011-08-24 2012-08-15 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制作方法和显示装置
CN102629585B (zh) 2011-11-17 2014-07-23 京东方科技集团股份有限公司 一种显示装置、薄膜晶体管、阵列基板及其制造方法
CN102709237B (zh) 2012-03-05 2014-06-25 京东方科技集团股份有限公司 薄膜场效应晶体管阵列基板及其制造方法、电子器件
CN102779783B (zh) * 2012-06-04 2014-09-17 北京京东方光电科技有限公司 一种像素结构及其制造方法、显示装置
US8801948B2 (en) 2012-07-02 2014-08-12 Apple Inc. TFT mask reduction
CN102779785A (zh) * 2012-07-25 2012-11-14 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制备方法和显示装置
CN102903675B (zh) * 2012-10-12 2014-11-19 京东方科技集团股份有限公司 一种tft阵列基板、制作方法及显示装置
KR20140056565A (ko) * 2012-10-29 2014-05-12 삼성디스플레이 주식회사 유기 발광 표시 장치, 박막 트랜지스터 표시판 및 그 제조 방법
CN103107133B (zh) * 2013-01-04 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
KR20140102983A (ko) 2013-02-15 2014-08-25 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
TWI548924B (zh) * 2013-06-04 2016-09-11 群創光電股份有限公司 顯示面板以及顯示裝置
JP2015012048A (ja) * 2013-06-27 2015-01-19 三菱電機株式会社 アクティブマトリクス基板およびその製造方法
CN103779357A (zh) * 2014-01-24 2014-05-07 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板制造方法
CN103915380A (zh) * 2014-03-31 2014-07-09 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN104714343B (zh) * 2015-03-18 2018-06-01 昆山龙腾光电有限公司 边缘场开关模式的薄膜晶体管阵列基板及其制造方法
CN104950539B (zh) * 2015-07-15 2018-10-19 深圳市华星光电技术有限公司 一种显示面板的制作方法
CN105118808A (zh) * 2015-08-10 2015-12-02 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN106229310B (zh) * 2016-08-04 2019-01-29 武汉华星光电技术有限公司 阵列基板及其制作方法
CN106129071B (zh) * 2016-09-13 2018-12-25 京东方科技集团股份有限公司 一种阵列基板的制作方法及相应装置
GB2557192B (en) * 2016-11-29 2021-03-10 Flexenable Ltd Semiconductor patterning
CN106783737B (zh) * 2017-04-07 2020-02-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN108198821A (zh) * 2017-12-28 2018-06-22 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示装置
US10319749B1 (en) 2017-12-28 2019-06-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, fabricating method for the same and display device
CN110794630A (zh) * 2019-10-09 2020-02-14 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101105615A (zh) * 2006-06-29 2008-01-16 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101299122A (zh) * 2007-04-30 2008-11-05 Lg.菲利浦Lcd株式会社 液晶显示面板及其制造方法
CN101630098A (zh) * 2008-07-18 2010-01-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101963726A (zh) * 2009-07-24 2011-02-02 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI220029B (en) * 2000-10-12 2004-08-01 Au Optronics Corp Thin film transistor liquid crystal display and its manufacturing method
TWI261927B (en) * 2003-12-03 2006-09-11 Quanta Display Inc Method of manufacturing a thin film transistor array
TWI239651B (en) * 2004-04-30 2005-09-11 Quanta Display Inc Manufacturing method of a thin film transistor-liquid crystal display
TWI260774B (en) * 2005-07-19 2006-08-21 Quanta Display Inc Method for manufacturing liquid crystal display substrates
KR100792300B1 (ko) * 2005-11-11 2008-01-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이기판 제조방법
JP4740203B2 (ja) 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
KR101357042B1 (ko) * 2007-03-12 2014-02-03 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101264722B1 (ko) * 2007-09-20 2013-05-15 엘지디스플레이 주식회사 액정표시장치의 제조방법
JP5357493B2 (ja) * 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20090075554A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 액정 표시 장치와 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101105615A (zh) * 2006-06-29 2008-01-16 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101299122A (zh) * 2007-04-30 2008-11-05 Lg.菲利浦Lcd株式会社 液晶显示面板及其制造方法
CN101630098A (zh) * 2008-07-18 2010-01-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101963726A (zh) * 2009-07-24 2011-02-02 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法

Also Published As

Publication number Publication date
EP2565916A1 (en) 2013-03-06
EP3483926A1 (en) 2019-05-15
WO2011134389A1 (zh) 2011-11-03
EP3483926B1 (en) 2020-11-04
EP2565916A4 (en) 2017-09-27
US20120107982A1 (en) 2012-05-03
JP2013525849A (ja) 2013-06-20
JP5868949B2 (ja) 2016-02-24
KR20120023145A (ko) 2012-03-12
EP2565916B1 (en) 2019-01-09
US8603843B2 (en) 2013-12-10
KR101279982B1 (ko) 2013-07-05
CN102148196A (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
CN102148196B (zh) Tft-lcd阵列基板及其制造方法
CN102148195B (zh) Tft-lcd阵列基板及其制造方法
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
US8692258B2 (en) Array substrate of TFT-LCD including a black matrix and method for manufacturing the same
CN102629577B (zh) 一种tft阵列基板及其制造方法和显示装置
CN102769040B (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
CN101685229B (zh) 液晶显示器阵列基板的制造方法
CN101894807B (zh) Tft-lcd阵列基板及其制造方法
CN102023432B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN100385671C (zh) 薄膜晶体管阵列基板及其制造方法
CN101995709B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
US10209594B2 (en) Thin film transistor array substrate, manufacturing method therefor, and display device
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN102012590B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN103762199B (zh) 一种液晶显示器的阵列基板的制造方法
CN102629584B (zh) 一种阵列基板及其制造方法和显示器件
CN101825816A (zh) Tft-lcd阵列基板及其制造方法
CN101963726B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN102468243B (zh) Tft阵列基板、制造方法及液晶显示装置
CN102931138B (zh) 阵列基板及其制造方法、显示装置
CN108646487A (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
EP2819155A1 (en) Thin film transistor array substrate and producing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150624

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150624

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150624

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.