CN102903675B - 一种tft阵列基板、制作方法及显示装置 - Google Patents
一种tft阵列基板、制作方法及显示装置 Download PDFInfo
- Publication number
- CN102903675B CN102903675B CN201210388552.5A CN201210388552A CN102903675B CN 102903675 B CN102903675 B CN 102903675B CN 201210388552 A CN201210388552 A CN 201210388552A CN 102903675 B CN102903675 B CN 102903675B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- reserve area
- electrode
- region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本发明实施例提供了一种TFT阵列基板、制作方法及显示装置,能够减少制作TFT阵列基板的构图工艺次数。该阵列基板包括:衬底基板;在衬底基板上设置有像素电极、与源极和数据线图形相同的第一图形,在第一图形上设置有源极、漏极、数据线和TFT沟道;其中,漏极与像素电极直接搭接;在形成有像素电极、源极、漏极、数据线和TFT沟道的基板上,设置有半导体层;在形成有半导体层的基板上,设置有绝缘层,在绝缘层上设置有公共电极、与栅极图形相同的第二图形,在第二图形上设置有栅极,其中,栅极和源极、漏极和半导体层形成TFT。本发明实施例适用于显示技术领域。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种TFT阵列基板、制作方法及显示装置。
背景技术
TFT-LCD(Thin Film Transistor Liquid Cristal Display,薄膜晶体管液晶显示器)的阵列基板是通过多次构图工艺形成结构图形来完成,每一次构图工艺中分别包括掩膜曝光、显影、刻蚀和剥离等工艺。构图工艺的次数可以衡量制造TFT-LCD阵列基板的繁简程度,较少构图工艺的次数可以降低制造的成本。
现有技术中存在一种高级超维场转换技术(ADvanced SuperDimension Switch),简称ADS,通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场,使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD产品的画面品质,具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
ADS型阵列基板通常采用6次掩膜工艺来制造该TFT阵列基板,具体的该方法包括:
步骤1:通过第一次构图工艺,在衬底基板上形成包括栅极、栅线和的图形。
步骤2:通过第二次构图工艺,在经过第一次构图工艺的基板上形成包括栅绝缘层和半导体有源层的图形。
步骤3:通过第三次构图工艺,在经过第二次构图工艺的基板上形成包括源极、漏极、数据线和TFT沟道的图形。
步骤4:通过第四次构图工艺,在经过第三次构图工艺的基板上形成像素电极和源极、漏极的绝缘层,以及像素电极和漏极连接的过孔。
步骤5:通过第五次构图工艺,在经过第四次构图工艺的基板上形成像素电极。
步骤6:通过第六次构图工艺,在经过第五次构图工艺的基板上形成像素电极和公共电极之间的绝缘层,以及公共电极的图形。
而在实现上述六次掩模工艺的过程中,TFT阵列基板的制造工艺仍较为复杂,掩模板数量越多,使得TFT阵列基板的制造工艺越繁杂,制造成本高,且生产效率较低。
发明内容
本发明的实施例提供一种TFT阵列基板的制作方法、阵列基板和显示装置,能够减少制作TFT阵列基板的构图工艺次数,降低制作成本,提高生产率。
为达到上述目的,本发明的实施例采用如下技术方案:
一种TFT阵列基板的制作方法,所述方法包括:
通过第一次构图工艺,在衬底基板上形成包括像素电极、源极、漏极、TFT沟道和数据线的图形;
通过第二次构图工艺,在经过第一次构图工艺的基板上形成包括半导体层的图形;
通过第三次构图工艺,在经过第二次构图工艺的基板上形成包括绝缘层、公共电极和栅极的图形。
可选的,所述通过第一次构图工艺,在衬底基板上形成包括像素电极、源极、漏极、TFT沟道和数据线的图形包括:
在所述衬底基板上形成第一透明导电层薄膜、源漏金属层薄膜;
在形成有所述第一透明导电层薄膜和所述源漏金属层薄膜的基板上涂覆光刻胶;
利用双色调掩模板对所述光刻胶进行曝光,显影后形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域;其中,在像素单元中,所述光刻胶完全保留区域对应数据线、源极、漏极区域,所述光刻胶半保留区域对应像素电极区域,所述光刻胶完全去除区域对应所述像素单元中的光刻胶完全保留区域和所述光刻胶半保留区域之外的区域;
利用刻蚀工艺去除掉所述光刻胶完全去除区域的所述源漏金属层薄膜和所述第一透明导电层薄膜;
利用灰化工艺去除掉所述光刻胶半保留区域的光刻胶;
利用刻蚀工艺去除掉所述光刻胶半保留区域的所述源漏金属层薄膜,以露出所述像素电极;
剥离所述光刻胶完全保留区域的光刻胶,形成包括所述像素电极、所述源极、所述漏极、所述TFT沟道和所述数据线的图形;其中所述源极和所述数据线相连接,所述源极、所述漏极和所述数据线下方还形成有与所述源极、所述漏极和所述数据线图形相同的第一透明导电薄膜。
可选的,通过第一次构图工艺,所述利用双色调掩模板对所述光刻胶进行曝光,显影后形成所述光刻胶完全保留区域、所述光刻胶半保留区域和所述光刻胶完全去除区域;其中,在像素单元中,所述光刻胶完全保留区域对应数据线、源极、漏极区域,所述光刻胶半保留区域对应像素电极区域中为梳状电极区域,所述光刻胶完全去除区域还包括像素电极区域中所述梳状电极之间的狭缝;
经过刻蚀、灰化、第二次刻蚀和剥离工艺后,形成包括狭缝的像素电极、源极、漏极、TFT沟道和数据线的图形。
可选的,所述通过第二次构图工艺,在经过第一次构图工艺的基板上形成包括半导体层的图形包括:
在经过第一次构图工艺的基板上形成半导体层薄膜;
在形成有半导体层薄膜的基板上涂覆光刻胶;
利用掩模板对光刻胶进行曝光,显影后形成光刻胶完全保留区域和光刻胶完全去除区域;其中,所述光刻胶完全保留区域对应TFT区域;所述光刻胶完全去除区域对应所述像素单元中所述光刻胶完全保留区域之外的区域;
利用刻蚀工艺去除掉光刻胶完全去除区域的半导体层薄膜,形成半导体层;
剥离掉光刻胶完全保留区域的光刻胶,以露出所述半导体层。
可选的,通过第三次构图工艺,在经过第二次构图工艺的基板上形成包括绝缘层、公共电极和栅极的图形包括:
在经过第二次构图工艺的基板上形成绝缘层薄膜、第二透明导电层薄膜和栅金属层薄膜;
在形成有所述绝缘层薄膜、第二透明导电层薄膜和栅金属层薄膜的基板上涂覆光刻胶;
利用三灰阶掩摸板对所述光刻胶进行曝光,显影后形成光刻胶完全保留区域、第一厚度光刻胶部分保留区域、第二厚度光刻胶部分保留区域和光刻胶完全去除区域;其中,在周边引线区域中,所述光刻胶完全去除区域对应数据线引线的过孔区,在像素单元中,所述光刻胶完全保留区域对应栅极,所述第一厚度光刻胶部分保留区域对应公共电极区域的梳状电极区域,所述第二厚度光刻胶部分保留区域对应像素区域中除所述光刻胶完全保留区域和所述第一厚度光刻胶部分保留区域以外的区域,所述第一厚度大于所述第二厚度;
利用刻蚀工艺去除掉所述光刻胶完全去除区域的所述栅金属层薄膜、所述第二透明导电层薄膜和所述绝缘层薄膜,形成所述数据线的引线区域;
利用灰化工艺去除掉所述第二厚度光刻胶部分保留区域的光刻胶;
利用刻蚀工艺去除掉所述第二厚度光刻胶部分保留区域的所述第二透明导电层薄膜和栅金属层薄膜,以露出所述公共电极间的狭缝;
利用灰化工艺去除掉所述第一厚度光刻胶部分保留区域的光刻胶;
利用刻蚀工艺去除掉所述第一厚度光刻胶部分保留区域的所述栅金属层薄膜,以露出所述公共电极的图形;
剥离所述光刻胶完全保留区域的光刻胶,形成所述绝缘层、所述公共电极和所述栅极的图形,所述栅极下方还形成有与所述栅极图形相同的第二透明导电层薄膜。
可选的,通过第一次构图工艺,所述利用双色调掩模板对所述光刻胶进行曝光,显影后形成所述光刻胶完全保留区域、所述光刻胶半保留区域和所述光刻胶完全去除区域;其中,在像素单元中,所述光刻胶半保留区域对应像素电极区域为梳状电极区域,所述光刻胶完全去除区域还包括像素电极区域中所述梳状电极之间的狭缝;经过刻蚀、灰化、第二次刻蚀和剥离工艺后,形成包括狭缝的像素电极、源极和漏极的图形、TFT沟道和数据线的图形;
所述在第三次构图工艺,所述利用三灰阶掩模板对所述光刻胶进行曝光,显影后形成光刻胶完全保留区域、第一厚度光刻胶部分保留区域、第二厚度光刻胶部分保留区域和光刻胶完全去除区域;其中,在周边引线区域中,所述光刻胶完全去除区域对应数据线引线的过孔区,在像素单元中,所述光刻胶完全保留区域对应栅极,所述第一厚度光刻胶部分保留区域对应公共电极的梳状电极区域,所述第二厚度光刻胶部分保留区域对应像素区域中除所述光刻胶完全保留区域和所述第一厚度光刻胶部分保留区域以外的区域;经过刻蚀、灰化、第二次刻蚀、第二次灰化、第三次刻蚀和剥离工艺后,形成栅极、数据线的引线区域和公共电极的图形;
其中,在所述像素电极和所述公共电极的交叠区域中,所述第一厚度光刻胶部分保留区域在像素电极的正投影与所述像素电极的狭缝区域重叠。
可选的,通过第一次构图工艺,在衬底基板上形成的图形还包括掺杂半导体层。
本发明实施例还提供了一种TFT阵列基板,所述TFT阵列基板包括:
衬底基板;
在所述衬底基板上设置有由所述第一透明导电薄膜形成的包括像素电极、与源极和数据线图形相同的第一图形,在所述第一图形上设置有由源漏金属层薄膜形成的源极、漏极、数据线和TFT沟道;其中,所述漏极与所述像素电极直接搭接;
在形成有所述像素电极、源极、漏极、数据线和TFT沟道的基板上,设置有由半导体层薄膜形成的半导体层;
在形成有所述半导体层的基板上,设置有由绝缘层薄膜形成的绝缘层,在所述绝缘层上设置有由第二透明导电层薄膜形成的包括公共电极、与栅极图形相同的第二图形,在所述第二图形上设置有由栅金属层薄膜形成的栅极,其中,所述栅极和所述源极、漏极和所述半导体层形成TFT。
可选的,所述像素电极的图形为板状。
可选的所述像素电极为包括有狭缝的图形,所述公共电极为包括有狭缝的图形,在所述像素电极和所述公共电极的交叠区域中,所述公共电极在所述像素电极的正投影上与所述像素电极的狭缝区域重叠。
可选的,在源极、漏极和数据线上还设置有由掺杂半导体薄膜形成的与源极、漏极图形相同的掺杂半导体层、与数据线图形相同的图形;
所述半导体层设置于形成有所述像素电极、源极、漏极、数据线和掺杂半导体层的基板上。
本发明实施例还提供了一种显示装置,该装置包括上述实施例所述的TFT阵列基板。
本发明实施例提供了一种TFT阵列基板的制作方法、TFT阵列基板和显示装置,该TFT阵列基板的制作方法,通过三次构图工艺制作所述TFT阵列基板。具体过程为:首先通过第一构图工艺形成像素电极,源极、漏极、TFT沟道和数据线的图形,然后通过第二次构图工艺形成半导体层,最后通过第三次构图工艺形成绝缘层,公共电极、栅极。相对于现有技术中的三次以上构图工艺制作TFT基板来说,降低了TFT阵列基板的制造工艺,降低了制作成本,提高了生产效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种TFT阵列基板的结构示意图;
图2为图1沿A-A向的剖视图;
图3为本发明实施例提供的一种TFT阵列基板的制作方法流程示意图;
图4为在基板上依次形成透明导电层薄膜、源漏金属层薄膜、掺杂半导体薄膜和光刻胶后的沿图1A-A向剖视图;
图5为形成透明导电层薄膜、源漏金属层薄膜、掺杂半导体薄膜和光刻胶后曝光显影后的沿图1A-A向剖视图;
图6为对图5通过构图工艺形成的沿图1A-A向剖视图;
图7为形成半导体有源层薄膜和光刻胶后的沿图1A-A向剖视图;
图8为图7曝光显影后沿图1A-A向剖视图;
图9为图8通过构图工艺形成的沿图1A-A向剖视图;
图10为形成绝缘层薄膜、栅极金属薄膜、透明金属层薄膜和光刻胶后的沿图1A-A向剖视图;
图11为图10曝光显影后沿图1A-A向剖视图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一、
本发明实施例提供了一种TFT阵列基板,如图1、2所示,图1为本发明实施例提供的TFT阵列基板的结构示意图,图2为图1沿A-A向的剖视图。
该阵列基板为平面电场型阵列基板,具体可以是ADS型阵列基板或IPS型阵列基板。该阵列基板的每个像素单元的结构包括衬底基板10,还包括在所述衬底基板10上设置有由所述第一透明导电薄膜形成的包括像素电极11、与源极19和数据线图形相同的第一图形111,在所述第一图形111上设置有由源漏金属层薄膜形成的源极19、漏极12和数据线18。其中,所述漏极与所述像素电极11直接搭接。
在形成有所述像素电极11、源极19、漏极12和数据线18的基板上,设置有由半导体层薄膜形成的半导体层14。
在形成有所述半导体层14的基板上,设置有由绝缘层薄膜形成的绝缘层15,在所述绝缘层15上设置有由第二透明导电层薄膜形成的包括公共电极16、与栅极17图形相同的第二图形161,在所述第二图形161上设置有由栅金属层薄膜形成的栅极17,所述栅极17和所述源极19、漏极12、半导体层14形成TFT。
可选的,在源极19、漏极12和数据线18上还设置有由掺杂半导体薄膜形成的与源极19、漏极12图形相同的掺杂半导体层13、与数据线图形相同的图形(图中未标号)。此时,所述半导体层14设置于形成有所述像素电极11、源极19、漏极12、数据线18和掺杂半导体层13的基板上。
可选的,如图2所示,所述像素电极11的图形为包括有狭缝的图形。所述公共电极16为包括有狭缝的图形,在所述像素电极11和所述公共电极16的交叠区域中,所述公共电极16在所述像素电极11的正投影上与所述像素电极11的狭缝区域重叠。其中,在所述像素电极和所述公共电极的交叠区域中,所述第一厚度光刻胶部分保留区域在像素电极的正投影与所述像素电极的狭缝区域重叠且一一对应。这样公共电极的狭缝与像素电极的狭缝一一对应,最大限度的减少了公共电极和像素电极的交叠面积,可以降低存储电容,使像素存储电容最小化。
当然所述像素电极11的图形还可以是板状的,即在像素区域像素电极11平铺于像素区域,且不包括狭缝。
本发明实施例提供的TFT阵列基板,该阵列基板通过三次构图工艺形成的,包括衬底基板,通过第一构图工艺在衬底基板上形成的包括像素电极、与源极和数据线图形相同的第一图形,在所述第一图形上设置有由源漏金属层薄膜形成的源极、漏极和数据线;其中,所述第一透明导电层薄膜形成的与所述漏极相同的图形与所述像素电极直接接触;通过第二次构图工艺,在形成有所述像素电极、源极、漏极、数据线的基板上,设置有由半导体层薄膜形成的半导体层;通过第三次构图工艺,在形成有所述半导体层的基板上,设置有由绝缘层薄膜形成的绝缘层,在所述绝缘层上设置有由第二透明导电层薄膜形成的包括公共电极、与栅极图形相同的第二图形,在所述第二图形上设置有由栅金属层薄膜形成的栅极,所述栅极、所述源极、漏极、和所述半导体层形成TFT,这样结构的TFT阵列基板只需要三次构图工艺,相对于现有技术中的三次以上构图工艺制作TFT基板来说,降低了TFT阵列基板的制造工艺,降低了制作成本,提高了生产效率。
实施例二、
本发明实施例还提供了一种TFT阵列基板的制作方法,如图3所示。本实施例提供的该方法包括:
301、通过第一次构图工艺,在衬底基板上形成包括像素电极、源极、漏极、TFT沟道、和数据线的图形。
在所述衬底基板上形成第一透明导电层薄膜、源漏金属层薄膜。
在形成有所述第一透明导电层薄膜和源漏金属层薄膜的基板上涂覆光刻胶;利用双色调掩模板对所述光刻胶进行曝光,显影后形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域;其中,在像素单元中,所述光刻胶完全保留区域对应数据线、源极、漏极区域,所述光刻胶半保留区域对应像素电极区域,所述光刻胶完全去除区域对应所述像素单元中的光刻胶完全保留区域和所述光刻胶半保留区域之外的区域;利用刻蚀工艺去除掉所述光刻胶完全去除区域的源漏金属层薄膜和第一透明导电层薄膜;利用灰化工艺去除掉所述光刻胶半保留区域的光刻胶;利用刻蚀工艺去除掉所述光刻胶半保留区域的源漏金属层薄膜,以露出所述像素电极;剥离所述光刻胶完全保留区域的光刻胶,形成包括像素电极、源极、漏极、TFT沟道和数据线的图形;其中所述源极和所述数据线相连接,所述源极、所述漏极和所述数据线下方还形成有与所述源极、所述漏极和所述数据线图形相同的第一透明导电薄膜。
可选的,为了降低源电极、漏电极与半导体层的接触电阻,通过第一次构图工艺在衬底基板上形成的图形还包括掺杂半导体图形。
可选的,为了降低像素的存储电容,像素电极可以形成包括狭缝的梳状电极,在通过第一次构图工艺中,利用双色调掩模板对所述光刻胶进行曝光,显影后形成所述光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域;其中,在像素单元中,所述光刻胶完全保留区域对应数据线、源极、漏极区域,所述光刻胶半保留区域对应像素电极区域中的梳状电极区域,光刻胶完全去除区域还包括像素电极区域中所述梳状电极之间的狭缝;经过刻蚀、灰化、第二次刻蚀和剥离等工艺后,形成包括狭缝的像素电极、源极、漏极、TFT沟道和数据线的图形。
具体的以包括掺杂半导体和包括狭缝的像素电极为例进行详细说明,如图4所示,首先在所述基板10上依次涂布第一透明导电层薄膜110、源漏金属层薄膜120和掺杂半导体薄膜130。
具体可以通过磁控溅射法在所述基板10上依次溅射第一透明导电层薄膜110和源漏金属层薄膜120。然后可以利用等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition,PECVD)沉积掺杂半导体薄膜130。
第一透明导电薄膜可以采用ITO、IZO等透明导电材料形成;源漏金属层薄膜通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属,也可以使用上述几种材料薄膜的组合结构。
然后,在形成有第一透明导电层薄膜110、源漏金属层薄膜120和掺杂半导体薄膜130的基板10上形成光刻胶20。
如图5所示,在形成光刻胶20后,利用双色调掩模板对所述光刻胶20进行曝光,显影后形成光刻胶完全保留区域201、光刻胶半保留区域202和光刻胶完全去除区域203。
其中,所述双色调掩模板可以是灰色调掩摸板或半透式掩摸板。
其中,在像素单元中,所述光刻胶完全保留区域201对应形成数据线、源极、漏极的区域,所述光刻胶半保留区域202对应形成像素电极的区域,所述光刻胶完全去除区域203对应所述像素单元中的光刻胶完全保留区域和所述光刻胶半保留区域之外的区域。其中,在像素单元中,在像素区域中,所述光刻胶半保留区域还包括对应像素电极区域中的梳状电极区域,光刻胶完全去除区域还包括像素电极区域中所述梳状电极之间的狭缝,如图5所示。
如图6所示,光刻胶完全去除区域203的掺杂半导体薄膜130、源漏金属层薄膜120和第一透明导电层薄膜110通过刻蚀工艺被刻蚀掉;然后利用灰化工艺去除掉所述光刻胶半保留区域202的光刻胶20,再利用刻蚀工艺去除掉光刻胶完全半保留区域202的掺杂半导体薄膜130和源漏金属层薄膜120,以露出所述像素电极11;最后所述光刻胶完全保留区域201的光刻胶被剥离,形成TFT沟道、所述源极19、漏极12、所述数据线18和掺杂半导体层13,以及像素电极11的图形,还形成有由所述第一透明导电薄膜110形成的与源极19、和数据线18图形相同的第一图形111,以及由掺杂半导体薄膜130形成的与数据线18图形相同的图形(图中未标号);其中所述源极19和所述数据线18相连接,所述漏极12与所述像素电极11直接搭接。
优选的,如图5所示,所述光刻胶半保留区域202对应包括有狭缝的像素电极区域,该形成的像素电极间的狭缝与后续将要形成公共电极的交叠区域中,所述公共电极在在像素电极的正投影上与所述像素电极的狭缝区域重叠,这样可以减少像素电极与公共电极的交叠面积,从而可以降低像素单元的存储电容。
当然,所述像素电极11的图形还可以是板状的,像素电极11平铺于整个像素区域,不包括狭缝;在第一次构图工艺中对应像素电极区域形成光刻胶半保留区域即可。
值得说明的是,步骤301以通过第一构图工艺还形成了掺杂半导体层13为例进行了说明。当然,在所述源极19、漏极12和数据线18上是否形成有掺杂半导体层13的图形,可以根据不同特性的TFT来选择确定。例如,对于由金属氧化物半导体形成的TFT,一般不使用掺杂半导体层13。故本发明实施例对于是否在源极19、漏极12和数据线18上形成有掺杂半导体层13的图形不作具体限定。
302、通过第二次构图工艺,在经过第一次构图工艺的基板上形成包括半导体层的图形。
如图7所示,经过第一次构图工艺后,在形成有所述像素电极11、源极19、漏极12、TFT沟道和数据线18,以及掺杂半导体层13的基板10上,制作半导体层薄膜140。然后在形成有半导体层薄膜140的基板上涂覆光刻胶20。
如图8所示,利用掩模板对光刻胶20进行曝光,显影后形成光刻胶完全保留区域201和光刻胶完全去除区域203;其中,所述光刻胶完全保留区域201对应TFT区域;所述光刻胶完全去除区域203对应所述像素单元中除所述光刻胶完全保留区域以外的区域。
如图9所示,光刻胶完全去除区域203的半导体层薄膜被去除掉,形成半导体层14,然后光刻胶完全保留区域201的光刻胶被剥离,以露出所述半导体层14。
303、通过第三次构图工艺,在经过第二次构图工艺的基板上形成包括绝缘层、公共电极和栅极的图形。
在经过第二次构图工艺的基板上形成绝缘层薄膜、第二透明导电层薄膜和栅金属层薄膜;在形成有所述绝缘层薄膜、第二透明导电层薄膜和栅金属层薄膜的基板上涂覆光刻胶;利用三灰阶掩摸板对所述光刻胶进行曝光,显影后形成光刻胶完全保留区域、第一厚度光刻胶部分保留区域、第二厚度光刻胶部分保留区域和光刻胶完全去除区域;其中,周边引线区域中,所述光刻胶完全去除区域对应数据线引线的过孔区,在像素单元中,所述光刻胶完全保留区域对应栅极,所述第一厚度光刻胶部分保留区域对应公共电极区域的梳状电极区域,所述第二厚度光刻胶部分保留区域对应像素区域中除所述光刻胶完全保留区域和所述第一厚度光刻胶部分保留区域之外的区域,所述第一厚度大于所述第二厚度;利用刻蚀工艺去除掉所述光刻胶完全去除区域的所述栅金属层薄膜、所述第二透明导电层薄膜和所述绝缘层薄膜,形成所述数据线的引线区域;利用灰化工艺去除掉所述第二厚度光刻胶部分保留区域的光刻胶;利用刻蚀工艺去除掉所述第二厚度光刻胶部分保留区域的所述第二透明导电层薄膜和栅金属层薄膜,以露出所述公共电极间的狭缝;利用灰化工艺去除掉所述第一厚度光刻胶部分保留区域的光刻胶;利用刻蚀工艺去除掉所述第一厚度光刻胶部分保留区域的所述栅金属层薄膜,以露出所述公共电极的图形;剥离所述光刻胶完全保留区域的光刻胶,形成所述绝缘层、所述公共电极和所述栅极的图形,所述栅极下方还形成有与所述栅极图形相同的第二透明导电层薄膜。
进一步的,为了降低像素单元的存储电容,还可以所述在第三次构图工艺,利用三灰阶掩模板对所述光刻胶进行曝光,显影后形成所述光刻胶完全保留区域、第一厚度光刻胶部分保留区域、第二厚度光刻胶部分保留区域和光刻胶完全去除区域;其中,在周边引线区域中,所述光刻胶完全去除区域对应数据线引线的过孔区,在像素单元中,所述光刻胶完全保留区域对应栅极,所述第一厚度光刻胶部分保留区域对应公共电极的梳状电极区域,所述第二厚度光刻胶部分保留区域对应像素区域中除所述光刻胶完全保留区域和所述第一厚度光刻胶部分保留区域以外的区域;经过刻蚀、灰化、第二次刻蚀、第二次灰化、第三次刻蚀和剥离工艺后,形成栅极、数据线的引线区域和公共电极的图形,其中,在所述像素电极和所述公共电极的交叠区域中,所述第一厚度光刻胶部分保留区域在像素电极的正投影与所述像素电极的狭缝区域重叠且一一对应。这样公共电极的狭缝与像素电极的狭缝一一对应,最大限度的减少了公共电极和像素电极的交叠面积,可以降低存储电容,使像素存储电容最小化。
如图10所示,经过第二次构图工艺,在形成有包括半导体14的所述基板10上,依次形成绝缘层薄膜150、第二透明导电层薄膜160和栅金属层薄膜170,然后在形成有栅绝缘层薄膜150、第二透明导电层薄膜160和栅金属薄膜170的基板10上形成光刻胶20。
如图11所示,利用三灰阶掩模板对所述光刻胶20进行曝光,显影后形成光刻胶完全保留区域201、第一厚度光刻胶部分保留区域2021、第二厚度光刻胶部分保留区域2022和光刻胶完全去除区域203。
其中,在周边引线区域中,所述光刻胶完全去除区域203对应所述数据线引线的过孔区域23(图2中23为周边引线区域中的数据线引线的过孔区域)以暴露出数据线引线,在像素单元中,所述光刻胶完全保留区域201对应栅极和TFT区域,所述第一厚度光刻胶部分保留区域2021对应公共电极区域的梳状电极区域,所述第二厚度光刻胶部分保留区域2022对应像素区域中除所述光刻胶完全保留区域201和所述第一厚度光刻胶部分保留区域2021以外的区域,所述光刻胶完全去除区域203对应所述数据线引线的过孔区域,以及所述光刻胶完全保留区域201、所述第一厚度光刻胶部分保留区域2021和第二厚度光刻胶部分保留区域2022之外的区域,所述第一厚度大于第二厚度。
如图2所示,利用刻蚀工艺将光刻胶完全去除区域203的栅金属层薄膜170、第二透明导电层薄膜160和所述绝缘层薄膜150被去除掉,形成所述数据线的引线区域23。然后利用灰化工艺去除掉第二厚度光刻胶部分保留区域2022的光刻胶,再利用第二次刻蚀工艺去除掉所述第二厚度光刻胶部分保留区域2022的所述第二透明导电层薄膜160和栅金属层薄膜170,以露出所述公共电极间的狭缝;然后再次利用第二次灰化工艺去除掉所述第一厚度光刻胶部分保留区域2021的光刻胶;再利用第三次刻蚀工艺去除掉第一厚度光刻胶部分保留区域的栅金属层薄膜170,以露出所述公共电极的图形;最后剥离掉光刻胶完全保留区域201的光刻胶20,形成绝缘层15、公共电极16、栅极17的图形,所述栅极17下方还形成有与所述栅极图形相同的第二透明导电层薄膜,最终形成所述绝缘层15、公共电极16、栅极17的图形,还形成有由第二透明导电层薄膜160形成的与栅极17图形相同的第二图形161。
其中,所述绝缘层薄膜可以采用SiNx、SiOx或SiOxNy的单层薄膜,或上述材料多层沉积形成的多层薄膜。
其中,形成各金属薄膜的方法,包括但不限于涂布、沉积、溅射等常规工艺方法,以下各实施例仅选取其中一种方法进行示例性描述。
本发明实施例提供了一种TFT阵列基板的制作方法,该TFT阵列基板的制作方法,通过三次构图工艺制作所述TFT阵列基板。具体过程为:首先通过第一构图工艺形成像素电极,源极、漏极、TFT沟道和数据线的图形,然后通过第二次构图工艺形成半导体层,最后通过第三次构图工艺形成绝缘层,公共电极、栅极。相对于现有技术中的三次以上构图工艺制作TFT基板来说,降低了TFT阵列基板的制造工艺,降低了制作成本,提高了生产效率。
本发明实施例还提供了一种显示装置,该装置包括上述实施例所述的TFT阵列基板。所述显示装置具体可以为:液晶显示面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本发明实施例提供的一种显示装置,该显示装置包括上述实施例所述的TFT阵列基板,由于该TFT阵列基板通过三次构图工艺制作,这相对于现有技术中的三次以上构图工艺制作TFT基板来说,降低了TFT阵列基板的制造工艺,降低了制作成本,提高了生产效率。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (6)
1.一种TFT阵列基板的制作方法,其特征在于,所述方法包括:
通过第一次构图工艺,在衬底基板上形成包括像素电极、源极、漏极、TFT沟道和数据线的图形;
通过第二次构图工艺,在经过第一次构图工艺的基板上形成包括半导体层的图形;
在经过第二次构图工艺的基板上,采用三灰阶掩膜板的构图工艺,形成包括数据线过孔、绝缘层、公共电极和栅极的图形,具体包括:
在经过第二次构图工艺的基板上形成绝缘层薄膜、第二透明导电层薄膜和栅金属层薄膜;
在形成有所述绝缘层薄膜、第二透明导电层薄膜和栅金属层薄膜的基板上涂覆第三光刻胶;
利用三灰阶掩膜板对所述第三光刻胶进行曝光显影后形成第三光刻胶完全保留区域、第一厚度的第三光刻胶部分保留区域、第二厚度的第三光刻胶部分保留区域和第三光刻胶完全去除区域;其中,在周边引线区域中,所述第三光刻胶完全去除区域对应数据线引线的过孔区,在像素单元中,所述第三光刻胶完全保留区域对应栅极,所述第一厚度的第三光刻胶部分保留区域对应公共电极区域的梳状电极区域,所述第二厚度的第三光刻胶部分保留区域对应像素区域中除所述第三光刻胶完全保留区域和所述第一厚度的第三光刻胶部分保留区域以外的区域,所述第一厚度大于所述第二厚度;
利用刻蚀工艺去除掉所述第三光刻胶完全去除区域的所述栅金属层薄膜、所述第二透明导电层薄膜和所述绝缘层薄膜,形成所述数据线的引线区域;
利用灰化工艺去除掉所述第二厚度的第三光刻胶部分保留区域的第三光刻胶;
利用刻蚀工艺去除掉所述第二厚度的第三光刻胶部分保留区域的所述第二透明导电层薄膜和栅金属层薄膜,以露出所述公共电极间的狭缝;
利用灰化工艺去除掉所述第一厚度的第三光刻胶部分保留区域的第三光刻胶;
利用刻蚀工艺去除掉所述第一厚度的第三光刻胶部分保留区域的所述栅金属层薄膜,以露出所述公共电极的图形;
剥离所述第三光刻胶完全保留区域的第三光刻胶,形成所述绝缘层、所述公共电极和所述栅极的图形,所述栅极下方还形成有与所述栅极图形相同的第二透明导电层薄膜。
2.根据权利要求1所述的方法,其特征在于,所述通过第一次构图工艺,在衬底基板上形成包括像素电极、源极、漏极、TFT沟道和数据线的图形包括:
在所述衬底基板上形成第一透明导电层薄膜、源漏金属层薄膜;
在形成有所述第一透明导电层薄膜和所述源漏金属层薄膜的基板上涂覆第一光刻胶;
利用双色调掩膜板对第一光刻胶进行曝光显影后形成第一光刻胶完全保留区域、第一光刻胶半保留区域和第一光刻胶完全去除区域;其中,在像素单元中,第一光刻胶完全保留区域对应数据线、源极、漏极区域,第一光刻胶半保留区域对应像素电极区域,第一光刻胶完全去除区域对应所述像素单元中的第一光刻胶完全保留区域和所述第一光刻胶半保留区域之外的区域;
利用刻蚀工艺去除掉第一光刻胶完全去除区域的所述源漏金属层薄膜和所述第一透明导电层薄膜;
利用灰化工艺去除掉第一光刻胶半保留区域的第一光刻胶;
利用刻蚀工艺去除掉第一光刻胶半保留区域的所述源漏金属层薄膜,以露出所述像素电极;
剥离第一光刻胶完全保留区域的第一光刻胶,形成包括所述像素电极、所述源极、所述漏极、所述TFT沟道和所述数据线的图形;其中所述源极和所述数据线相连接,所述源极、所述漏极和所述数据线下方还形成有与所述源极、所述漏极和所述数据线图形相同的第一透明导电薄膜。
3.根据权利要求2所述的方法,其特征在于,
通过第一次构图工艺,所述利用双色调掩膜板对所述第一光刻胶进行曝光显影后形成所述第一光刻胶完全保留区域、所述第一光刻胶半保留区域和所述第一光刻胶完全去除区域;其中,在像素单元中,第一光刻胶完全保留区域对应数据线、源极、漏极区域,第一光刻胶半保留区域对应像素电极区域中为梳状电极区域,第一光刻胶完全去除区域还包括像素电极区域中所述梳状电极之间的狭缝;
经过刻蚀、灰化、第二次刻蚀和剥离工艺后,形成包括狭缝的像素电极、源极、漏极、TFT沟道和数据线的图形。
4.根据权利要求1~3所述任一方法,其特征在于,所述通过第二次构图工艺,在经过第一次构图工艺的基板上形成包括半导体层的图形包括:
在经过第一次构图工艺的基板上形成半导体层薄膜;
在形成有半导体层薄膜的基板上涂覆第二光刻胶;
利用掩膜板对第二光刻胶进行曝光显影后形成第二光刻胶完全保留区域和第二光刻胶完全去除区域;其中,第二光刻胶完全保留区域对应TFT区域;第二光刻胶完全去除区域对应像素单元中所述第二光刻胶完全保留区域之外的区域;
利用刻蚀工艺去除掉第二光刻胶完全去除区域的半导体层薄膜,形成半导体层;
剥离掉第二光刻胶完全保留区域的第二光刻胶,以露出所述半导体层。
5.根据权利要求1-3任一项所述的方法,其特征在于,
通过第一次构图工艺,利用双色调掩膜板对第一光刻胶进行曝光显影后形成第一光刻胶完全保留区域、第一光刻胶半保留区域和第一光刻胶完全去除区域;其中,在像素单元中,第一光刻胶半保留区域对应像素电极区域为梳状电极区域,第一光刻胶完全去除区域还包括像素电极区域中所述梳状电极之间的狭缝;经过刻蚀、灰化、第二次刻蚀和剥离工艺后,形成包括狭缝的像素电极、源极和漏极的图形、TFT沟道和数据线的图形;
所述利用三灰阶掩膜板对第三光刻胶进行曝光显影后形成第三光刻胶完全保留区域、第一厚度的第三光刻胶部分保留区域、第二厚度的第三光刻胶部分保留区域和第三光刻胶完全去除区域;其中,在周边引线区域中,第三光刻胶完全去除区域对应数据线引线的过孔区,在像素单元中,第三光刻胶完全保留区域对应栅极,所述第一厚度的第三光刻胶部分保留区域对应公共电极的梳状电极区域,所述第二厚度的第三光刻胶部分保留区域对应像素区域中除所述第三光刻胶完全保留区域和所述第一厚度的第三光刻胶部分保留区域以外的区域;经过刻蚀、灰化、第二次刻蚀、第二次灰化、第三次刻蚀和剥离工艺后,形成栅极、数据线的引线区域和公共电极的图形;
其中,在所述像素电极和所述公共电极的交叠区域中,所述第一厚度的第三光刻胶部分保留区域在像素电极的正投影与所述像素电极的狭缝区域重叠。
6.根据权利要求1-3任一项所述的方法,其特征在于,通过第一次构图工艺,在衬底基板上形成的图形还包括掺杂半导体层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210388552.5A CN102903675B (zh) | 2012-10-12 | 2012-10-12 | 一种tft阵列基板、制作方法及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210388552.5A CN102903675B (zh) | 2012-10-12 | 2012-10-12 | 一种tft阵列基板、制作方法及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102903675A CN102903675A (zh) | 2013-01-30 |
CN102903675B true CN102903675B (zh) | 2014-11-19 |
Family
ID=47575853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210388552.5A Expired - Fee Related CN102903675B (zh) | 2012-10-12 | 2012-10-12 | 一种tft阵列基板、制作方法及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102903675B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103137558B (zh) * | 2013-02-06 | 2016-10-05 | 京东方科技集团股份有限公司 | 一种tn型阵列基板及其制作方法、显示装置 |
CN103226286B (zh) * | 2013-04-24 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种光屏障玻璃的制备方法 |
CN103700628B (zh) * | 2013-12-26 | 2016-05-04 | 京东方科技集团股份有限公司 | 阵列基板制作方法、阵列基板及显示装置 |
CN103779357A (zh) | 2014-01-24 | 2014-05-07 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板制造方法 |
CN103928406B (zh) * | 2014-04-01 | 2016-08-17 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板、显示装置 |
JP2016127190A (ja) * | 2015-01-06 | 2016-07-11 | 株式会社ジャパンディスプレイ | 表示装置 |
CN105826328B (zh) | 2016-05-03 | 2019-03-05 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
WO2018090496A1 (zh) * | 2016-11-17 | 2018-05-24 | 华为技术有限公司 | 一种阵列基板及其制备方法、液晶显示面板 |
CN108231824B (zh) * | 2016-12-16 | 2024-04-23 | 京东方科技集团股份有限公司 | 一种oled显示面板及其制备方法 |
US10319749B1 (en) | 2017-12-28 | 2019-06-11 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate, fabricating method for the same and display device |
CN108198821A (zh) * | 2017-12-28 | 2018-06-22 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示装置 |
CN111258140A (zh) | 2020-02-28 | 2020-06-09 | 京东方科技集团股份有限公司 | 一种显示基板、显示面板及显示装置 |
US11876102B2 (en) | 2020-02-28 | 2024-01-16 | Beijing Boe Display Technology Co., Ltd. | Display substrate, display panel and display apparatus |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101183361B1 (ko) * | 2006-06-29 | 2012-09-14 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
CN101738799B (zh) * | 2008-11-06 | 2011-09-07 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
CN101963726B (zh) * | 2009-07-24 | 2011-12-28 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板及其制造方法 |
CN102023433B (zh) * | 2009-09-18 | 2012-02-29 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
CN102148196B (zh) * | 2010-04-26 | 2013-07-10 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
-
2012
- 2012-10-12 CN CN201210388552.5A patent/CN102903675B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN102903675A (zh) | 2013-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102903675B (zh) | 一种tft阵列基板、制作方法及显示装置 | |
CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
CN103236440B (zh) | 薄膜晶体管、阵列基板及其制造方法、显示装置 | |
US9759958B2 (en) | Array substrate, display device and method for manufacturing array substrate | |
CN102645808A (zh) | 一种阵列基板的制造方法、阵列基板及显示装置 | |
CN103325792A (zh) | 一种阵列基板及制备方法、显示装置 | |
CN103489877A (zh) | 阵列基板及其制造方法和显示装置 | |
CN103151359A (zh) | 一种显示装置、阵列基板及其制作方法 | |
CN102654703A (zh) | 一种阵列基板及其制造方法、以及显示设备 | |
CN109031833B (zh) | 用于ads显示模式的阵列基板及其制作方法和应用 | |
CN102629584A (zh) | 一种阵列基板及其制造方法和显示器件 | |
CN103021944A (zh) | Tft阵列基板及制作方法、显示装置 | |
CN103022056A (zh) | 一种阵列基板及制备方法、显示装置 | |
CN102931138B (zh) | 阵列基板及其制造方法、显示装置 | |
CN102723309B (zh) | 一种阵列基板及其制造方法和显示装置 | |
CN104779203B (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN103676390A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN104020621B (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN103413784B (zh) | 一种阵列基板及其制备方法及显示装置 | |
CN103489874A (zh) | 阵列基板及其制备方法、显示装置 | |
CN103456747A (zh) | 阵列基板及其制作方法、显示装置 | |
CN102854681B (zh) | 一种阵列基板、显示装置以及阵列基板的制造方法 | |
CN102637631B (zh) | 一种薄膜晶体管液晶显示器阵列基板的制造方法 | |
CN103117284A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN102931139A (zh) | 阵列基板及其制造方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141119 Termination date: 20211012 |
|
CF01 | Termination of patent right due to non-payment of annual fee |