CN103117284A - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN103117284A
CN103117284A CN2013100419326A CN201310041932A CN103117284A CN 103117284 A CN103117284 A CN 103117284A CN 2013100419326 A CN2013100419326 A CN 2013100419326A CN 201310041932 A CN201310041932 A CN 201310041932A CN 103117284 A CN103117284 A CN 103117284A
Authority
CN
China
Prior art keywords
photoresist
via hole
substrate
array base
reserve area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100419326A
Other languages
English (en)
Inventor
秦纬
李文齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN2013100419326A priority Critical patent/CN103117284A/zh
Priority to PCT/CN2013/074848 priority patent/WO2014117444A1/zh
Priority to US14/348,297 priority patent/US9576989B2/en
Publication of CN103117284A publication Critical patent/CN103117284A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

本发明实施例提供一种阵列基板及其制作方法、显示装置，涉及显示技术领域，能够减少光刻工艺的次数，降低显示装置的制作成本，提高产品的良品率。该方法包括：步骤1、在基板上形成包括栅电极和栅线的图形，并在非显示区域的栅线上方第一过孔预留位置设置光刻胶；步骤2、在完成前述步骤的基板上形成TFT各功能层及数据线的图形，并在非显示区域数据线上第二过孔预留位置设置光刻胶；步骤3、在完成前述步骤的基板上形成包括第一像素电极的图形，然后形成钝化层；步骤4、在完成前述步骤的基板上去除第一过孔预留位置上设置的光刻胶及其上方的膜层，同时去除第二过孔预留位置上设置的光刻胶以及其上方的膜层，以形成第一过孔及第二过孔。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
随着科技的不断进步，用户对显示设备的需求日益增加，TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜场效应晶体管液晶显示器)也成为了手机、平板电脑等产品中使用的主流显示器。此外，随着显示设备的普及，用户对高色彩质量、高对比度、高可视角度、高响应速度且低功耗的需求越来越普遍，OLED(Organic Light-Emitting Diode，有机发光二极管)显示器也开始逐渐进入用户的视野。
然而，现有技术中，TFT-LCD或OLED显示器中的阵列基板在制作过程中普遍需要进行五次至八次的光刻工艺。由于光刻工艺的次数直接影响着显示装置的制作成本及良品率，因此，次数少的光刻工艺制作流程越来越受到运营商的关注，成为业界追求的目标。
发明内容
本发明的实施例提供一种阵列基板及其制作方法、显示装置，能够减少光刻工艺的次数，降低显示装置的制作成本，提高产品的良品率。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明提供一种阵列基板的制作方法，包括：
步骤1、在基板上形成包括栅电极和栅线的图形，并在非显示区域的栅线上方第一过孔预留位置设置光刻胶；
步骤2、在完成前述步骤的基板上形成TFT各功能层及数据线的图形，并在非显示区域数据线上方第二过孔预留位置设置光刻胶；
步骤3、在完成前述步骤的基板上形成包括第一像素电极的图形，然后形成钝化层；
步骤4、在完成前述步骤的基板上去除所述第一过孔预留位置上设置的光刻胶及其上方的膜层，同时去除所述第二过孔预留位置上方设置的光刻胶以及其上方的膜层，以形成第一过孔及第二过孔。
所述步骤2与所述步骤3之间，还包括：
去除所述非显示区域的栅线上方第一过孔预留位置的光刻胶及其上方的膜层；
所述步骤3还包括：
在所述第一像素电极与所述钝化层之间，与第一过孔预留位置相对应的位置上设置光刻胶。
所述步骤1包括：
在所述基板上形成栅金属薄膜；
在所述栅金属薄膜上形成第一光刻胶；
对所述第一光刻胶进行半曝光工艺，显影处理后形成第一光刻胶完全保留区域、第一光刻胶部分保留区域以及第一光刻胶完全去除区域，其中，所述第一光刻胶完全保留区域对应于栅线上方第一过孔预留位置，第一光刻胶部分保留区域对应于所述栅电极；
刻蚀所述第一光刻胶完全去除区域对应的所述栅金属薄膜，以形成包括所述栅电极和栅线的图形；
去除所述第一光刻胶部分保留区域的第一光刻胶，并在非显示区域的栅线上方第一过孔预留位置保留部分光刻胶。
所述TFT各功能层包括有源层、源电极、漏电极和TFT沟道。
所述步骤2包括：
在完成前述步骤的基板上形成半导体薄膜、掺杂半导体薄膜和源漏金属薄膜；
在所述源漏金属薄膜上形成第二光刻胶；
对所述第二光刻胶进行半曝光工艺，显影处理后形成第二光刻胶完全保留区域、第二光刻胶部分保留区域以及第二光刻胶完全去除区域，其中，所述第二光刻胶完全保留区域对应于所述数据线上第二过孔预留位置、源电极和漏电极，所述第二光刻胶部分保留区域对应于所述TFT沟道；
刻蚀所述第二光刻胶完全去除区域对应的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，以形成包括有源层、源电极和漏电极的图形；
去除所述第二光刻胶部分保留区域的第二光刻胶，并在所述数据线上第二过孔预留位置保留部分光刻胶。
所述步骤3包括：
在完成前述步骤的基板上形成第一像素电极薄膜；
在所述第一导电薄膜上形成第三光刻胶；
对所述第三光刻胶进行半曝光工艺，显影处理后形成第三光刻胶完全保留区域、第三光刻胶部分保留区域以及第三光刻胶完全去除区域，其中，所述第三光刻胶完全保留区域对应于所述数据线上第二过孔预留位置及栅线上方第一过孔预留位置；
刻蚀所述第三光刻胶完全去除区域对应的所述第一像素电极薄膜，以在所述第一过孔内及数据线上形成包括第一薄膜的图形；
去除所述第三光刻胶部分保留区域的第三光刻胶。
所述步骤4后，还包括：
步骤5、在所述第一过孔内及所述第二过孔内形成包括第二薄膜的图形。
所述步骤5包括：
在完成前述步骤的基板上形成第二导电薄膜；
在所述第二导电薄膜上形成第四光刻胶；
对所述第四光刻胶进行曝光工艺，显影处理后形成第四光刻胶完全保留区域以及第四光刻胶完全去除区域，其中，所述第四光刻胶完全保留区域对应于所述第一过孔及所述第二过孔；
去除所述第四光刻胶完全保留区域的第四光刻胶。
本发明提供一种阵列基板，包括：
基板；
设置于所述基板上的栅电极和栅线，在非显示区域所述栅线上方形成有第一过孔；
设置于所述栅电极上的TFT各功能层；
设置于所述基板上的数据线，在非显示区域所述数据线上方形成有第二过孔；
设置于所述数据线上的第一薄膜；
设置于所述基板上的钝化层。
所述第一薄膜还设置于所述第一过孔内。
所述阵列基板，还包括：
设置于所述第一过孔内的第一像素电极上及所述第二过孔内的第二薄膜。
本发明还提供一种显示装置，包括具有上述任意特征的阵列基板。
本发明提供的一种阵列基板及其制作方法、显示装置，通过在基板上形成包括栅电极和栅线的图形，并在非显示区域的栅线上方第一过孔预留位置设置光刻胶，在完成前述步骤的基板上形成TFT各功能层及数据线的图形，并在非显示区域数据线上第二过孔预留位置设置光刻胶，在完成前述步骤的基板上形成包括第一像素电极的图形，然后形成钝化层，在完成前述步骤的基板上去除所述第一过孔预留位置上设置的光刻胶及其上方的膜层，同时去除所述第二过孔预留位置上设置的光刻胶以及其上方的膜层，以形成第一过孔及第二过孔。通过该方案，由于，在形成包括栅电极、栅线、TFT各功能层、数据线及第一像素电极的图形的过程中，在非显示区域的栅线上方第一过孔预留位置设置光刻胶，以及在非显示区域数据线上第二过孔预留位置设置光刻胶，进而在去除所述第一过孔预留位置上设置的光刻胶及其上方的膜层，同时去除所述第二过孔预留位置上设置的光刻胶以及其上方的膜层后，形成了第一过孔及第二过孔，因此，与现有技术相比减少了在栅线和数据线上方刻蚀出过孔的步骤，减少了光刻工艺的次数，降低显示装置的制作成本，提高产品的良品率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的阵列基板的制作方法流程示意图一；
图2为本发明提供的阵列基板的制作方法流程示意图二；
图3为本发明提供的阵列基板的制作过程中的阵列基板结构示意图一；
图4为本发明提供的阵列基板的制作过程中的阵列基板结构示意图二；
图5为本发明提供的阵列基板的制作过程中的阵列基板结构示意图三；
图6为本发明提供的阵列基板的制作方法流程示意图三；
图7为本发明提供的阵列基板的制作过程中的阵列基板结构示意图四；
图8为本发明提供的阵列基板的制作过程中的阵列基板结构示意图五；
图9为本发明提供的阵列基板的制作过程中的阵列基板结构示意图六；
图10为本发明提供的阵列基板的制作过程中的阵列基板结构示意图七；
图11为本发明提供的阵列基板的制作过程中的阵列基板结构示意图八；
图12为本发明提供的阵列基板的制作方法流程示意图四；
图13为本发明提供的阵列基板的制作过程中的阵列基板结构示意图九；
图14为本发明提供的阵列基板的制作方法流程示意图五；
图15为本发明提供的阵列基板的制作过程中的阵列基板结构示意图十；
图16为本发明提供的阵列基板的制作过程中的阵列基板结构示意图十一；
图17为本发明提供的阵列基板的制作过程中的阵列基板结构示意图十二；
图18为本发明提供的阵列基板的制作过程中的阵列基板结构示意图十三；
图19为本发明提供的阵列基板的制作方法流程示意图六；
图20为本发明提供的阵列基板的制作方法流程示意图七；
图21为本发明提供的阵列基板的制作过程中的阵列基板结构示意图十四。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是：本发明实施例的“上”“下”“内”“外”只是参考附图对本发明实施例进行说明，不作为限定用语。
本发明实施例提供的阵列基板的制作方法，包括：
步骤1、在基板上形成包括栅电极和栅线的图形，并在非显示区域的栅线上方第一过孔预留位置设置光刻胶；
步骤2、在完成前述步骤的基板上形成TFT各功能层及数据线的图形，并在非显示区域数据线上方第二过孔预留位置设置光刻胶；
步骤3、在完成前述步骤的基板上形成包括第一像素电极的图形，然后形成钝化层；
步骤4、在完成前述步骤的基板上去除所述第一过孔预留位置上设置的光刻胶及其上方的膜层，同时去除所述第二过孔预留位置上设置的光刻胶以及其上方的膜层，以形成第一过孔及第二过孔。
作为本发明实施例的一种实施方式，如图1所示，本发明实施例提供的阵列基板的制作方法，包括：
S101、在基板上形成包括栅电极和栅线的图形，并在非显示区域的栅线上方第一过孔预留位置设置光刻胶。
具体地，如图2所示，S101可以包括S201-S205：
S201、在所述基板上形成栅金属薄膜。
其中，本发明实施例的基板可以是透明玻璃基板或石英。
具体地，在基板上形成栅金属薄膜的方法可以为：采用溅射或热蒸发的方法在基板上沉积厚度为
Figure BDA00002808267200071
至
Figure BDA00002808267200072
的栅金属薄膜。
优选地，栅金属薄膜的材料包括铬Cr、钨W、钛Ti、钽Ta、钼Mo、铝Al或铜Cu中的一种或两种以上的组合。
进一步地，由多层金属所组成的栅金属薄膜同样适用于本发明实施例。
S202、在所述栅金属薄膜上形成第一光刻胶。
S203、对所述第一光刻胶进行半曝光工艺，显影处理后形成第一光刻胶完全保留区域、第一光刻胶部分保留区域以及第一光刻胶完全去除区域，其中，所述第一光刻胶完全保留区域对应于栅线上方第一过孔预留位置，第一光刻胶部分保留区域对应于所述栅电极。
如图3所示，对形成于基板101上的栅金属薄膜102上的第一光刻胶进行半曝光工艺，显影处理后形成第一光刻胶完全保留区域1031、第一光刻胶部分保留区域1032、以及第一光刻胶完全去除区域1033，其中，第一光刻胶完全保留区域1031对应于栅线上方第一过孔预留位置，第一光刻胶部分保留区域1032对应于栅电极。
其中，第一光刻胶完全保留区域1031的第一光刻胶厚度约为1微米至4微米，第一光刻胶部分保留区域1032的第一光刻胶厚度约为0.5微米至2微米。
S204、刻蚀所述第一光刻胶完全去除区域对应的所述栅金属薄膜，以形成包括所述栅电极和栅线的图形。
具体地，可以采用化学方法对第一光刻胶完全去除区域对应的所述栅金属薄膜进行酸刻蚀，其中，酸可以是一定浓度的硫酸、硝酸、醋酸或混合酸，以形成如图4所示的包括栅线1021和栅电极1022的图形。
S205、去除所述第一光刻胶部分保留区域的第一光刻胶，并在非显示区域的栅线上方第一过孔预留位置保留部分光刻胶。
具体地，如图4和图5所示，进行干法的灰化工艺，在含氧气氛下灰化掉第一光刻胶部分保留区域1032的第一光刻胶，同时，第一光刻胶完全保留区域1031的第一光刻胶被减薄，具体厚度减薄为0.5微米至2微米，进而，非显示区域的栅线上方第一过孔预留位置保留了部分光刻胶。
S102、在完成前述步骤的基板上形成TFT各功能层及数据线的图形，并在非显示区域数据线上第二过孔预留位置设置光刻胶。
具体地，如图6所示，S102可以包括S301-S306：
S301、在完成前述步骤的基板上形成半导体薄膜、掺杂半导体薄膜和源漏金属薄膜。
其中，在完成前述步骤的基板与半导体薄膜之间，还可以形成栅绝缘层。
如图7所示，在栅电极1022、基板101及第一光刻胶完全保留区域1031的第一光刻胶上形成栅绝缘层104、半导体薄膜1051、掺杂半导体薄膜1052、源漏金属薄膜1053。
具体地，采用化学气相法沉积厚度为
Figure BDA00002808267200081
到
Figure BDA00002808267200082
的栅绝缘层104，厚度为
Figure BDA00002808267200083
到
Figure BDA00002808267200084
的半导体薄膜1051，厚度为
Figure BDA00002808267200085
到
Figure BDA00002808267200086
掺杂半导体薄膜1052，以及采用与沉积栅金属薄膜相似的方法沉积厚度为
Figure BDA00002808267200087
到源漏金属薄膜1053。
其中，栅绝缘层104的材料可以为氮化硅，也可以为氧化硅或氮氧化硅，本发明实施例不做限制。
S302、在所述源漏金属薄膜上形成第二光刻胶。
S303、对所述第二光刻胶进行半曝光工艺，显影处理后形成第二光刻胶完全保留区域、第二光刻胶部分保留区域以及第二光刻胶完全去除区域，其中，所述第二光刻胶完全保留区域对应于所述数据线上第二过孔预留位置、源电极和漏电极，所述第二光刻胶部分保留区域对应于所述TFT沟道。
如图8所示，对源漏金属薄膜1053上的第二光刻胶进行半曝光工艺，灰化后形成第二光刻胶完全保留区域1071、第二光刻胶部分保留区域1072、以及第二光刻胶完全去除区域1073，其中，第二光刻胶完全保留区域1071对应于所述数据线上方第二过孔预留位置、源电极和漏电极，第二光刻胶部分保留区域1072对应于TFT沟道。
其中，第二光刻胶完全保留区域1071的第二光刻胶厚度约为1微米至2微米，第二光刻胶部分保留区域1072的第二光刻胶厚度约为0.5微米至1微米。
S304、刻蚀所述第二光刻胶完全去除区域对应的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，以形成包括有源层、源电极和漏电极的图形。
如图8和图9所示，通过干法刻蚀，在离子轰击与化学反应的作用下刻蚀第二光刻胶完全去除区域1073对应的所述源漏金属薄膜1053、掺杂半导体薄膜1052及半导体薄膜1051；或者，先采用湿法刻蚀，刻蚀第二光刻胶完全去除区域1073对应的源漏金属薄膜1053，再采用干法刻蚀，刻蚀第二光刻胶完全去除区域1073对应的掺杂半导体薄膜1052及半导体薄膜1051，以形成包括有源层、源电极和漏电极的图形。
S305、去除所述第二光刻胶部分保留区域的第二光刻胶，并在所述数据线上第二过孔预留位置形成光刻胶。
具体地，如图10所示，进行干法的灰化工艺，在含氧气氛下灰化掉第二光刻胶部分保留区域1072的第二光刻胶，同时，第二光刻胶完全保留区域1071的第二光刻胶被减薄，具体厚度减薄为0.2微米至1微米，进而，在所述数据线上第二过孔预留位置形成光刻胶。
S306、刻蚀对应于TFT沟道的源漏金属薄膜、掺杂半导体薄膜和部分半导体薄膜，以形成包括所述TFT沟道的图形。
S103、在完成前述步骤的基板上形成包括第一像素电极的图形，然后形成钝化层。
S104、在完成前述步骤的基板上去除所述第一过孔预留位置上设置的光刻胶及其上方的膜层，同时去除所述第二过孔预留位置上设置的光刻胶以及其上方的膜层，以形成第一过孔及第二过孔。
其中，可以采用剥离工艺，去除所述第一过孔预留位置上设置的光刻胶及其上方的膜层，同时去除所述第二过孔预留位置上设置的光刻胶以及其上方的膜层，以形成第一过孔及第二过孔。需要说明的是：本发明实施例所述的“去除”并不限于剥离工艺，只是便于对本发明实施例进行说明，不作为限定用语。具体地，第一过孔预留位置上设置的光刻胶上方的膜层包括第一像素电极及钝化层，第一过孔预留位置上设置的光刻胶上方的膜层包括第一像素电极及钝化层。
至此，制作完成了如图11所示的阵列基板，该阵列基板的制作方法与现有技术相比减少了在栅线和数据线上方刻蚀出过孔的步骤，减少了光刻工艺的次数，降低显示装置的制作成本，提高产品的良品率。
作为本发明实施例的另一种实现方式，如图12所示，阵列基板的制作方法包括：
S401、在基板上形成包括栅电极和栅线的图形，并在非显示区域的栅线上方第一过孔预留位置设置光刻胶。
S402、在完成前述步骤的基板上形成TFT各功能层及数据线的图形，并在非显示区域数据线上第二过孔预留位置设置光刻胶。
其中，S401与S402的实现方式与上述S101与S102的实现方式类似，此处不再赘述。
S403、去除所述非显示区域的栅线上方第一过孔预留位置的光刻胶及其上方的膜层。
如图13所示，采用剥离工艺，去除所述第一光刻胶完全保留区域的第一光刻胶及形成于所述第一光刻胶完全保留区域的第一光刻胶上的所述栅绝缘层、半导体薄膜、掺杂半导体薄膜、源漏金属薄膜，以在所述栅线1021的上方形成所述第一过孔106。
S404、在完成前述步骤的基板上形成包括第一像素电极的图形，然后形成钝化层，并在所述第一像素电极与所述钝化层之间，与第一过孔预留位置相对应的位置上设置光刻胶。
具体地，如图14所示，S404可以包括S501-S506：
S501、在完成前述步骤的基板上形成第一导电薄膜。
如图15所示，在基板101上形成第一导电薄膜110。
具体地，第一导电薄膜的材料可以为铟锡金属氧化物(IndiumTin Oxides，ITO)或氧化铟锌(Indium-doped Zinc Oxide，IZO)，厚度在
Figure BDA00002808267200111
至
Figure BDA00002808267200112
之间，针对于本实施例，第一导电薄膜通过构图工艺可以形成第一像素电极图形。。
S502、在所述第一导电薄膜上形成第三光刻胶。
在第一导电薄膜上形成第三光刻胶。其中，第三光刻胶覆盖的范围包括像素区以及栅线上第一过孔预留位置及数据线上第二过孔预留位置。
S503、对所述第三光刻胶进行半曝光工艺，显影处理后形成第三光刻胶完全保留区域、第三光刻胶部分保留区域以及第三光刻胶完全去除区域，其中，所述第三光刻胶完全保留区域对应于所述数据线上第二过孔预留位置及栅线上方第一过孔预留位置。
与上述实施例方法类似，对第一导电薄膜上的第三光刻胶进行半曝光工艺，灰化后形成第三光刻胶完全保留区域、第三光刻胶部分保留区域以及第三光刻胶完全去除区域，其中，第三光刻胶完全保留区域对应于数据线上第二过孔预留位置及栅线上方第一过孔预留位置，第三光刻胶部分保留区域对应于第一导电薄膜。
其中，第三光刻胶完全保留区域的第三光刻胶厚度约为1微米至2微米，第三光刻胶部分保留区域的第三光刻胶厚度约为0.5微米至1微米。
S504、刻蚀所述第三光刻胶完全去除区域对应的所述第一导电薄膜，以在所述栅线上方第一过孔预留位置及数据线上第二过孔预留位置上形成包括第一薄膜的图形。
具体地，所述第一薄膜的材料可以为ITO或IZO，厚度在至
Figure BDA00002808267200121
之间，作为导电材料设置于第一过孔内。如图16所示，可以采用化学方法对第三光刻胶完全去除区域对应的第一像素电极薄膜进行酸刻蚀，其中，酸可以是一定浓度的硫酸、硝酸、醋酸或混合酸，以在像素区形成包括第一像素电极的图形，在栅线1021上第一过孔预留位置及数据线109上第二过孔预留位置形成包括第一薄膜1101的图形。
S505、去除所述第三光刻胶部分保留区域的第三光刻胶。
具体地，如图17所示，采用干法的灰化工艺，在含氧气氛下灰化掉第三光刻胶部分保留区域的第三光刻胶，同时，第三光刻胶完全保留区域1111的第三光刻胶被减薄，具体厚度减薄为0.2微米至1微米。
S506、在完成前述步骤的基板上形成钝化层。
S405、在完成前述步骤的基板上去除所述第一过孔预留位置上设置的光刻胶及其上方的膜层，同时去除所述第二过孔预留位置上设置的光刻胶以及其上方的膜层，以形成第一过孔及第二过孔。
至此，制作完成了如图18所示的阵列基板，该阵列基板的制作方法与现有技术相比减少了在栅线和数据线上方刻蚀出过孔的步骤，减少了光刻工艺的次数，降低显示装置的制作成本，提高产品的良品率。
本发明实施例的阵列基板的制作方法不但可以适用于扭曲向列型(Twisted Nematic，TN)模式的液晶显示装置，还可以适用于边缘场开关(Advanced Dimension Switch，ADS)技术的液晶显示装置。
其中，ADS技术为通过同一平面内像素电极边缘所产生的平行电场以及像素电极层与公共电极层间产生的纵向电场形成多维电场，使液晶盒内像素电极间、电极正上方所有取向液晶分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增大了透光效率。该技术可以提高TFT-LCD画面品质，具有高透过率、宽视角、高开口率、低色差、低响应时间、无挤压水波纹(push Mura)等优点。
若本发明实施例的阵列基板需适用于ADS技术的液晶显示装置，那么，如图19所示，本发明实施例的阵列基板的制作方法在S104及S405后还包括S601：
S601、在所述第一过孔内及所述第二过孔内形成包括第二薄膜的图形。
所述第二薄膜的材料可以为ITO或IZO，厚度在
Figure BDA00002808267200131
至
Figure BDA00002808267200132
之间，作为导电材料设置于第二过孔内。
具体地，如图20所示，这对于第二种实施方式，所述在所述第一过孔内及所述第二过孔内形成包括第二薄膜的图形的方法包括S701-S705，第一种实施方式与之类似：
S701、在完成前述步骤的基板上形成第二导电薄膜。
其中，第二导电薄膜的材料可以为ITO或IZO，厚度在
Figure BDA00002808267200133
至
Figure BDA00002808267200134
之间。
S702、在所述第二导电薄膜上形成第四光刻胶。
S703、对所述第四光刻胶进行曝光工艺，灰化后形成第四光刻胶完全保留区域以及第四光刻胶完全去除区域，其中，所述第四光刻胶完全保留区域对应于所述第一过孔及所述第二过孔。
如图21所示，在第二导电薄膜113上形成第四光刻胶114后，对第四光刻胶114进行曝光工艺，灰化后形成第四光刻胶完全保留区域1141以及第四光刻胶完全去除区域，其中，第四光刻胶完全保留区域1141对应于第二像素电极、第一过孔106以及第二过孔113。
S704、刻蚀对应于第四光刻胶完全去除区域的第二导电薄膜，以形成包括第二像素电极及第二薄膜的图形。
其中，第二导电薄膜的材料可以为ITO或IZO，针对于本实施例，第二导电薄膜通过构图工艺可以形成第二像素电极图形。
S705、去除所述第四光刻胶完全保留区域的第四光刻胶。
至此，S701至S705为进行了第四次光刻工艺形成第二像素电极的工艺流程。进一步地，与现有技术相比，采用本发明实施例所提供的阵列基板的制作方法，栅线和数据线上形成了两层薄膜(即第一薄膜和第二薄膜)，这种双层薄膜的结构可以更好的保护过孔位置免于氧化、腐蚀，从而使得产品具有更好的长期使用信赖性。同时，由于本发明实施例的阵列基板的制作方法过程中始终保留了栅线及数据线上方的过孔，那么与现有技术相比，无需再进行过孔刻蚀的步骤，开创性地将制作阵列基板所需的光刻工艺的次数减少为4次(针对于ADS技术)，而对于TN模式的阵列基板和OLED的阵列基板，光刻工艺的次数则减少为了3次。
本发明提供的一种阵列基板的制作方法，通过在基板上形成包括栅电极和栅线的图形，并在非显示区域的栅线上方第一过孔预留位置设置光刻胶，在完成前述步骤的基板上形成TFT各功能层及数据线的图形，并在非显示区域数据线上第二过孔预留位置设置光刻胶，在完成前述步骤的基板上形成包括第一像素电极的图形，然后形成钝化层，在完成前述步骤的基板上去除所述第一过孔预留位置上设置的光刻胶及其上方的膜层，同时去除所述第二过孔预留位置上设置的光刻胶以及其上方的膜层，以形成第一过孔及第二过孔。通过该方案，由于，在形成包括栅电极、栅线、TFT各功能层、数据线及第一像素电极的图形的过程中，在非显示区域的栅线上方第一过孔预留位置设置光刻胶，以及在非显示区域数据线上第二过孔预留位置设置光刻胶，进而在去除所述第一过孔预留位置上设置的光刻胶及其上方的膜层，同时去除所述第二过孔预留位置上设置的光刻胶以及其上方的膜层后，形成了第一过孔及第二过孔，因此，与现有技术相比减少了在栅线和数据线上方刻蚀出过孔的步骤，减少了光刻工艺的次数，降低显示装置的制作成本，提高产品的良品率。
本发明实施例提供一种阵列基板，对应于上述的阵列基板的制作方法，包括：
基板；
设置于所述基板上的栅电极和栅线，在非显示区域所述栅线上方形成有第一过孔；
设置于所述栅电极上的TFT各功能层；
设置于所述基板上的数据线，在非显示区域所述数据线上方形成有第二过孔；
设置于所述数据线上的第一薄膜；
设置于所述基板上的钝化层。
进一步地，所述第一薄膜还设置于所述第一过孔内。
其中，由上述阵列基板的制作方法可知，所述第一薄膜为在完成前述步骤的基板上形成第一导电薄膜后，与显示区域的第一像素电极同层刻蚀形成的。
进一步地，所述阵列基板，还包括：
设置于所述第一过孔内的第一薄膜上及所述第二过孔内的第二薄膜。
其中，由上述阵列基板的制作方法可知，所述第二薄膜为在完成前述步骤的基板上形成第二导电薄膜后，与显示区域的第二像素电极同层刻蚀形成的。
进一步地，所述栅线的材料包括铬Cr、钨W、钛Ti、钽Ta、钼Mo、铝Al或铜Cu中的一种或两种以上的组合。
进一步地，所述第一像素电极和/或所述第二像素电极的材料为铟锡金属氧化物ITO或IZO。
本发明实施例提供一种显示装置，包括具有上述任意特征的阵列基板。该显示装置可以为液晶显示装置，包括相对平行设置的彩膜基板和上述实施例所提出的阵列基板，以及填充于所述彩膜基板和阵列基板之间的液晶；该显示装置也可以为OLED显示装置，包括上述实施例所提出的阵列基板，以及蒸镀于该阵列基板之上的有机发光材料及封装盖板。
本发明实施例提供的液晶显示装置，所述液晶显示装置可以为液晶显示器、液晶电视、数码相框、手机、平板电脑等具有显示功能的产品或者部本发明不做限制。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种阵列基板的制作方法，其特征在于，包括：
步骤1、在基板上形成包括栅电极和栅线的图形，并在非显示区域的栅线上方第一过孔预留位置设置光刻胶；
步骤2、在完成前述步骤的基板上形成TFT各功能层及数据线的图形，并在非显示区域数据线上方第二过孔预留位置设置光刻胶；
步骤3、在完成前述步骤的基板上形成包括第一像素电极的图形，然后形成钝化层；
步骤4、在完成前述步骤的基板上去除所述第一过孔预留位置上方设置的光刻胶及其上方的膜层，同时去除所述第二过孔预留位置上设置的光刻胶以及其上方的膜层，以形成第一过孔及第二过孔。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，
所述步骤2与所述步骤3之间，还包括：
去除所述非显示区域的栅线上方第一过孔预留位置的光刻胶及其上方的膜层；
所述步骤3还包括：
在所述第一像素电极与所述钝化层之间，与第一过孔预留位置相对应的位置上设置光刻胶。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤1包括：
在所述基板上形成栅金属薄膜；
在所述栅金属薄膜上形成第一光刻胶；
对所述第一光刻胶进行半曝光工艺，显影处理后形成第一光刻胶完全保留区域、第一光刻胶部分保留区域以及第一光刻胶完全去除区域，其中，所述第一光刻胶完全保留区域对应于栅线上方第一过孔预留位置，第一光刻胶部分保留区域对应于所述栅电极；
刻蚀所述第一光刻胶完全去除区域对应的所述栅金属薄膜，以形成包括所述栅电极和栅线的图形；
去除所述第一光刻胶部分保留区域的第一光刻胶，并在非显示区域的栅线上方第一过孔预留位置保留部分光刻胶。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述TFT各功能层包括有源层、源电极、漏电极和TFT沟道。
5.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述步骤2包括：
在完成前述步骤的基板上形成半导体薄膜、掺杂半导体薄膜和源漏金属薄膜；
在所述源漏金属薄膜上形成第二光刻胶；
对所述第二光刻胶进行半曝光工艺，显影处理后形成第二光刻胶完全保留区域、第二光刻胶部分保留区域以及第二光刻胶完全去除区域，其中，所述第二光刻胶完全保留区域对应于所述数据线上第二过孔预留位置、源电极和漏电极，所述第二光刻胶部分保留区域对应于所述TFT沟道；
刻蚀所述第二光刻胶完全去除区域对应的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，以形成包括有源层、源电极和漏电极的图形；
去除所述第二光刻胶部分保留区域的第二光刻胶，并在所述数据线上第二过孔预留位置保留部分光刻胶。
6.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述步骤3包括：
在完成前述步骤的基板上形成第一导电薄膜；
在所述第一导电薄膜上形成第三光刻胶；
对所述第三光刻胶进行半曝光工艺，显影处理后形成第三光刻胶完全保留区域、第三光刻胶部分保留区域以及第三光刻胶完全去除区域，其中，所述第三光刻胶完全保留区域对应于所述数据线上第二过孔预留位置及栅线上方第一过孔预留位置；
刻蚀所述第三光刻胶完全去除区域对应的所述第一导电薄膜，以在所述栅线上方第一过孔预留位置及数据线上第二过孔预留位置上形成包括第一薄膜的图形；
去除所述第三光刻胶部分保留区域的第三光刻胶。
7.根据权利要求1或2所述的阵列基板的制作方法，其特征在于，所述步骤4后，还包括：
步骤5、在所述第一过孔内及所述第二过孔内形成包括第二薄膜的图形。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述步骤5包括：
在完成前述步骤的基板上形成第二导电薄膜；
在所述第二导电薄膜上形成第四光刻胶；
对所述第四光刻胶进行曝光工艺，显影处理后形成第四光刻胶完全保留区域以及第四光刻胶完全去除区域，其中，所述第四光刻胶完全保留区域对应于所述第一过孔及所述第二过孔；
去除所述第四光刻胶完全保留区域的第四光刻胶。
9.一种阵列基板，其特征在于，包括：
基板；
设置于所述基板上的栅电极和栅线，在非显示区域所述栅线上方形成有第一过孔；
设置于所述栅电极上的TFT各功能层；
设置于所述基板上的数据线，在非显示区域所述数据线上方形成有第二过孔；
设置于所述数据线上的第一薄膜；
设置于所述基板上的钝化层。
10.根据权利要求9所述的阵列基板，其特征在于，所述第一薄膜还设置于所述第一过孔内。
11.根据权利要求9或10所述的阵列基板，其特征在于，还包括：
设置于所述第一过孔内的第一薄膜上及所述第二过孔内的第二薄膜。
12.一种显示装置，其特征在于，包括如权利要求9-11中任一项所述的阵列基板。
CN2013100419326A 2013-02-01 2013-02-01 一种阵列基板及其制作方法、显示装置 Pending CN103117284A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2013100419326A CN103117284A (zh) 2013-02-01 2013-02-01 一种阵列基板及其制作方法、显示装置
PCT/CN2013/074848 WO2014117444A1 (zh) 2013-02-01 2013-04-27 阵列基板及其制作方法、显示装置
US14/348,297 US9576989B2 (en) 2013-02-01 2013-04-27 Array substrate and the method for making the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013100419326A CN103117284A (zh) 2013-02-01 2013-02-01 一种阵列基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN103117284A true CN103117284A (zh) 2013-05-22

Family

ID=48415611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100419326A Pending CN103117284A (zh) 2013-02-01 2013-02-01 一种阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US9576989B2 (zh)
CN (1) CN103117284A (zh)
WO (1) WO2014117444A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538408A (zh) * 2015-01-14 2015-04-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
US20180292694A1 (en) * 2017-04-11 2018-10-11 Shenzhen China Star Optoelectronics Technology Co. , Ltd. A method for improving the mask stripping efficiency of an array substrate, an array substrate and a display panel
CN107195635B (zh) * 2017-05-12 2020-05-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179053A (zh) * 2007-12-05 2008-05-14 上海广电光电子有限公司 薄膜晶体管阵列基板及其制造方法
CN101236932A (zh) * 2008-03-07 2008-08-06 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
CN101556935A (zh) * 2009-05-14 2009-10-14 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法
CN101728333A (zh) * 2008-10-10 2010-06-09 华映视讯（吴江）有限公司 阵列基板的制造方法
CN102681276A (zh) * 2012-02-28 2012-09-19 京东方科技集团股份有限公司 阵列基板及其制造方法以及包括该阵列基板的显示装置
CN102707523A (zh) * 2012-04-20 2012-10-03 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101061844B1 (ko) * 2004-06-29 2011-09-02 삼성전자주식회사 박막 표시판의 제조 방법
KR100846974B1 (ko) * 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
KR101319301B1 (ko) * 2006-12-15 2013-10-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100922802B1 (ko) 2006-12-29 2009-10-21 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
CN102023433B (zh) * 2009-09-18 2012-02-29 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102237305B (zh) * 2010-05-06 2013-10-16 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN102456619B (zh) * 2010-10-22 2014-01-15 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179053A (zh) * 2007-12-05 2008-05-14 上海广电光电子有限公司 薄膜晶体管阵列基板及其制造方法
CN101236932A (zh) * 2008-03-07 2008-08-06 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
CN101728333A (zh) * 2008-10-10 2010-06-09 华映视讯（吴江）有限公司 阵列基板的制造方法
CN101556935A (zh) * 2009-05-14 2009-10-14 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法
CN102681276A (zh) * 2012-02-28 2012-09-19 京东方科技集团股份有限公司 阵列基板及其制造方法以及包括该阵列基板的显示装置
CN102707523A (zh) * 2012-04-20 2012-10-03 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538408A (zh) * 2015-01-14 2015-04-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN104538408B (zh) * 2015-01-14 2018-05-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置

Also Published As

Publication number Publication date
US20160111455A1 (en) 2016-04-21
US9576989B2 (en) 2017-02-21
WO2014117444A1 (zh) 2014-08-07

Similar Documents

Publication Publication Date Title
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN102629577B (zh) 一种tft阵列基板及其制造方法和显示装置
KR102248645B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN102903675B (zh) 一种tft阵列基板、制作方法及显示装置
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
CN103325792A (zh) 一种阵列基板及制备方法、显示装置
CN103928406A (zh) 阵列基板的制备方法、阵列基板、显示装置
CN102629584B (zh) 一种阵列基板及其制造方法和显示器件
US9171941B2 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
US9305945B2 (en) TFT array substrate, manufacturing method of the same and display device
CN103022056B (zh) 一种阵列基板及制备方法、显示装置
JP2015515125A (ja) 薄膜トランジスタのアレイ基板及びその製造方法、並びに電子デバイス
US9281325B2 (en) Array substrate, manufacturing method thereof and display device
CN102931138B (zh) 阵列基板及其制造方法、显示装置
CN103165529A (zh) 一种阵列基板的制备方法
CN104090401A (zh) 阵列基板及其制备方法、显示装置
US9230995B2 (en) Array substrate, manufacturing method thereof and display device
US20140071553A1 (en) Color filter substrate, tft array substrate, manufacturing method of the same, and liquid crystal display panel
CN103676390A (zh) 一种阵列基板及其制作方法、显示装置
CN103117284A (zh) 一种阵列基板及其制作方法、显示装置
CN105097837A (zh) 阵列基板及其制作方法、显示装置
CN102610564B (zh) Tft阵列基板的制作方法
CN102637634B (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130522