CN105632896B - 制造薄膜晶体管的方法 - Google Patents

制造薄膜晶体管的方法 Download PDF

Info

Publication number
CN105632896B
CN105632896B CN201610061764.0A CN201610061764A CN105632896B CN 105632896 B CN105632896 B CN 105632896B CN 201610061764 A CN201610061764 A CN 201610061764A CN 105632896 B CN105632896 B CN 105632896B
Authority
CN
China
Prior art keywords
gate insulating
insulating layer
layer
tft
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610061764.0A
Other languages
English (en)
Other versions
CN105632896A (zh
Inventor
蔡良毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610061764.0A priority Critical patent/CN105632896B/zh
Publication of CN105632896A publication Critical patent/CN105632896A/zh
Priority to PCT/CN2016/089760 priority patent/WO2017128633A1/zh
Priority to US15/119,718 priority patent/US20180068855A1/en
Application granted granted Critical
Publication of CN105632896B publication Critical patent/CN105632896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/515—Insulating materials associated therewith with cavities, e.g. containing a gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明提供了一种制造薄膜晶体管的方法，所述方法包括设置基底；在基底上设置栅极，在栅极上设置栅极绝缘层，在栅极绝缘层上设置半导体层，在半导体层上分别设置源极和漏极，在源极和漏极上设置钝化层，在钝化层上设置像素电极。其中，所述栅极绝缘层由多孔的SiO2形成。

Description

制造薄膜晶体管的方法
技术领域
本发明属于薄膜晶体管领域，具体地讲，涉及一种制造薄膜晶体管的方法。
背景技术
TFT－LCD(彩色薄膜晶体管液晶显示器)主要应用于计算机、视频终端、通讯及仪器仪表等行业。主要应用领域有笔记本电脑、台式计算机监视器、工作站、工业监视器、全球卫星定位系统(GPS)、个人数据处理、游戏机、可视电话、便携式VCD、DVD以及其它一些便携装置。经过不断的发展创新，TFT-LCD迅速成长为主流显示器.
TFT-LCD的工作原理是通过电压的变化控制每个像素的开关，精准地控制每个像素的颜色和亮度，从而得到需要的画面。
现市场上主流的TFT-LCD需要较大的驱动电压(一般驱动电压大于10V)才能正常的工作，并且需要足够的电流开关比。工作电压较大导致了高功耗和较大寄生电容，不利于便携式电子产品的设计。
公开号为CN103762178A的中国专利申请公开了一种低温多晶硅薄膜晶体管的制造方法，所述方法包括通过多次PECVD工序形成复合的栅极绝缘层，其中，所述栅极绝缘层包括SiO2。该中方法工序复杂，且制造成本增加。
发明内容
本发明的目的在于克服上述现有技术的不足，提供一种可以降低TFT-LCD的工作电压和减小寄生电容的制造TFT的方法。这种方法能够改善TFT的工作电压，从而提高TFT产品的质量，降低功耗。
根据本发明的示例性实施例，提供了一种制造薄膜晶体管的方法，所述方法可以包括以下步骤：设置基底，在基底上设置栅极，在栅极上设置栅极绝缘层，在栅极绝缘层上设置半导体层，在半导体层上分别设置源极和漏极，在源极和漏极上设置钝化层，在钝化层上设置像素电极，其中，所述栅极绝缘层由多孔的SiO2形成。
根据本发明的示例性实施例，形成栅极绝缘层的步骤可以包括：以SiH4和O2作为反应气体在栅极上沉积多孔的SiO2作为栅极绝缘层。
根据本发明的示例性实施例，可以通过等离子体增强的化学气相沉积方法来沉积多孔的SiO2。
根据本发明的示例性实施例，所述栅极绝缘层的厚度可以为
根据本发明的示例性实施例，形成半导体层的步骤可以包括：在栅极绝缘层上设置光阻层以覆盖栅极绝缘层的大部分表面，并使栅极绝缘层的与栅极对应的区域暴露；使用H3PO4处理栅极绝缘层的被暴露的区域，以使-PO3H2进入栅极绝缘层的多孔的SiO2中；在光阻层上以及栅极绝缘层的暴露的部分上沉积半导体氧化物，然后剥离光阻层以及沉积在光阻层上的半导体氧化物，从而形成半导体层。
根据本发明的示例性实施例，可以采用物理气相沉积的方法在暴露的栅极绝缘层和光阻层上沉积半导体氧化物。
根据本发明的示例性实施例，使用H3PO4处理栅极绝缘层可以包括使用60wt％～80wt％的H3PO4对栅极绝缘层进行喷淋和/或浸泡处理。
根据本发明的示例性实施例，光阻层可以为正性光阻层。
根据本发明的示例性实施例，光阻层的厚度可以为1μm-2μm。
根据本发明的示例性实施例，半导体层可以包括铟镓锌氧化物。
通过结合示例性实施例的本发明的以上描述，根据本发明的制造薄膜晶体管的方法能够改善TFT的工作电压，从而提高TFT产品的质量，降低功耗。
附图说明
通过结合附图的示例性实施例的以下描述，本发明的各方面将变得清楚。其中，
图1是示意性地示出根据本发明的示例性实施例的制造薄膜晶体管的方法中制造栅极的步骤；
图2是示意性地示出根据本发明的示例性实施例的制造薄膜晶体管的方法中制造栅极绝缘层的步骤；
图3A-图3C是顺序地示意性地示出根据本发明的示例性实施例的制造薄膜晶体管的方法中制造半导体层的步骤，其中，图3A是示意性地示出根据本发明的示例性实施例的制造薄膜晶体管的方法中在栅极绝缘层上设置光阻层的步骤，图3B是示意性地示出根据本发明的示例性实施例的制造薄膜晶体管的方法中在暴露的栅极绝缘层上和光阻层上设置半导体氧化物的步骤，图3C是示意性地示出根据本发明的示例性实施例的制造薄膜晶体管的方法中在栅极绝缘层上形成岛状的半导体层的步骤；
图4是示意性地示出根据本发明的示例性实施例的制造薄膜晶体管的方法中在半导体层上分别形成源极、漏极、钝化层和像素电极层的步骤。
具体实施方式
TFT-LCD的工作原理是通过电压的变化控制每个像素的开关，精准地控制每个像素的的颜色和亮度，从而得到需要的画面。然而，现市场上主流的TFT-LCD需要较大的驱动电压(一般驱动电压大于10V)才能正常的工作，并且需要足够的电流开关比。工作电压较大导致了高功耗和较大寄生电容，不利于便携式电子产品的设计。
下面将要参照附图描述的本发明的示例性实施例提供了一种制造薄膜晶体管的方法，所述方法使用SiH4和O2作为反应气体，通过PECVD的方法沉积多孔SiO2作为TFT的栅极绝缘层，从而有效地减少了寄生电容并且降低了功耗。
以下，将结合附图来详细描述本发明的示例性实施例，然而，本发明的保护范围不受附图和下面将要描述的示例性实施例的限制。下面的示例性实施例的描述是为了让本领域技术人员能够更充分地了解本发明的具体实施，并将本发明的范围更充分地传递给本领域技术人员。在附图中，为了清楚性，可以夸大层和区域的厚度。此外，同样的附图标记始终指示为同样的元件。
图1是示意性地示出根据本发明的示例性实施例的制造薄膜晶体管的方法中制造栅极的步骤。图2是示意性地示出根据本发明的示例性实施例的制造薄膜晶体管的方法中制造栅极绝缘层的步骤。图3A-图3C是示意性地示出根据本发明的示例性实施例的制造薄膜晶体管的方法中制造半导体层的步骤，其中，图3A是示意性地示出根据本发明的示例性实施例的制造薄膜晶体管的方法中在栅极绝缘层上设置光阻层的步骤，图3B是示意性地示出根据本发明的示例性实施例的制造薄膜晶体管的方法中在暴露的栅极绝缘层上和光阻层上设置半导体氧化物的步骤，图3C是示意性地示出根据本发明的示例性实施例的制造薄膜晶体管的方法中在栅极绝缘层上形成孤岛状的半导体层的步骤。图4是示意性地示出根据本发明的示例性实施例的制造薄膜晶体管的方法中在半导体层上分别形成源极、漏极、钝化层和像素电极层的步骤。
以下将结合图1至图4来充分地描述根据本发明的示例性实施例的制造薄膜晶体管的方法。
参照图1-图4，根据本发明的示例性实施例的制造薄膜晶体管的方法包括以下步骤：
首先，如图1所示，设置基底SU，并在基底上设置栅极G。
根据本发明的示例性实施例，基底SU可以为本领域所普遍使用的玻璃基底等，但本发明不限于此。可使用蚀刻等工艺将栅极G形成在基底上。此外，为了避免在蚀刻过程中金属粒子进入到基底SU，可以在基底SU与栅极G之间设置缓冲层。
然后，如图2所示，在栅极G和基底SU的暴露的部分上形成栅极绝缘层。
根据本发明的示例性实施例，栅极绝缘层GI由多孔的SiO2形成。可以使用等离子增强的化学气相沉积(PECVD)在栅极G和基底SU的暴露的部分上沉积多孔的SiO2，以形成具有预定厚度的栅极绝缘层G1。优选地，在沉积过程中，可以在室温(例如，5℃～35℃)下以SiH4和O2作为反应气体。优选地，形成的栅极绝缘层GI的厚度可以为大约但本发明不限于此。
在栅极绝缘层GI形成之后，在栅极绝缘层GI上设置半导体层SE，如图3A至图3C所示。
根据本发明的示例性实施例，参照图3A至图3C，设置半导体层SE的步骤优选地，可以包括但不限于以下方面：
(1)在栅极绝缘层GI的部分上设置光阻层PR，如图3A所示。具体地，如图3A所示，可以在栅极绝缘层GI上设置具有预定厚度的光阻层PR，例如，1μm-2μm，以覆盖栅极绝缘层GI的大部分表面，并使栅极绝缘层GI的与栅极G对应的区域暴露，从而保护金属线。换言之，光阻层PR被设置为使与栅极G对应的栅极绝缘层GI的部分区域暴露，并且覆盖栅极绝缘层GI的其它区域。可以通过沉积和掩模等方式来实现上述目的，但本发明不限于此。优选地，可以在栅极绝缘层GI上设置正性光阻层。此外，优选地，在形成光阻层PR后，可以使用高浓度(例如，60wt％～80wt％)的H3PO4处理(例如，喷淋处理、浸泡处理等)栅极绝缘层GI的被暴露的区域预定时间段，从而可以使-PO3H2进入栅极绝缘层GI的多孔的SiO2中。
(2)在光阻层PR和栅极绝缘层GI的被暴露的部分上沉积半导体氧化物SO，如图3B所示。根据本发明的示例性实施例，可以采用物理气相沉积(PVD)的方法在暴露的栅极绝缘层GI和光阻层PR上沉积半导体氧化物SO。此外，根据本发明的示例性实施例的半导体氧化物SO可以为IGZO(铟镓锌氧化物)。
(3)使用诸如剥离液(例如，Strip剥离液)等剥离光阻层PR(例如，正性光阻层)以及沉积在光阻层PR上的半导体氧化物(例如，IGZO)SO，从而形成半导体层SE，如图3C所示。根据本发明的一个示例性实施例，由于栅极绝缘层GI的与栅极G对应的区域上并未形成有光阻层PR，即，栅极绝缘层GI的与栅极G对应的区域与半导体层SE直接接触，因此，在剥离光阻层PR后，位于栅极绝缘层GI的与栅极G对应的区域上的半导体层SE未被剥离而保留在栅极绝缘层GI上。根据本发明的一个示例性实施例，在将光阻层PR和沉积在光阻层上的半导体氧化物SO剥离后，形成了岛状IGZO半导体层SE。
在半导体层SE形成之后，可以根据现有技术而在半导体层SE上分别依次地设置源极S和漏极D、钝化层PV以及像素电极层PE等。例如，如图4所示，根据本发明的示例性实施例，可以使用成膜或掩模的方法在半导体层SE上形成源极S和漏极D，使得它们位于同一层上，然后在源极S和漏极D上形成钝化层PV，并在形成的钝化层上形成像素电极PE，从而制造出薄膜晶体管，
以上，结合附图详细描述了根据本发明的示例性实施例的制造薄膜晶体管的方法。通过使用上述方法，采用多孔的SiO2作为栅极绝缘层，使得TFT沟道在电场驱动下和TFT沟道电子相互耦合形成大的双电层(EDL)电容。此外，在栅极绝缘层形成后，通过H3PO4对多孔的SiO2进行处理，使得经H3PO4处理后的多孔的SiO2中的质子导电特性增强。这是由于连接在SiO2颗粒表面的-PO3H2相互作用形成了Grotthuss链，而H+可以在Grotthuss链构成的输运网络中自由跳跃，使得薄膜的质子传递能力得以增强。磷酸处理后的EDL电容增大使得栅极和沟道之间耦合增强，从而使栅极电压能够感应更多的沟道电子，达到减小寄生电容和降低工作电压的作用。

Claims (9)

1.一种制造薄膜晶体管的方法，其特征在于，所述方法包括以下步骤：
设置基底，
在基底上设置栅极，
在栅极上设置栅极绝缘层，
在栅极绝缘层上设置半导体层，
在半导体层上分别设置源极和漏极，
在源极和漏极上设置钝化层，
在钝化层上设置像素电极，
其中，所述栅极绝缘层由多孔的SiO2形成；
形成半导体层的步骤包括：
在栅极绝缘层上设置光阻层以覆盖栅极绝缘层的大部分表面，并使栅极绝缘层的与栅极对应的区域暴露，
使用H3PO4处理栅极绝缘层的被暴露的区域，以使-PO3H2进入栅极绝缘层的多孔的SiO2中，
在光阻层上以及栅极绝缘层的暴露的部分上沉积半导体氧化物，然后剥离光阻层以及沉积在光阻层上的半导体氧化物，从而形成半导体层。
2.如权利要求1所述的方法，其中，形成栅极绝缘层的步骤包括：
以SiH4和O2作为反应气体在栅极上沉积多孔的SiO2作为栅极绝缘层。
3.如权利要求2所述的方法，其中，采用等离子体增强的化学气相沉积方法来沉积多孔的SiO2。
4.如权利要求2所述的方法，其中，所述栅极绝缘层的厚度为
5.如权利要求1所述的方法，其中，采用物理气相沉积的方法在暴露的栅极绝缘层和光阻层上沉积半导体氧化物。
6.如权利要求1所述的方法，其中，使用H3PO4处理栅极绝缘层包括使用60wt％～80wt％的H3PO4对栅极绝缘层进行喷淋和/或浸泡处理。
7.如权利要求1所述的方法，其中，光阻层为正性光阻层。
8.如权利要求1所述的方法，其中，光阻层的厚度为1μm-2μm。
9.如权利要求1所述的方法，其中，半导体层包括铟镓锌氧化物。
CN201610061764.0A 2016-01-28 2016-01-28 制造薄膜晶体管的方法 Active CN105632896B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610061764.0A CN105632896B (zh) 2016-01-28 2016-01-28 制造薄膜晶体管的方法
PCT/CN2016/089760 WO2017128633A1 (zh) 2016-01-28 2016-07-12 制造薄膜晶体管的方法
US15/119,718 US20180068855A1 (en) 2016-01-28 2016-07-12 Method of Manufacturing Thin Film Transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610061764.0A CN105632896B (zh) 2016-01-28 2016-01-28 制造薄膜晶体管的方法

Publications (2)

Publication Number Publication Date
CN105632896A CN105632896A (zh) 2016-06-01
CN105632896B true CN105632896B (zh) 2018-06-15

Family

ID=56047701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610061764.0A Active CN105632896B (zh) 2016-01-28 2016-01-28 制造薄膜晶体管的方法

Country Status (3)

Country Link
US (1) US20180068855A1 (zh)
CN (1) CN105632896B (zh)
WO (1) WO2017128633A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
CN106653688B (zh) * 2016-12-30 2019-10-18 惠科股份有限公司 主动阵列基板的制造方法
CN107799466B (zh) 2017-11-16 2020-04-07 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法
CN113013253B (zh) * 2021-02-24 2022-06-28 中国科学院宁波材料技术与工程研究所 一种p型薄膜晶体管及其制备方法和反相器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651316A (zh) * 2011-05-09 2012-08-29 京东方科技集团股份有限公司 过孔的刻蚀方法、阵列基板、液晶面板及显示设备
CN102651340A (zh) * 2011-12-31 2012-08-29 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
CN103915379A (zh) * 2014-03-24 2014-07-09 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板的制造方法
CN104078501A (zh) * 2014-06-13 2014-10-01 上海交通大学 一种基于二维半导体材料的低压场效应晶体管

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261880B1 (en) * 1999-05-24 2001-07-17 Chi Mei Electronics Corp Process for manufacturing thin film transistors
CN100426467C (zh) * 2004-12-25 2008-10-15 鸿富锦精密工业（深圳）有限公司 一种成长超薄闸极氧化层的方法
KR20060084589A (ko) * 2005-01-20 2006-07-25 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
CN100466182C (zh) * 2007-01-04 2009-03-04 北京京东方光电科技有限公司 金属导线、电极及薄膜晶体管阵列基板的制造方法
CN101819363B (zh) * 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
WO2011037829A2 (en) * 2009-09-24 2011-03-31 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride tfts using wet process for source-drain metal etch
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
KR101627136B1 (ko) * 2010-02-19 2016-06-07 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8883555B2 (en) * 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
WO2012066996A1 (ja) * 2010-11-16 2012-05-24 シャープ株式会社 表示装置
TWI458110B (zh) * 2011-04-15 2014-10-21 E Ink Holdings Inc 光電二極體、光感測元件及其製備方法
CN102646632B (zh) * 2012-03-08 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN102629592A (zh) * 2012-03-23 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103117284A (zh) * 2013-02-01 2013-05-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US20170329185A1 (en) * 2014-11-28 2017-11-16 Sharp Kabushiki Kaisha Liquid crystal display device
CN105990448B (zh) * 2015-02-16 2019-06-18 南京瀚宇彩欣科技有限责任公司 薄膜晶体管
CN104952935B (zh) * 2015-07-14 2018-06-22 深圳市华星光电技术有限公司 一种薄膜晶体管结构及其制备方法
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651316A (zh) * 2011-05-09 2012-08-29 京东方科技集团股份有限公司 过孔的刻蚀方法、阵列基板、液晶面板及显示设备
CN102651340A (zh) * 2011-12-31 2012-08-29 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
CN103915379A (zh) * 2014-03-24 2014-07-09 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板的制造方法
CN104078501A (zh) * 2014-06-13 2014-10-01 上海交通大学 一种基于二维半导体材料的低压场效应晶体管

Also Published As

Publication number Publication date
CN105632896A (zh) 2016-06-01
WO2017128633A1 (zh) 2017-08-03
US20180068855A1 (en) 2018-03-08

Similar Documents

Publication Publication Date Title
TWI639717B (zh) 製造氧化物薄膜電晶體陣列之方法以及含有氧化物薄膜電晶體陣列之裝置（一）
CN102646632B (zh) 阵列基板及其制作方法和显示装置
CN105632896B (zh) 制造薄膜晶体管的方法
CN106024608B (zh) 一种薄膜晶体管及其制作方法、衬底基板及显示装置
CN105655291B (zh) 一种阵列基板的制作方法、阵列基板和显示面板
US10629745B2 (en) Manufacturing method and structure of oxide thin film transistor
US10367081B2 (en) Method of manufacturing thin film transistor
CN108550625A (zh) 一种薄膜晶体管及其制作方法
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN102496625A (zh) 薄膜晶体管、画素结构及其制造方法
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
CN109872973A (zh) 一种阵列基板及其制造方法
US10529750B2 (en) LTPS array substrate and method for producing the same
KR20200078621A (ko) Tft 기판 및 이의 제조 방법
US9240424B2 (en) Thin film transistor array substrate and producing method thereof
CN108646487A (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
US9893197B2 (en) Thin film transistor substrate, manufacturing method thereof, and liquid crystal display panel using same
US20180122840A1 (en) Ltps array substrate and method for producing the same
CN103700668A (zh) 一种阵列基板及其制备方法和显示装置
CN108198819A (zh) 一种阵列基板及其制备方法
CN105374687B (zh) 薄膜晶体管的制造方法
CN107240550B (zh) 薄膜晶体管制造方法及阵列基板的制作方法
CN113488390B (zh) 一种薄膜晶体管的制备方法及薄膜晶体管
CN106226965A (zh) 一种基于igzo‑tft的boa液晶面板的结构及制作方法
CN106409842A (zh) 顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant