CN109872973A - 一种阵列基板及其制造方法 - Google Patents

Abstract

本发明公开了一种阵列基板及其制造方法，属于液晶显示制造领域，本发明通过将像素电极、半导体层、源极、漏极集成到一道掩膜版上，半导体层和像素电极层同层设置，并且同时形成，通过离子注入的方式，使得半导体像素电极导体化，最终实现减少掩膜版数量，提升生产效率，降低生产成本的目的。

Description

一种阵列基板及其制造方法

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及其制造方法。

背景技术

边缘场开关(Fringe Field Switching，简称FFS)技术，是目前的一种液晶显示器技术，是液晶界为解决大尺寸，高清晰桌面显示器和液晶电视应用而开发的一种广视角技术。FFS液晶面板具有响应时间快、光透过率高，宽视角等优点，但是由于FFS液晶面板采用两层氧化铟锡(Indium tin oxide，简称ITO)来制作，它本身的制作流程要比一般的液晶面板要多一到两道掩膜版(掩膜版)工艺。

为了缩减成本，提升产能，增强氧化物薄膜晶体管竞争力，对减掩膜版技术进行了开发研究，在新型氧化物半导体技术(采用背沟道刻蚀(Back Channel Etching，BCE)，与9道量产工艺(采用刻蚀阻挡层(Etching Stop Layer，ES L)相比，减少1道掩膜版为8Mask)基础之上，通过采用半透掩膜(Half Tone Mask，HTM)技术，同时端子区采用Pas2/Pas1/GI三层一次刻蚀技术，顶层透明电极连接第一层金属和第二层金属，进一步缩减GI Mask和有源层Mask变为 6道掩膜版，成本依旧很高。

发明内容

为了解决上述问题，本发明提供了一种阵列基板的制造方法，该方法将像素电极、半导体层、源极、漏极集成到一道掩膜版上，半导体层和像素电极层同层设置，并且同时形成，通过离子注入的方式，使得半导体像素电极导体化，最终实现减少掩膜版数量，4道掩膜版完成生产，提升生产效率，降低生产成本的目的。

本发明公开了一种阵列基板的制造方法，该方法包括以下步骤：

第一步，在玻璃基板上形成位于显示区的栅极以及位于端子区的扫描线；

第二步，形成覆盖扫描线和栅极的栅极绝缘层；

第三步，依次形成覆盖栅极绝缘层的氧化物半导体层以及覆盖氧化物半导体层的第二金属层，在第二金属层上涂覆并形成光阻层，采用半色调掩膜版进行曝光，并通过第一次刻蚀、第一次灰化、第二次刻蚀、离子注入、第二次灰化以及第三次刻蚀形成位于端子区的数据线以及位于显示区的源极、漏极、沟道区以及与漏极接触的像素电极；

第四步，形成第一绝缘层，涂覆光阻和曝光刻蚀形成扫描线和数据线上方的接触孔；

第五步，形成第一透明电极，涂覆光阻和曝光刻蚀在显示区形成独立的公共电极，在端子区形成连接扫描线和数据线的公共电极。

优选的，第三步中，所述半色调掩膜版包括第一半透区、第二半透区、全遮区以及全透区，所述第一半透区与像素电极对应，所述第二半透区与沟道区对应，所述全遮区与源极、漏极和数据线对应。

优选的，所述第一半透区的透过率大于第二半透区的透过率，第一半透区、第二半透区的透过率在10％-50％之间。

优选的，所述曝光完成后，第一半透区对应第一薄光阻区，第二半透区对应第二薄光阻区，全遮区对应厚光阻区，全透区对应无光阻区。

优选的，所述第一次刻蚀是对无光阻区的第二金属层和半导体层采用含氟酮酸进行完全刻蚀；所述第一次灰化是对第一薄光阻区的光阻进行灰化，所述第二次刻蚀是对第一薄光阻区的第二金属层进行刻蚀，保留半导体层，形成半导体像素电极；所述第二次灰化是对第二薄光阻区的光阻进行灰化，所述第三次刻蚀是对第二薄光阻区的第二金属层进行刻蚀，形成沟道区半导体层。

优选的，所述离子注入是对半导体像素电极进行离子注入，使得半导体层导体化形成像素电极。

优选的，所述离子为氢离子或氩离子。

优选的，所述离子注入还包括高温加热，高温加热使得离子横向扩散，让像素电极与漏极充分接触。

优选的，所述高温加热的温度为300-450℃。

优选的，所述栅极绝缘层厚栅极绝缘层为双层结构，上层为氮化硅，下层为二氧化硅。

优选的，所述第一金属层厚为所述第一金属层可以是铜、氧化铟锡(ITO)单层金属，也可以是上层是钛下层是铜的双层金属。

优选的，所述第二金属层厚为所述第二金属层是双层金属，上层是钛下层是铜。

优选的，所述氧化物半导体层是铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)、铟镓锌氧化物(IGZO)和氧化铟锡(ITO)单独或者其混合物构成，氧化物半导体层的厚度为

本发明还公开了一种阵列基板，采用上述阵列基板的制造方法制造。

优选的，所述像素电极与氧化物半导体层一体成型，所述像素电极是半导体层导体化后的形成的。

与现有技术相比，本发明通过将像素电极、半导体层、源极、漏极集成到一道掩膜版上，半导体层和像素电极层同层设置，并且同时形成，通过离子注入的方式，使得半导体像素电极导体化，最终实现减少掩膜版数量，提升生产效率，降低生产成本的目的。

附图说明

图1-15为本发明实施例的制造方法流程示意图。

附图标记列表：1-玻璃基板，2-第一金属层，21-栅极，22-扫描线，3-栅极绝缘层，4-半导体层，5-第二金属层，51-源极，52-漏极，53-数据线，6-第一绝缘层，7-公共电极，8-显示区，9-端子区，10-光阻层，101-第一薄光阻区，102- 厚光阻区，103-第二薄光阻区，104-无光阻区，11-半色调掩膜版，111-第一半透区，112-全遮区，113-第二半透区，114-全透区,12-沟道区，13-离子。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。实施例：

图1至图14所示为本发明实施例阵列基板的制造方法示意图，该方法包括以下步骤：

第一步，如图1所示，在玻璃基板1上通过物理溅射沉积方式形成第一金属层2，第一金属层2的厚度为所述第一金属层2可以是铜、氧化铟锡(ITO)单层金属，也可以是上层是钛下层是铜的双层金属。

如图2所示，涂覆光阻和曝光刻蚀形成位于显示区8的栅极21以及位于端子区9的扫描线22；

第二步，如图3所示，通过化学沉积形成覆盖扫描线22和栅极21的栅极绝缘层3。栅极绝缘层3的厚度为栅极绝缘层3为双层结构，上层为氮化硅，下层为二氧化硅。

第三步，如图4所示，依次形成覆盖栅极绝缘层3的氧化物半导体层4以及覆盖氧化物半导体层4的第二金属层5，第二金属层5的厚度为所述第二金属层是双层金属，上层是钛下层是铜。所述氧化物半导体层4是铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)、铟镓锌氧化物(IGZO)和氧化铟锡(ITO) 单独或者其混合物构成，氧化物半导体层4的厚度为如图5所示，在第二金属层5上涂覆并形成光阻层10。

如图6所示，通过一次半色调掩膜版11进行第一次曝光，所述半色调掩膜版11上具有4种透过率，其包括第一半透区111、第二半透区113、全遮区112 以及全透区114，其中第一半透区111的透过率大于第二半透区113的透过率，第一半透区111、第二半透区113的透过率在10％-50％之间，经过半色调掩膜版 11对光阻层10第一曝光完成后，第一半透区111对应位置为第一薄光阻区101，第二半透区113对应位置为第二薄光阻区103，全遮区112对应位置为厚光阻区 103，全透区114对应无光阻区104，无光阻区104没有光阻残留，暴露第二金属层5。

如图7所示，第一次刻蚀，对无光阻区104的第二金属层5和半导体层4采用含氟酮酸进行完全刻蚀，该位置仅保留栅极绝缘层3，在端子区9形成数据线 53。

如图8所示，第一次灰化，将第一薄光阻区101的光阻灰化掉，露出该位置的第二金属层5。

如图9所示，第二次刻蚀，对第一薄光阻区101对应位置的第二金属层5进行刻蚀，仅刻蚀掉第二金属层5，露出该位置的半导体层4，形成半导体像素电极。

如图10所示，离子注入，对半导体像素电极进行离子13注入，使得第一薄光阻区101的半导体层导体化形成像素电极41。离子13为氢离子或氩离子。离子注入还包括高温加热，使用300-450℃高温加热使得离子13横向扩散，让像素电极41与漏极52充分接触。如此便能形成像素电极52与由第二金属层5形成的漏电极52的导通路径。如图11所示，第二次灰化，将第二薄光阻区103 的光阻灰化掉，露出沟道区的第二金属层5。

如图12所示，第三次刻蚀，对第二薄光阻区103对应位置的第二金属层5 进行刻蚀，仅刻蚀掉第二金属层5，露出沟道区12的半导体层4，同时在厚光阻区102对应形成源极51和漏极52，像素电极41与漏极52接触。

如图13所示，剥离剩余光阻层10。

第四步，如图14所示，形成第一绝缘层6，涂覆光阻和曝光刻蚀形成位于端子区9的扫描线22和数据线53上方的接触孔；

第五步，如图15所示，形成第一透明电极，涂覆光阻和曝光刻蚀在显示区8 形成独立的公共电极7，在端子区9形成连接扫描线22和数据线53的公共电极 7。本发明还公开了一种阵列基板，采用上述阵列基板的制造方法制造。阵列基板的像素电极41与氧化物半导体层4一体成型，所述像素电极41是半导体层4 导体化后的形成的。

以上详细描述了本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种等同变换(如数量、形状、位置等)，这些等同变换均属于本发明的保护范围。

Claims (10)

1.一种阵列基板的制造方法，其特征在于：该方法包括以下步骤：

第一步，在玻璃基板上形成位于显示区的栅极以及位于端子区的扫描线；

第二步，形成覆盖扫描线和栅极的栅极绝缘层；

第三步，依次形成覆盖栅极绝缘层的氧化物半导体层以及覆盖氧化物半导体层的第二金属层，在第二金属层上涂覆并形成光阻层，采用半色调掩膜版进行曝光，并通过第一次刻蚀、第一次灰化、第二次刻蚀、离子注入、第二次灰化以及第三次刻蚀形成位于端子区的数据线以及位于显示区的源极、漏极、沟道区以及与漏极接触的像素电极；

第四步，形成第一绝缘层，涂覆光阻和曝光刻蚀形成扫描线和数据线上方的接触孔；

第五步，形成第一透明电极，涂覆光阻和曝光刻蚀在显示区形成独立的公共电极，在端子区形成连接扫描线和数据线的公共电极。

2.根据权利要求1所述的阵列基板的制造方法，其特征在于：第三步中，所述半色调掩膜版包括第一半透区、第二半透区、全遮区以及全透区，所述第一半透区与像素电极对应，所述第二半透区与沟道区对应，所述全遮区与源极、漏极和数据线对应。

3.根据权利要求2所述的阵列基板的制造方法，其特征在于：所述第一半透区的透过率大于第二半透区的透过率，第一半透区、第二半透区的透过率在10％-50％之间。

4.根据权利要求2所述的阵列基板的制造方法，其特征在于：第三步中，所述曝光完成后，第一半透区对应第一薄光阻区，第二半透区对应第二薄光阻区，全遮区对应厚光阻区，全透区对应无光阻区。

5.根据权利要求4所述的阵列基板的制造方法，其特征在于：所述第一次刻蚀是对无光阻区的第二金属层和半导体层采用含氟酮酸进行完全刻蚀；所述第一次灰化是对第一薄光阻区的光阻进行灰化，所述第二次刻蚀是对第一薄光阻区的第二金属层进行刻蚀，保留半导体层，形成半导体像素电极；所述第二次灰化是对第二薄光阻区的光阻进行灰化，所述第三次刻蚀是对第二薄光阻区的第二金属层进行刻蚀，形成沟道区半导体层。

6.根据权利要求5所述的阵列基板的制造方法，其特征在于：所述离子注入是对半导体像素电极进行离子注入，使得半导体层导体化形成像素电极。

7.根据权利要求6所述的阵列基板的制造方法，其特征在于：所述离子注入还包括高温加热，高温加热使得离子横向扩散，让像素电极与漏极充分接触。

8.根据权利要求7所述的阵列基板的制造方法，其特征在于：所述高温加热的温度为300-450℃。

9.一种阵列基板，其特征在于：采用权利要求1所述阵列基板的制造方法制造。

10.根据权利要求9所述的阵列基板，其特征在于：所述像素电极与氧化物半导体层一体成型，所述像素电极是半导体层导体化后的形成的。