CN106033760A - 像素结构的制作方法 - Google Patents
像素结构的制作方法 Download PDFInfo
- Publication number
- CN106033760A CN106033760A CN201510113199.3A CN201510113199A CN106033760A CN 106033760 A CN106033760 A CN 106033760A CN 201510113199 A CN201510113199 A CN 201510113199A CN 106033760 A CN106033760 A CN 106033760A
- Authority
- CN
- China
- Prior art keywords
- pixel electrode
- layer
- electrode
- oxide semiconductor
- dot structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 238000000059 patterning Methods 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 39
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000001459 lithography Methods 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 58
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 20
- 239000011787 zinc oxide Substances 0.000 claims description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052733 gallium Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- 230000003466 anti-cipated effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000002002 slurry Substances 0.000 claims 1
- 240000001439 Opuntia Species 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005334 plasma enhanced chemical vapour deposition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- GZCWPZJOEIAXRU-UHFFFAOYSA-N tin zinc Chemical compound [Zn].[Sn] GZCWPZJOEIAXRU-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种像素结构的制作方法,包含下列步骤。在基板上形成栅极。在基板以及栅极上按序形成绝缘层、金属氧化物半导体层以及金属电极层。应用多灰阶光罩微影工艺,进行下列步骤。将金属氧化物半导体层图案化为通道区与像素电极区。将金属氧化物半导体层的像素电极区导体化为像素电极。将金属电极层图案化为至少一个源极,源极位于通道区上,且通道区至少部分位于源极与像素电极之间。根据本发明的上述步骤,通道区、像素电极、与源极可以通过同一个多灰阶光罩工艺形成,因此减少了工艺中所使用的光罩数量。
Description
技术领域
本发明涉及一种像素结构的制作方法。
背景技术
在液晶显示装置中,使用薄膜晶体管的液晶显示器已经是目前市场主流之一,其中液晶显示器的每一个像素是由对应的薄膜晶体管控制。一般而言,薄膜晶体管的形成方式是通过多道工艺,例如显影工艺以及蚀刻工艺。
对于薄膜晶体管中各层主动元件的结构,例如半导体主动层以及金属电极层,其各自需要有对应的光罩工艺,以形成于所对应的位置。然而,当主动元件之间结构越复杂时,光罩工艺所包含的曝光、显影以及蚀刻工艺也需要进行相对多次,也因此提升了工艺成本。因此,如何能有效降低工艺的成本,实属当前重要研发课题之一,也成为当前相关领域研究的方向。
发明内容
本发明的目的在于提供一种像素结构的制作方法,从而克服现有技术的上述缺陷。
本发明内容的一个方面在于提供一种像素结构的制作方法,包含下列步骤。在基板上形成栅极。在基板以及栅极上按序形成绝缘层、金属氧化物半导体层以及金属电极层。应用多灰阶光罩微影工艺,进行下列步骤。将金属氧化物半导体层图案化为通道区与像素电极区,通道区位于栅极上方,像素电极区与通道区相连接。将金属氧化物半导体层的像素电极区导体化为像素电极,并保留金属氧化物半导体层的另一部分为通道区。将金属电极层图案化为至少一个源极,源极位于通道区上,且通道区至少部分位于源极与像素电极之间。
在部分实施方式中,将金属氧化物半导体层图案化的步骤包含下列步骤。在金属电极层上形成光阻层。通过多灰阶光罩对光阻层进行图案化,以形成图案化光阻层,其中图案化光阻层具有厚度不同的区域并覆盖预计形成通道区与像素电极区的位置。以图案化光阻层为罩幕,图案化金属电极层与金属氧化物半导体层,使得金属氧化物半导体层成为通道区与像素电极区。
在部分实施方式中,将金属氧化物半导体层的像素电极区导体化为像素电极的步骤包含下列步骤。减薄图案化光阻层的厚度,使得像素电极区上的金属电极层曝露出来。以减薄后的图案化光阻层为罩幕,去除曝露出来的金属电极层,以曝露出金属氧化物半导体层的像素电极区。导体化曝露出来的该像素电极区,以形成像素电极。
在部分实施方式中,将金属氧化物半导体层的像素电极区导体化为像素电极的步骤包含电浆处理工艺。
在部分实施方式中,将金属氧化物半导体层的像素电极区导体化为该像素电极的步骤包含含氢电浆处理工艺。
在部分实施方式中,将金属电极层图案化为源极的步骤包含下列步骤。再次减薄图案化光阻层的厚度,使得至少部分位于通道区上的金属电极层曝露出来。以再次减薄后的图案化光阻层为罩幕,去除曝露出来的金属电极层,以至少形成源极。
在部分实施方式中,进行再次减薄图案化光阻层的厚度的步骤早于导体化曝露出来的像素电极区的步骤。
在部分实施方式中,将金属电极层图案化为源极的步骤还将金属电极层图案化为漏极,漏极位于通道区上,且通道区至少部分位于源极与漏极之间。
在部分实施方式中,多灰阶光罩为四灰阶光罩,使得图案化光阻层所具有的厚度不同的区域数量为三个。
在部分实施方式中,金属氧化物半导体层的材料包括铟镓锌氧化物(Indium-Gallium-Zinc Oxide;IGZO)、铟锡氧化物(Indium-Tin Oxide;ITO)、铟锌氧化物(Indium-Zinc Oxide;IZO)、锌锡氧化物(Zinc-Tin Oxide;ZTO)、镓锌氧化物(Gallium-Zinc Oxide;GZO)或其组合。
综上所述,本发明的像素结构的制作方法搭配使用多灰阶光罩,使得当光阻层进行图案化后,图案化光阻层具有厚度不同的区域。当进行多次的减薄图案化光阻层以及图案化工艺后,即可完成具有像素电极以及通道区的像素结构,其中像素电极为部分金属氧化物半导体层进行导体化而形成。
附图说明
图1A为根据本发明一个实施方式的像素结构的俯视图。
图1B为图1A的像素结构的剖面图,其剖面位置如图1A的线段I-I'所示。
图2A为图1A的像素结构在其形成栅极后的俯视图。
图2B~2D为图1A的像素结构在其进行多灰阶光罩微影工艺前的制造流程剖面图,其剖面位置与图1B相同。
图3A为根据本发明一个实施方式的多灰阶光罩的俯视示意图。
图3B为图2D的像素结构进行多灰阶光罩微影工艺后的俯视图。
图3C为图3B的像素结构的剖面图,其剖面位置与图2B~2D相同。
图4A为图3B的像素结构进行图案化后的俯视图。
图4B为图4A的像素结构的剖面图,其剖面位置与图3C相同。
图5A为图4A的像素结构进行图案化光阻层减薄后的俯视图。
图5B为图5A的像素结构的剖面图,其剖面位置与图4B相同。
图6A为图5A的像素结构进行移除部分金属电极层后的俯视图。
图6B为图6A的像素结构的剖面图,其剖面位置与图5B相同。
图7A为图6A的像素结构进行图案化光阻层再次减薄后的俯视图。
图7B为图7A的像素结构的剖面图,其剖面位置与图6B相同。
图8A为图7A的像素结构进行像素电极区导体化后的俯视图。
图8B为图8A的像素结构的剖面图,其剖面位置与图7B相同。
图9A为图8A的像素结构进行图案化后的俯视图。
图9B为图9A的像素结构的剖面图,其剖面位置与图8B相同。
具体实施方式
图1A为根据照本发明一个实施方式的像素结构100的俯视图。图1B为图1A的像素结构100的剖面图,其剖面位置如图1A的线段I-I’所示。参照图1A以及图1B。像素结构100包含基板102、绝缘层104、栅极110、源极112、漏极114以及金属氧化物半导体层120,其中金属氧化物半导体层120包含通道区122以及像素电极区124,且金属氧化物半导体层120还包含设置于像素电极区124的像素电极126。以下叙述将对像素结构100的制造流程作进一步说明。
图2A为图1A的像素结构100在其形成栅极110后的俯视图,图2B~2D为图1A的像素结构100在其进行多灰阶光罩微影工艺前的制造流程剖面图,其剖面位置与图1B相同。
请先参照图2A以及图2B。如图所示,制造者在此时可先在基板102上形成栅极110。具体而言,栅极110的形成方式为先沉积金属层,接着再通过一次的微影蚀刻工艺进行金属层的图案化,其中沉积金属层的方式包含溅镀(sputtering)。完成图案化的栅极110在基板102所占的区域如图2A所示。本实施方式中,栅极110的材料包含钛、钼、铝或其组合。
接着请参照图2C,如图所示,制造者在此时可在基板102以及栅极110上按序形成绝缘层104、金属氧化物半导体层120以及金属电极层130。上述绝缘层104的材料包含氮化硅(silicon nitride;SiNx)、二氧化硅(silicon dioxide;SiO2)或其组合。绝缘层104的形成方式包含电浆辅助化学气相沉积(plasmaenhanced chemical vapour deposition;PECVD)。上述金属氧化物半导体层120的材料包括铟镓锌氧化物(Indium-Gallium-Zinc Oxide;IGZO)、铟锡氧化物(Indium-Tin Oxide;ITO)、铟锌氧化物(Indium-Zinc Oxide;IZO)、锌锡氧化物(Zinc-Tin Oxide;ZTO)、镓锌氧化物(Gallium-Zinc Oxide;GZO)或其组合,其中形成金属氧化物半导体层120的方式包含溅镀。上述金属电极层130的材料包含钛、钼、铝或其组合,其中形成金属电极层130的方式包含溅镀。
接着请参照图2D。如图所示,制造者在绝缘层104、金属氧化物半导体层120以及金属电极层130形成后,可在金属电极层130上形成光阻层140,以利进行后续的多灰阶光罩微影工艺。
请参照图3A。图3A为根据本发明一个实施方式的多灰阶光罩150的俯视示意图。如图所示,多灰阶光罩150具有多个透光率不同的区域。本实施方式中,多灰阶光罩150为四灰阶光罩。四灰阶光罩具有四个透光率不同的区域A0~A3。为了方便说明,图3A中,区域A0~A3分别以不同型式的网底描述。多灰阶光罩150的区域A0~A3的透光率大小按序为区域A0>区域A1>区域A2>区域A3。在部分实施方式中,区域A0的透光率大致接近100%。制造者可通过多灰阶光罩150对光阻层140(请见图2D)进行图案化,使其在图案化后具有厚度不同的区域。
请同时参照图3B以及图3C。图3B为图2D的像素结构100进行多灰阶光罩微影工艺后的俯视图。图3C为图3B的像素结构100的剖面图,其剖面位置与图2B~2D相同。为了方便说明,图3B以及图3C标示有与图1A以及图1B位置相同的通道区122以及像素电极区124。如图所示,通过多灰阶光罩150(请见图3A)对光阻层140(请见图2D)进行图案化形成图案化光阻层142,使得图案化光阻层142具有三种不同厚度T1~T3的区域并覆盖预计形成通道区122与像素电极区124的位置。为了方便说明,图3B的图案化光阻层142所具有的厚度不同的区域将标示为区域B1~B3,其中区域B1~B3的范围分别对应至图3A的多灰阶光罩150的区域A1~A3。图案化光阻层142对应区域B1~B3分别具有厚度T1~T3,且厚度T3>厚度T2>厚度T1。此外,图案化光阻层142是以区域B1以及区域B2分别覆盖预计形成像素电极区124以及通道区122的位置。此外,由于多灰阶光罩150的区域A0(请见图3A)所对应的透光率大致接近100%,因此光阻层140(请见图2D)对应至多灰阶光罩150的区域A0的部分将在图案化后被移除,并曝露出金属电极层130。
请同时参照图4A以及图4B。图4A为图3B的像素结构100进行图案化后的俯视图。图4B为图4A的像素结构100的剖面图,其剖面位置与图3C相同。为了方便说明,图4A以及图4B标示有与图1A以及图1B位置相同的通道区122与像素电极区124。如图所示,制造者在此时可以图案化光阻层142为罩幕,图案化金属电极层130以及金属氧化物半导体层120,金属氧化物半导体层120被图案化为通道区122与像素电极区124,其中通道区122位于栅极110上方,像素电极区124与通道区122相连接。
请同时参照图5A以及图5B。图5A为图4A的像素结构100进行图案化光阻层142减薄后的俯视图。图5B为图5A的像素结构100的剖面图,其剖面位置与图4B相同。为了方便说明,图5A以及图5B标示有与图1A以及图1B位置相同的通道区122与像素电极区124。如图所示,制造者在此时可以通过减薄图案化光阻层142的厚度,以曝露像素电极区124上的金属电极层130并保留金属氧化物半导体层120的另一部分为通道区122,以利后续的图案化工艺。减薄图案化光阻层142的厚度的方法包含通过灰化(ashing)工艺。
本实施方式中,像素电极区124的位置为对应至图案化光阻层142的区域B1(请见图3B)。当减薄图案化光阻层142的厚度时,区域B1~B3的厚度为一起被减薄。由于图案化光阻层142的区域B1的厚度T1(请见图3C)小于区域B2的厚度T2(请见图3C)以及区域B3的厚度T3(请见图3C),因此图案化光阻层142的区域B1会最先被移除,并同时曝露原本其覆盖的金属电极层130。此外,图案化光阻层142的区域B2~B3仍为覆盖在金属电极层130上,其中区域B3的厚度为厚度T3减厚度T1(T3-T1),区域B2的厚度为厚度T2减厚度T1(T2-T1),且区域B3的厚度大于区域B2的厚度。
请同时参照图6A以及图6B。图6A为图5A的像素结构100进行移除部分金属电极层130后的俯视图。图6B为图6A的像素结构100的剖面图,其剖面位置与图5B相同。为了方便说明,图6A以及图6B标示有与图1A以及图1B位置相同的像素电极区124。如图所示,制造者在此时可以减薄后的图案化光阻层142为罩幕,去除曝露出来的金属电极层130,以曝露出像素电极区124。此外,去除曝露出来的金属电极层130的方法为选择性的蚀刻工艺。举例而言,当金属氧化物半导体层120的材料为铟镓锌氧化物时,为了要在保留铟镓锌氧化物的情况下将曝露出来的金属电极层130移除,此选择性的蚀刻工艺可以采用过氧化氢(hydrogen peroxide;H2O2)作为基底的蚀刻液进行湿蚀刻,或是采用氟系或氯系的气体进行干蚀刻。
请同时参照图7A以及图7B。图7A为图6A的像素结构100进行图案化光阻层142再次减薄后的俯视图。图7B为图7A的像素结构100的剖面图,其剖面位置与图6B相同。为了方便说明,图7A以及图7B标示有与图1A以及图1B位置相同的通道区122。如图所示,制造者在此时可以再次减薄图案化光阻层142的厚度,使得至少部分位于通道区122上的金属电极层130曝露出来。同样地,本实施方式中,再次减薄图案化光阻层142的厚度的方法包含通过灰化工艺。本实施方式中,图案化光阻层142对应区域B2(请见图3B)的部分将会被移除,而图案化光阻层142对应区域B3的部分仍覆盖于金属电极层130上,其中图案化光阻层142的厚度为(T3-T2)。
请同时参照图8A以及图8B。图8A为图7A的像素结构100进行像素电极区124导体化后的俯视图。图8B为图8A的像素结构100的剖面图,其剖面位置与图7B相同。为了方便说明,图8A以及图8B标示有与图1A以及图1B位置相同的通道区122、像素电极区124与像素电极126。如图所示,制造者在此时可以对曝露出来的像素电极区124进行导体化,以形成像素电极126。本实施方式中,导体化的步骤包含电浆处理工艺(如图8B的箭头)。电浆处理工艺用于将像素电极126改质,使得其导电度提升。例如当像素电极126的材料为铟镓锌氧化物时,电浆处理工艺将使得铟镓锌氧化物中的氧空缺比例增加,借此提升其导电度。在部分实施方式中,导体化的步骤包含氢电浆处理工艺。
此外,由于通道区122上方覆盖有金属电极层130,因此当进化导体化步骤时,通道区122并不会得到与像素电极126相同的改质效果,因此通道区122的氧空缺比例仍保持相同比例。也就是说,金属氧化物半导体层120是以对应区域B1(请见图3B)的部分被导体化为像素电极126,而对应区域B2(请见图3B)的部分仍保留为通道区122。除此之外,应了解到,虽然图7A~8B描述先再次减薄图案化光阻层142再导体化金属氧化物半导体层120的像素电极区124,但此并不限制本发明。在本发明部分实施方式中,也可以先导体化金属氧化物半导体层120的像素电极区124,再再次减薄图案化光阻层142,本发明所属本领域技术人员,应根据实际需要,弹性选择其实施方式。
请同时参照图9A以及图9B。图9A为图8A的像素结构100进行图案化后的俯视图。图9B为图9A的像素结构100的剖面图,其剖面位置与图8B相同。为了方便说明,图9A以及图9B标示有与图1A以及图1B位置相同的像素电极126以及通道区122。如图所示,制造者在此时可以将金属电极层130图案化为至少一个源极112,源极112位于通道区122上,且通道区122至少部分位于源极112与像素电极126之间。本实施方式中,是以再次减薄后的图案化光阻层142(即对应区域B3的图案化光阻层142)为罩幕,去除曝露出来的金属电极层130,以至少形成源极112,其中曝露出来的金属电极层130是对应于图案化光阻层142的区域B2(请见图3B),也即源极112是由位于通道区122与像素电极126同侧的金属电极层130所形成。
另一方面,当曝露出来的金属电极层130被去除的同时,金属电极层130也图案化为漏极114,漏极114位于通道区122上,且通道区122至少部分位于源极112与漏极114之间,也即所形成的漏极114是由通道区122与像素电极126之间的金属电极层130所形成。接着,制造者可将图案化光阻层142剥离,以完成如图1A以及图1B的像素结构100。
综上所述,在像素结构的工艺中,所使用的光罩数量为两个,其中一个用于形成栅极的光罩,另一个则用于形成像素电极区、通道区、源极以及漏极的多灰阶光罩。由于大部分的主动元件通过同一个多灰阶光罩工艺形成,因此减少了像素结构工艺中所使用的光罩数量,进而有效降低工艺成本。此外,通过逐次将图案画光阻层减薄以及逐次去除金属电极层,像素结构中的金属氧化物半导体层可以通过金属电极层作为罩幕,使得金属氧化物半导体层的像素电极区导体化为像素电极并保留部分金属氧化物半导体层为通道区。
虽然本发明已以多种实施方式公开如上,然其并非用于限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,可作各种不同的选择和修改,因此本发明的保护范围由权利要求书及其等同形式所限定。
Claims (10)
1.一种像素结构的制作方法,其特征在于,所述制作方法包含下列步骤:
在基板上形成栅极;
在所述基板以及所述栅极上按序形成绝缘层、金属氧化物半导体层以及金属电极层;以及
应用多灰阶光罩微影工艺,进行下列步骤:
将所述金属氧化物半导体层图案化为通道区与像素电极区,所述通道区位于所述栅极上方,所述像素电极区与所述通道区相连接;
将所述金属氧化物半导体层的像素电极区导体化为像素电极,并保留所述金属氧化物半导体层的另一部分为通道区;以及
将所述金属电极层图案化为至少一个源极,所述源极位于所述通道区上,且所述通道区至少部分位于所述源极与所述像素电极之间。
2.如权利要求1所述的像素结构的制作方法,其特征在于,将所述金属氧化物半导体层图案化的步骤包含:
在所述金属电极层上形成光阻层;
通过多灰阶光罩对所述光阻层进行图案化,以形成图案化光阻层,其中所述图案化光阻层具有多个厚度不同的区域并覆盖预计形成所述通道区与所述像素电极区的位置;以及
以所述图案化光阻层为罩幕,图案化所述金属电极层与所述金属氧化物半导体层,使得所述金属氧化物半导体层成为所述通道区与所述像素电极区。
3.如权利要求2所述的像素结构的制作方法,其特征在于,将所述金属氧化物半导体层的像素电极区导体化为所述像素电极的步骤包含:
减薄所述图案化光阻层的厚度,使得所述像素电极区上的金属电极层曝露出来;
以减薄后的所述图案化光阻层为罩幕,去除曝露出来的所述金属电极层,以曝露出所述金属氧化物半导体层的所述像素电极区;以及
导体化曝露出来的所述像素电极区,以形成所述像素电极。
4.如权利要求3所述的像素结构的制作方法,其特征在于,将所述金属氧化物半导体层的像素电极区导体化为所述像素电极的步骤包含电浆处理工艺。
5.如权利要求3所述的像素结构的制作方法,其特征在于,将所述金属氧化物半导体层的所述像素电极区导体化为所述像素电极的步骤包含含氢电浆处理工艺。
6.如权利要求3所述的像素结构的制作方法,其特征在于,将所述金属电极层图案化为所述源极的步骤包含:
再次减薄所述图案化光阻层的厚度,使得至少部分位于所述通道区上的所述金属电极层曝露出来;以及
以再次减薄后的所述图案化光阻层为罩幕,去除曝露出来的所述金属电极层,以至少形成所述源极。
7.如权利要求6所述的像素结构的制作方法,其特征在于,进行再次减薄所述图案化光阻层的厚度的步骤早于导体化曝露出来的所述像素电极区的步骤。
8.如权利要求3所述的像素结构的制作方法,其特征在于,将所述金属电极层图案化为所述源极的步骤还将所述金属电极层图案化为至少一个漏极,所述漏极位于所述通道区上,且所述通道区至少部分位于所述源极与所述漏极之间。
9.如权利要求2所述的像素结构的制作方法,其特征在于,所述多灰阶光罩为四灰阶光罩,使得所述图案化光阻层所具有的厚度不同的所述多个区域数量为三个。
10.如权利要求1所述的像素结构的制作方法,其特征在于,所述金属氧化物半导体层的材料包括铟镓锌氧化物、铟锡氧化物、铟锌氧化物、锌锡氧化物、镓锌氧化物或其组合。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104101536A TW201627738A (zh) | 2015-01-16 | 2015-01-16 | 畫素結構的製作方法 |
TW104101536 | 2015-01-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106033760A true CN106033760A (zh) | 2016-10-19 |
CN106033760B CN106033760B (zh) | 2018-12-04 |
Family
ID=57151212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510113199.3A Expired - Fee Related CN106033760B (zh) | 2015-01-16 | 2015-03-16 | 像素结构的制作方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN106033760B (zh) |
TW (1) | TW201627738A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109192704A (zh) * | 2018-09-05 | 2019-01-11 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN109872973A (zh) * | 2019-01-16 | 2019-06-11 | 南京中电熊猫液晶显示科技有限公司 | 一种阵列基板及其制造方法 |
CN110794630A (zh) * | 2019-10-09 | 2020-02-14 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
CN111045266A (zh) * | 2019-12-31 | 2020-04-21 | 成都中电熊猫显示科技有限公司 | 阵列基板及其制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070263132A1 (en) * | 2006-05-12 | 2007-11-15 | Lg Philips Lcd Co., Ltd. | Liquid crystal display fabrication method |
CN101894760A (zh) * | 2010-06-10 | 2010-11-24 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
CN102157563A (zh) * | 2011-01-18 | 2011-08-17 | 上海交通大学 | 金属氧化物薄膜晶体管制备方法 |
-
2015
- 2015-01-16 TW TW104101536A patent/TW201627738A/zh unknown
- 2015-03-16 CN CN201510113199.3A patent/CN106033760B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070263132A1 (en) * | 2006-05-12 | 2007-11-15 | Lg Philips Lcd Co., Ltd. | Liquid crystal display fabrication method |
CN101894760A (zh) * | 2010-06-10 | 2010-11-24 | 友达光电股份有限公司 | 薄膜晶体管及其制造方法 |
CN102157563A (zh) * | 2011-01-18 | 2011-08-17 | 上海交通大学 | 金属氧化物薄膜晶体管制备方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109192704A (zh) * | 2018-09-05 | 2019-01-11 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN109872973A (zh) * | 2019-01-16 | 2019-06-11 | 南京中电熊猫液晶显示科技有限公司 | 一种阵列基板及其制造方法 |
CN110794630A (zh) * | 2019-10-09 | 2020-02-14 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
CN111045266A (zh) * | 2019-12-31 | 2020-04-21 | 成都中电熊猫显示科技有限公司 | 阵列基板及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201627738A (zh) | 2016-08-01 |
CN106033760B (zh) | 2018-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5079392B2 (ja) | Tft−lcdアレイ基板構造及びその製造方法 | |
US9455282B2 (en) | Manufacturing method of an array substrate | |
CN102646632A (zh) | 阵列基板及其制作方法和显示装置 | |
WO2013181909A1 (zh) | 薄膜晶体管和阵列基板及其制造方法 | |
US20160343863A1 (en) | Oxide thin film transistor and manufacturing method thereof | |
US20130140574A1 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
WO2014131236A1 (zh) | 氧化物薄膜晶体管阵列基板及制作方法、显示面板 | |
CN106033760A (zh) | 像素结构的制作方法 | |
CN101556935B (zh) | 薄膜晶体管阵列基板制造方法 | |
JP6188793B2 (ja) | Tftアレイ基板及びその製造方法、表示装置 | |
US9966450B2 (en) | Dual-gate TFT array substrate and manufacturing method thereof | |
CN105068335A (zh) | 一种ffs阵列基板的制造方法 | |
JP2011070194A (ja) | Tft−lcdアレイ基板及びその製造方法 | |
WO2015180357A1 (zh) | 阵列基板及其制作方法和显示装置 | |
CN105390507A (zh) | Tft阵列基板的制备方法、阵列基板及显示装置 | |
CN105140234A (zh) | 阵列基板及其制造方法、显示装置 | |
JP5679397B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
TWI424507B (zh) | 薄膜電晶體陣列基板的製造方法 | |
CN101625492B (zh) | 薄膜晶体管阵列基板制造方法 | |
CN103779232B (zh) | 一种薄膜晶体管的制作方法 | |
US9741893B2 (en) | Amorphous silicon photoelectric device and fabricating method thereof | |
US9741828B2 (en) | Mask, manufacturing method thereof and manufacturing method of a thin film transistor | |
WO2016201610A1 (zh) | 金属氧化物薄膜晶体管及制备方法、显示面板和显示器 | |
CN203312295U (zh) | 一种裸眼3d功能面板的信号基板及显示设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181204 Termination date: 20200316 |