TWI424507B - 薄膜電晶體陣列基板的製造方法 - Google Patents
薄膜電晶體陣列基板的製造方法 Download PDFInfo
- Publication number
- TWI424507B TWI424507B TW100113244A TW100113244A TWI424507B TW I424507 B TWI424507 B TW I424507B TW 100113244 A TW100113244 A TW 100113244A TW 100113244 A TW100113244 A TW 100113244A TW I424507 B TWI424507 B TW I424507B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- region
- patterned photoresist
- photoresist layer
- source
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 54
- 239000000758 substrate Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000010410 layer Substances 0.000 claims description 258
- 229920002120 photoresistant polymer Polymers 0.000 claims description 77
- 238000000034 method Methods 0.000 claims description 68
- 229910052751 metal Inorganic materials 0.000 claims description 67
- 239000002184 metal Substances 0.000 claims description 67
- 239000011241 protective layer Substances 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 28
- 238000004380 ashing Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005086 pumping Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Description
本發明係關於一種薄膜電晶體陣列基板的製造方法及其結構，特別有關一種僅需使用兩道光罩製程之薄膜電晶體陣列基板的製造方法，以及利用透明導電線作為導線電性連接的薄膜電晶體陣列結構。
一般而言，薄膜電晶體液晶顯示器(TFT-LCD)的製作過程主要包含薄膜電晶體陣列電路工程(TFT array engineering)、面板組裝工程(cell engineering)及模組工程(module engineering)等三個部份，其中薄膜電晶體陣列電路工程是在玻璃基板上形成矩陣排列的薄膜電晶體電路。
習知的薄膜電晶體電路需利用五道光罩製程來完成薄膜電晶體陣列的製作，隨著大尺寸面板需求的增加，用於大尺寸面板之光罩的尺寸也隨之增加，大尺寸面板將受制於光罩的數量及造價，而無法降低成本。而且，光罩製程中需進行光阻塗布、軟烤、硬烤、曝光、顯影、蝕刻及移除光阻等步驟，需花費許多製程時間。
有鑑於此，如何減少光罩製程及使用之光罩的數目，實為目前企需努力的目標。
本發明之一目的在於提供一種薄膜電晶體陣列基板的製造方法及其結構，以減少光罩製程及所需使用之光罩的數目，簡化薄膜電晶體陣列基板的製程。
為達前述目的，本發明提供一種薄膜電晶體陣列基板的製造方法，包含下列步驟：提供一基板，依序在該基板上堆疊一第一金屬層、一介電層、一半導體層及一第二金屬層；形成一第一圖案化光阻層於該第二金屬層上；利用該第一圖案化光阻層對該第一金屬層、該介電層、該半導體層及該第二金屬層進行圖案化，以使部份之該介電層的表面曝露，於該第二金屬層定義出一源極及一汲極，以及形成位於該源極與該汲極間的一通道；形成一保護層以覆蓋該源極、該汲極、該通道及該曝露的介電層；形成一第二圖案化光阻層於該保護層上；利用該第二圖案化光阻層對該第一金屬層、該介電層、該半導體層、該第二金屬層及該保護層進行圖案化，以曝露出該源極及該汲極的表面以及對應於該曝露的介電層上方之該保護層的表面；形成一透明導電層覆蓋該源極及該汲極的表面、前述對應於該曝露的介電層上方之該保護層的表面以及剩餘的第二圖案化光阻層；以及移除該剩餘的第二圖案化光阻層，同時將覆蓋於該剩餘的第二圖案化光阻層上方之透明導電層被一併移除。
本發明另一方面提供一種薄膜電晶體陣列基板的製造方法，包含下列步驟：提供一基板，依序在該基板上堆疊一第一金屬層、一介電層、一半導體層及一第二金屬層；形成一第一圖案化光阻層於該第二金屬層上，該第一圖案化光阻層包含一第一區域、一第二區域及設於該第二區域兩側之一第三區域，其中該第一區域的厚度小於該第二區域的厚度，該第二區域的厚度小於該第三區域的厚度；進行一第一灰化製程，直到移除位於該第一區域之該第一圖案化光阻層；移除對應於該第一區域之該第二金屬層及該半導體層，以使部份之該介電層的表面曝露；進行一第二灰化製程，直到移除位於該第二區域之該第一圖案化光阻層；移除對應於該第二區域之該第二金屬層，其中對應於該第三區域的該第二金屬層分別形成一源極及一汲極，該源極及該汲極間形成一通道；移除對應於該第三區域之該第一圖案化光阻層；形成一保護層以覆蓋該源極、該汲極、該通道及該曝露的介電層；形成一第二圖案化光阻層，該第二圖案化光阻層曝露出該源極及該汲極上方的保護層，並且該第二圖案化光阻層包含一第一部份對應於被該保護層覆蓋之部份該介電層以及一第二部份對應於該通道，其中該第一部份的厚度小於該第二部份的厚度；移除該源極及該汲極上方的保護層，以使該源極及該汲極的表面曝露；進行一第三灰化製程，直到移除該第二圖案化光阻層之該第一部份，以曝露出對應於該曝露的介電層上方之該保護層的表面；形成一透明導電層覆蓋該源極及該汲極的表面、前述對應於該曝露的介電層上方之該保護層的表面以及剩餘的第二圖案化光阻層；以及進行一掀舉製程，以移除該剩餘的第二圖案光阻層及其上方的透明導電層。
本發明之再一方面提供一種薄膜電晶體陣列之結構，包含：一第一金屬層，其定義出該薄膜電晶體的一第一電極；一介電層，形成於該第一金屬層上；一半導體層，形成於該介電層上，該半導體層包含一非晶矽層及一歐姆接觸層；一第二金屬層，設置於該歐姆接觸層上，該第二金屬層具有兩個部份分別定義出該薄膜電晶體的一第二電極及一第三電極，該歐姆接觸層亦具有相應於該第二電極及該第三電極的兩個部份，以致該半導體層形成位於該第二電極及該第三電極間的一通道；一保護層，覆蓋該通道，並曝露出該第二電極及該第三電極；以及一透明導電層，分別隔開地形成於該第二電極及該第三電極上，該透明導電層自該第二電極沿著該保護層之表面向外延伸，且該透明導電層自該第三電極延伸至另一個薄膜電晶體的一金屬接點。
本發明之薄膜電晶體陣列基板的製作方法僅需使用兩道光罩製程即可完成薄膜電晶體陣列的製作，相較於習知薄膜電晶體陣列的製造方式，本發明可大幅地降低用於製作光罩的成本，且可簡化整體製程的步驟。而且，本發明之薄膜電晶體陣列中透明導電層不僅可作為薄膜電晶體的畫素電極，亦可作為用於電性連接的導線。
本發明之薄膜電晶體陣列基板的製作方法僅需使用兩道光罩製程即可完成薄膜電晶體陣列的製作，第一道光罩製程界定出薄膜電晶體之源極及汲極的圖案及曝露的介電層，第二道光罩製程界定出透明導電層的配置，詳述如下。
第1A圖至第1G圖係顯示根據本發明實施之薄膜電晶體陣列基板的製造方法中利用第一道光罩製程實現的示意圖。請參閱第1A圖，首先提供一基板10，並依序在該基板10上堆疊一第一金屬層12、一介電層14、一半導體層18及一第二金屬層20，而半導體層18可包含一非晶矽層(amorphous-silicon layer)16及一歐姆接觸層(ohm contact layer)17。基板10可為玻璃基板、塑膠基板或可撓式基板。介電層14可為氧化矽、氮化矽或上述組合。歐姆接觸層17可為一重摻雜(heavily doped)非晶矽層。第一金屬層12及第二金屬層20可由金屬，如鋁、鉬、鈦、鉻、銅，或前述金屬之氮化物，如氧化鈦，或前述金屬之合金或其他導電材料構成。
如第1A圖所示，於第二金屬層20形成後，接著在該第二金屬層20上形成一第一圖案化光阻層22。該第一圖案化光阻層22可利用一半調光罩(half-tone mask)(未圖示)進行一第一道光罩製程而形成。利用半調光罩在曝光過程中各區域之透光度的不同，藉此來形成區域厚度不同的第一圖案化光阻層22。如第1A圖所示，第一圖案化光阻層22包含一第一區域D1、一第二區域D2及設於該第二區域D2兩側之一第三區域D3，其中第一區域D1的厚度小於第二區域D2的厚度，且第二區域D2的厚度小於第三區域D3的厚度，其中第三區域D3用以界定出薄膜電晶體的源極及汲極的圖案，第二區域D2用以界定出源極及汲極下方的通道，而第一區域D1用以使部份之介電層14曝露，如下詳述。
請參閱第1B圖，以第一圖案化光阻層22為蝕刻遮罩，進行蝕刻製程，移除未被第一圖案化光阻層22覆蓋的第二金屬層20、半導體層18、介電層14及第一金屬層12。
請參閱第1C圖，接著通入氧氣以進行一第一灰化製程(ashing process)，減少第一圖案化光阻層22的厚度直到第一區域D1被完全移除。此時，第二區域D2及第三區域D3的厚度會減少，但仍保持一定的厚度。
請參閱第1D圖，以第一圖案化光阻層22的第二區域D2及第三區域D3為蝕刻遮罩，進行蝕刻製程，移除對應於第一區域D1的第二金屬層20及半導體層18，以使部份之介電層14的表面曝露。
請參閱第1E圖，進行一第二灰化製程，直到移除位於第二區域D2的第一圖案化光阻層22，此時第三區域D3的厚度會減少，但仍保持一定的厚度。
請參閱第1F圖，以第一圖案化光阻層22的第三區域D3為蝕刻遮罩，進行蝕刻製程，以移除對應於第二區域D2的第二金屬層20及部份的半導體層18，在此例中，對應於第二區域D2的歐姆接觸層17及部份的非晶矽層16係被移除。
請參閱第1G圖，移除第1F圖中位於第三區域D3的第一圖案化光阻層22。對應於第三區域D3的第二金屬層20分別形成薄膜電晶體的源極及汲極，而位於該源極及該閘極間的半導體層18係作為薄膜電晶體的通道，第一金屬層12則定義出薄膜電晶體的閘極。此外，前述蝕刻製程可視將被蝕刻的材料，採用亁式蝕刻製程或濕式蝕刻製程。
第2A圖至第2E圖係顯示根據本發明實施之薄膜電晶體陣列基板的製造方法中利用第二道光罩製程實現的示意圖。請參閱第2A圖，首先形成一保護層24以覆蓋第二金屬層20所定義出之源極、汲極、該源極及汲極間的通道以及曝露的部份之介電層14。保護層24可為氮化矽層、氧化矽層或氮氧化矽等介電材料，藉由化學氣相沉積(chemical vapor deposition,CVD)或其他薄膜沉積技術形成。
繼續參與第2A圖，於該保護層24形成後，接著在該保護層24上形成一第二圖案化光阻層26。該第二圖案化光阻層26可利用另一個半調光罩，進行一第二道光罩製程而形成。如第2A圖所示，第二圖案化光阻層26曝露出第二金屬層20所定義出之源極及汲極上方的保護層24。再者，第二圖案化光阻層26主要包含一第一部份P1及一第二部份P2，該第一部份P1基本上對應於被保護層24覆蓋之部份的介電層14，該第二部份P2基本上對應於源極及汲極間的通道，其中第一部份P1的厚度小於第二部份P2的厚度。如前所述，形成區域厚度不同的第二圖案化光阻層26可利用區域透光度不同的半色調光罩來達成。此外，第二圖案化光阻層26在其他區域的厚度也可能大於第一部份P1的厚度，此視製程所需而定。
請參閱第2B圖，由於第2A圖所示的第二圖案化光阻層24曝露出源極及汲極上方的保護層24，因此利用該第二圖案化光阻層24為蝕刻遮罩，進行蝕刻製程，來移除源極及汲極上方的保護層24，以使源極及汲極的表面曝露。
請參閱第2C圖，接著進行一第三灰化製程，減少第二圖案化光阻層26之第一部份P1的厚度直到第一部份P1被完全移除，在此過程中，較第一部份P1厚的部份其厚度會減少，如第二部份P2的厚度會減少，但仍保持一定的厚度。此時，對應於該曝露的部份之介電層14上方的保護層24的表面或對應於第一部份的保護層24的表面會被曝露出來。
請參閱第2D圖，利用濺鍍製程全面形成一透明導電層28，該透明導電層覆蓋剩餘的第二圖案化光阻層26、前述對應於該曝露的介電層上方之保護層24的表面以及源極及汲極的表面，並且與源極及汲極曝露的表面直接接觸並電性連接。此外，透明導電層28可為銦錫氧化物(indium tin oxide，ITO)層、銦鋅氧化物(indium zinc oxide，IZO)層或其他可導電之透明材料。
請參閱第2E圖，接著進行一掀舉(lift-off)製程，將第2D圖中剩餘的第二圖案化光阻層26移除，同時一併移除第二圖案化光阻層26上方之部份的透明導電層28，保留覆蓋於前述對應於該曝露的介電層上方之保護層24之表面以及源極及汲極之表面的透明導電層28。
如上，本發明利用第一道光罩製程界定出薄膜電晶體之源極及汲極的圖案及曝露的介電層，並利用第二道光罩製程界定出透明導電層的配置，本發明之薄膜電晶體陣列基板的製作方法僅需使用兩道光罩製程即可完成薄膜電晶體陣列的製作。
相較於習知採用五道光罩製作薄膜電晶體陣列，本發明可大幅地降低用於製作光罩的成本，且可簡化整體製程的步驟。本發明僅使用了兩道光罩製程，大大減少了光罩製程所需用於光阻塗布、軟烤、硬烤、曝光、顯影、蝕刻及移除光阻的製程時間，同時也可降低光罩製程中發生缺陷的機率，因此本發明可明顯提升產品的良率。
第3圖係顯示根據本發明實施之薄膜電晶體陣列的配置示意圖，第2E圖係為第3圖中A-A’的剖面示意圖。請同時參閱第2E圖及第3圖，根據本發明實施之薄膜電晶體陣列包含基板10、第一金屬層12、介電層14、半導體層18、第二金屬層20、保護層24及透明導電層28，半導體層18可包含非晶矽層16及歐姆接觸層17。第一金屬層12形成於基板10上，第一金屬層12定義出薄膜電晶體的第一電極，如閘極。介電層14形成於第一金屬層12上，而半導體層18形成於介電層上14。第二金屬層20設置於半導體層18的歐姆接觸層17上，第二金屬層20具有兩個部份分別定義出薄膜電晶體的第二電極及第三電極，如源極及汲極。半導體層18的歐姆接觸層17亦具有相應於源極及汲極的兩個部份，以致半導體層18形成位於源極及汲極間的通道。
再者，保護層24覆蓋該通道，並曝露出源極及汲極。並且，透明導電層28分別隔開地形成於源極及汲極上，其中透明導電層28自源極及汲極之其中一個電極沿著保護層24之表面向外延伸，且透明導電層28自另一個電極延伸至另一個相鄰之薄膜電晶體的一金屬接點30，如第3圖所示。
如上，本發明之薄膜電晶體陣列中透明導電層28不僅可作為薄膜電晶體的畫素電極，亦可作為用於電性連接的導線，連接兩相鄰之薄膜電晶體的金屬接點或電極。
綜上所述，雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．基板
12．．．第一金屬層
14．．．介電層
16．．．非晶矽層
17．．．歐姆接觸層
18．．．半導體層
20．．．第二金屬層
22．．．第一圖案化光阻層
24．．．保護層
26．．．第二圖案化光阻層
28．．．透明導電層
30．．．金屬接點
D1．．．第一區域
D2．．．第二區域
D3．．．第三區域
P1．．．第一部份
P2．．．第二部份
第1A圖至第1G圖係顯示根據本發明實施之薄膜電晶體陣列基板的製造方法中利用第一道光罩製程實現的示意圖。
第2A圖至第2E圖係顯示根據本發明實施之薄膜電晶體陣列基板的製造方法中利用第二道光罩製程實現的示意圖。
第3圖係顯示根據本發明實施之薄膜電晶體陣列的配置示意圖。
10．．．基板
12．．．第一金屬層
14．．．介電層
16．．．非晶矽層
17．．．歐姆接觸層
18．．．半導體層
20．．．第二金屬層
24．．．保護層
26．．．第二圖案化光阻層
P1．．．第一部份
P2．．．第二部份
Claims (9)
- 一種薄膜電晶體陣列基板的製造方法，包含下列步驟：提供一基板，依序在該基板上堆疊一第一金屬層、一介電層、一半導體層及一第二金屬層；形成一第一圖案化光阻層於該第二金屬層上；利用該第一圖案化光阻層對該第一金屬層、該介電層、該半導體層及該第二金屬層進行圖案化，以使部份之該介電層的表面曝露，於該第二金屬層定義出一源極及一汲極，以及形成位於該源極與該汲極間的一通道；形成一保護層以覆蓋該源極、該汲極、該通道及該曝露的介電層；形成一第二圖案化光阻層於該保護層上；利用該第二圖案化光阻層對該第一金屬層、該介電層、該半導體層、該第二金屬層及該保護層進行圖案化，以曝露出該源極及該汲極的表面以及對應於該曝露的介電層上方之該保護層的表面；形成一透明導電層覆蓋該源極及該汲極的表面、前述對應於該曝露的介電層上方之該保護層的表面以及剩餘的第二圖案化光阻層；以及移除該剩餘的第二圖案化光阻層，同時將覆蓋於該剩餘的第二圖案化光阻層上方之透明導電層一併移除。
- 如申請專利範圍第1項所述之薄膜電晶體陣列基板的製造方法，其中於形成該第一圖案化光阻層的步驟中，該第一圖案化光阻層包含一第一區域對應於該曝露的介電層、一第二區域對應於該通道以及一第三區域對應於該源極及該汲極，其中該第一區域的厚度小於該第二區域的厚度，該第二區域的厚度小於該第三區域的厚度。
- 如申請專利範圍第2項所述之薄膜電晶體陣列基板的製造方法，其中於利用該第一圖案化光阻層進行圖案化的步驟中，包含步驟：進行一第一灰化製程，直到移除位於該第一區域之該第一圖案化光阻層；以及移除對應於該第一區域之該第二金屬層及該半導體層，以使部份之該介電層的表面曝露。
- 如申請專利範圍第3項所述之薄膜電晶體陣列基板的製造方法，其中於利用該第一圖案化光阻層進行圖案化的步驟中，更包含步驟：進行一第二灰化製程，直到移除位於該第二區域之該第一圖案化光阻層；以及移除對應於該第二區域之該第二金屬層，以形成該通道。
- 如申請專利範圍第1項所述之薄膜電晶體陣列基板的製造方法，其中於形成該第二圖案化光阻層的步驟中，該第二圖案化光阻層包含一第一部份對應於被該保護層覆蓋之部份該介電層以及一第二部份對應於該通道，其中該第一部份的厚度小於該第二部份的厚度。
- 如申請專利範圍第5項所述之薄膜電晶體陣列基板的製造方法，其中於利用該第二圖案化光阻層進行圖案化的步驟中，包含步驟：進行一第三灰化製程，直到移除該第二圖案化光阻層之該第一部份，以曝露出對應於該曝露的介電層上方之該保護層的表面。
- 如申請專利範圍第1項所述之薄膜電晶體陣列基板的製造方法，其中於移除該剩餘的第二圖案化光阻層的步驟中，包含一掀舉(lift-off)製程。
- 如申請專利範圍第1項所述之薄膜電晶體陣列基板的製造方法，其中於該第一金屬層定義出一閘極。
- 一種薄膜電晶體陣列基板的製造方法，包含下列步驟：提供一基板，依序在該基板上堆疊一第一金屬層、一介電層、一半導體層及一第二金屬層；形成一第一圖案化光阻層於該第二金屬層上，該第一圖案化光阻層包含一第一區域、一第二區域及設於該第二區域兩側之一第三區域，其中該第一區域的厚度小於該第二區域的厚度，該第二區域的厚度小於該第三區域的厚度；進行一第一灰化製程，直到移除位於該第一區域之該第一圖案化光阻層；移除對應於該第一區域之該第二金屬層及該半導體層，以使部份之該介電層的表面曝露；進行一第二灰化製程，直到移除位於該第二區域之該第一圖案化光阻層；移除對應於該第二區域之該第二金屬層，其中對應於該第三區域的該第二金屬層分別形成一源極及一汲極，該源極及該汲極間形成一通道；移除對應於該第三區域之該第一圖案化光阻層；形成一保護層以覆蓋該源極、該汲極、該通道及該曝露的介電層；形成一第二圖案化光阻層，該第二圖案化光阻層曝露出該源極及該汲極上方的保護層，並且該第二圖案化光阻層包含一第一部份對應於被該保護層覆蓋之部份該介電層以及一第二部份對應於該通道，其中該第一部份的厚度小於該第二部份的厚度；移除該源極及該汲極上方的保護層，以使該源極及該汲極的表面曝露；進行一第三灰化製程，直到移除該第二圖案化光阻層之該第一部份，以曝露出對應於該曝露的介電層上方之該保護層的表面；形成一透明導電層覆蓋該源極及該汲極的表面、前述對應於該曝露的介電層上方之該保護層的表面以及剩餘的第二圖案化光阻層；以及進行一掀舉製程，以移除該剩餘的第二圖案光阻層及其上方的透明導電層。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100113244A TWI424507B (zh) | 2011-04-15 | 2011-04-15 | 薄膜電晶體陣列基板的製造方法 |
| US13/113,033 US8420420B2 (en) | 2011-04-15 | 2011-05-21 | Method of manufacturing thin film transistor array substrate and structure thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100113244A TWI424507B (zh) | 2011-04-15 | 2011-04-15 | 薄膜電晶體陣列基板的製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201241930A TW201241930A (en) | 2012-10-16 |
| TWI424507B true TWI424507B (zh) | 2014-01-21 |
Family
ID=47005773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100113244A TWI424507B (zh) | 2011-04-15 | 2011-04-15 | 薄膜電晶體陣列基板的製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8420420B2 (zh) |
| TW (1) | TWI424507B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI534905B (zh) * | 2010-12-10 | 2016-05-21 | 半導體能源研究所股份有限公司 | 顯示裝置及顯示裝置之製造方法 |
| CN103123910B (zh) * | 2012-10-31 | 2016-03-23 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN107132724B (zh) * | 2017-05-10 | 2019-11-26 | 深圳市华星光电技术有限公司 | 一种掩膜版以及阵列基板的制备方法 |
| CN109065631A (zh) * | 2018-07-12 | 2018-12-21 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管结构及其制作方法 |
| CN109256397B (zh) * | 2018-09-20 | 2021-09-21 | 合肥鑫晟光电科技有限公司 | 显示基板及其制备方法、显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| TW200524161A (en) * | 2004-01-05 | 2005-07-16 | Quanta Display Inc | Method for fabricating self-aligned TFT |
| TW201104323A (en) * | 2009-07-17 | 2011-02-01 | Chunghwa Picture Tubes Ltd | Method of forming thin film transistor array substrate |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI220029B (en) | 2000-10-12 | 2004-08-01 | Au Optronics Corp | Thin film transistor liquid crystal display and its manufacturing method |
| CN1267780C (zh) | 2002-11-11 | 2006-08-02 | Lg.飞利浦Lcd有限公司 | 用于液晶显示器的阵列基板及其制造方法 |
| TWI261927B (en) | 2003-12-03 | 2006-09-11 | Quanta Display Inc | Method of manufacturing a thin film transistor array |
| CN100514610C (zh) | 2006-10-27 | 2009-07-15 | 中华映管股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| TWI325612B (en) | 2007-10-22 | 2010-06-01 | Au Optronics Corp | Method for manufacturing complementary metal-oxide-semiconductor thin film transistor |
-
2011
- 2011-04-15 TW TW100113244A patent/TWI424507B/zh not_active IP Right Cessation
- 2011-05-21 US US13/113,033 patent/US8420420B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| TW200524161A (en) * | 2004-01-05 | 2005-07-16 | Quanta Display Inc | Method for fabricating self-aligned TFT |
| TW201104323A (en) * | 2009-07-17 | 2011-02-01 | Chunghwa Picture Tubes Ltd | Method of forming thin film transistor array substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| US8420420B2 (en) | 2013-04-16 |
| US20120261666A1 (en) | 2012-10-18 |
| TW201241930A (en) | 2012-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5588740B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法 | |
| JP5079392B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板構造及びその製造方法 | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| US8040452B2 (en) | Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island | |
| JP4994014B2 (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| US8349630B1 (en) | Methods for manufacturing thin film transistor array substrate and display panel | |
| US20160027820A1 (en) | Array substrate and manufacturing method thereof, display device | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| US8853066B2 (en) | Method for manufacturing pixel structure | |
| TWI333279B (en) | Method for manufacturing an array substrate | |
| TWI424507B (zh) | 薄膜電晶體陣列基板的製造方法 | |
| KR20150084254A (ko) | 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법 | |
| JP2002098995A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP5679397B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| TWI459477B (zh) | 畫素結構及其製作方法 | |
| US20090148972A1 (en) | Method for fabricating pixel structure | |
| JP3706043B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| TWI396916B (zh) | 薄膜電晶體陣列基板之製作方法 | |
| US7811867B2 (en) | Method for manufacturing pixel structure | |
| WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| US8530144B2 (en) | Photomask and method for fabricating source/drain electrode of thin film transistor | |
| TWI466298B (zh) | 畫素結構的製作方法 | |
| CN109119466B (zh) | 薄膜晶体管及其制作方法 | |
| CN113467141A (zh) | 阵列基板的制作方法及阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |