JP5588740B2 - Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法 - Google Patents
Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法 Download PDFInfo
- Publication number
- JP5588740B2 JP5588740B2 JP2010118333A JP2010118333A JP5588740B2 JP 5588740 B2 JP5588740 B2 JP 5588740B2 JP 2010118333 A JP2010118333 A JP 2010118333A JP 2010118333 A JP2010118333 A JP 2010118333A JP 5588740 B2 JP5588740 B2 JP 5588740B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- photoresist
- tft
- array substrate
- lcd array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000010409 thin film Substances 0.000 claims description 113
- 229920002120 photoresistant polymer Polymers 0.000 claims description 69
- 239000004065 semiconductor Substances 0.000 claims description 61
- 239000010410 layer Substances 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 16
- 238000004380 ashing Methods 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000003795 chemical substances by application Substances 0.000 claims description 5
- 230000009977 dual effect Effects 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910000583 Nd alloy Inorganic materials 0.000 claims description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- VVTQWTOTJWCYQT-UHFFFAOYSA-N alumane;neodymium Chemical compound [AlH3].[Nd] VVTQWTOTJWCYQT-UHFFFAOYSA-N 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 238000011161 development Methods 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 2
- 229910004205 SiNX Inorganic materials 0.000 claims description 2
- 229910020286 SiOxNy Inorganic materials 0.000 claims description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910017604 nitric acid Inorganic materials 0.000 claims description 2
- 150000002978 peroxides Chemical class 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
本発明はTFT-LCDアレイ基板およびその製造方法に関するものである。
薄膜トランジスター液晶ディスプレー（Thin Film Transistor Liquid Crystal Display、TFT-LCDと略称する）は、主要的なフラットパネルディスプレー（Flat Panel Display、FPDと略称する）である。
図1は従来のTFT-LCDアレイ基板の平面概略図である。図1に示すように、従来のアレイ基板（Array Substrate）は、ゲートライン1と、データライン2と、薄膜トランジスター（Thin Firm Transistor、TFTと略称する）3と画素電極4とを備える。ゲートライン1は、透明基板11上に横方向に設けられ、データライン2は、透明基板11上に縦方向に設けられ、ゲートライン1とデータライン2とが交差するところにTFT 3が設けられている。TFT 3はアクティブスイッチ素子である。
図2は図1のA-A線に沿う断面図である。図2に示すように、従来のアレイ基板は、ゲート電極12、ゲート絶縁層13、半導体層14、ドープ半導体層15、ソース電極16、ドレイン電極17、パッシベーション層18を備える。上記構造はすべて透明基板11上に設けられている。ゲート電極12とゲートライン1とは一体上に形成され、ソース電極16とデータライン2とは一体に形成され、ドレイン電極17と画素電極4とは普段パッシベーション層ビア・ホール（via hole）により接続されている。ゲートライン1に導通信号を入力した場合に、アクティブ層（半導体層14とドープ半導体層15を備える）が導電され、データライン2のデータ信号はソース電極16からTFTチャネル（channel）19を経てドレイン電極17に至り、最後に画素電極4に入力する。画素電極4は、信号を受信した後に共通電極（TFT-LCDの種類によって、アレイ基板又はカラー膜基板上に設けることができ、図示しない）とともに液晶の回転を駆動するに用いられる電界を形成している。
現在、TFT-LCDアレイ基板は数回のパターン工程を通じて構造パターンを形成して製作されている。毎回のパターン工程においては、それぞれフォトレジストの塗布と、フォトレジストの露光及び現像と、エッチングと、フォトレジストの除去等のステップを備える。エッチング工程はドライエッチング又は湿式エッチングを備える。そのため、パターン工程の回数によってTFT-LCDアレイ基板の製造の煩わしさを判定でき、パターン工程の回数を減少させるのは製造コストの低減を意味する。
パターンニング工程の回数を減らすため、従来技術において、普段、デュアルトーンマスク及びリフトオフ（Lifting-off）を組合わせた工程が採用される。デュアルトーンマスクの原理として、マスクに対する光の透過率を制御することによって、選択的にフォトレジストの厚さを制御し、そして、フォトレジストが塗布された領域に対して、マルチステップの露光及びエッチングを行う。
パターンニング工程の回数を減らすため、従来技術において、普段、デュアルトーンマスク及びリフトオフ（Lifting-off）を組合わせた工程が採用される。デュアルトーンマスクの原理として、マスクに対する光の透過率を制御することによって、選択的にフォトレジストの厚さを制御し、そして、フォトレジストが塗布された領域に対して、マルチステップの露光及びエッチングを行う。
例えば、デュアルトーンマスク及びリフトオフ（Lifting-off）を組合わせた工程により画素電極を形成する場合、後のリフトオフ工程を実行可能にするように、透明導電層を堆積し、画素電極のパターンを形成している周縁部分に断層を形成する。パッシベーション層をエッチング（etch）した時に、フォトレジスト（Photo resist、PRと略称する）をアンダーカット（under cut）に形成することができる。アンダーカットとは、内側に傾斜する斜辺を指す。アンダーカットを形成した後に、アンダーカット上に堆積した透明導電層はアンダーカットにおいて断層を形成し、フォトレジストのアンダーカット部分を露出している。その時、アンダーカット部分からフォトレジストを剥離し且つフォトレジストの上面の透明導電層を共に剥離することにより、画素電極パターンを得る。この方法はリフトオフ工程と言われている。
しかしながら、第2の絶縁層をエッチングしてフォトレジストのアンダーカットを形成した後、フォトレジストのアッシング（ashing）工程を実行する必要があるので、フォトレジストのアンダーカットを維持し難い。また、アンダーカットの形成程度が異なる問題もある。即ち、アンダーカットが内側に傾斜する度合いが異なる。これらによって、リフトオフ工程時に不良が発生する確率が高くなり、歩留まりが低減する。また、フォトレジストをアッシングした時に透明導電層を汚染し、高い不良率をもたらし、これに対応した煩わしい処理工程ももたらしている。
本発明の一実施形態はTFT-LCDアレイ基板の製造方法を提供する。前記アレイ基板は、ゲート電極領域、データライン領域、半導体層領域、ソース電極領域、ドレイン電極領域、ゲートライン領域および画素電極領域を備え、この製造方法は、
透明基板において透明導電薄膜、ソースドレイン金属薄膜およびドープ半導体薄膜を順に堆積し、第1のパターン工程によって、前記ソース電極とドレイン電極上に保留するドープ半導体層と、薄膜トランジスターのソース電極及びドレイン電極と、データラインと、画素電極と、を形成するステップ1と、
ステップ1を経た透明基板の全体において半導体薄膜を堆積し、第2のパターン工程によって薄膜トランジスターのチャネルを備える半導体層のパターンを形成するステップ2と、
ステップ2を経た透明基板の全体において絶縁薄膜とゲート金属薄膜を堆積し、第3のパターン工程によってゲートラインと薄膜トランジスターのゲート電極を備えるパターンを形成し、前記ゲート電極は前記薄膜トランジスターのチャネルの上に位置させるステップ3と、を備える。
透明基板において透明導電薄膜、ソースドレイン金属薄膜およびドープ半導体薄膜を順に堆積し、第1のパターン工程によって、前記ソース電極とドレイン電極上に保留するドープ半導体層と、薄膜トランジスターのソース電極及びドレイン電極と、データラインと、画素電極と、を形成するステップ1と、
ステップ1を経た透明基板の全体において半導体薄膜を堆積し、第2のパターン工程によって薄膜トランジスターのチャネルを備える半導体層のパターンを形成するステップ2と、
ステップ2を経た透明基板の全体において絶縁薄膜とゲート金属薄膜を堆積し、第3のパターン工程によってゲートラインと薄膜トランジスターのゲート電極を備えるパターンを形成し、前記ゲート電極は前記薄膜トランジスターのチャネルの上に位置させるステップ3と、を備える。
本発明の他の実施形態は上記製造方法により得るTFT-LCDアレイ基板を提供する。
以下は図面と実施形態を通じて、本発明の実施形態の技術案を更に詳細に説明する。
説明する必要になるのは、
1、本発明の実施形態において記載した、例えは、「XがY上に設けられる」と記載される場合、この「上」は、XとYとが接触する場合、XがYより上方に位置して接触しない場合の何れも含まれるという意味を持っている。本発明の実施形態における図面に示すように、透明基板を最下方に設けられるように規定する。
2、本発明の実施形態に記載のパターン工程とは、フォトレジストの塗布、フォトレジストの露光と現像、エッチング、フォトレジストの除去などの工程を備え、フォトレジストはポジティブーフォトレジストを例とする。
3、本発明の実施形態に記載の「ある領域」とは、あるパターンが透明基板上に上方より下方まで垂直的に投影する領域、即、この領域があるパターンと同じ形状を有することである。例えば、ゲートライン領域は、即ちゲートラインのパターンが透明基板に投影した領域、透明基板上にゲートラインパターンを設置しようとする領域でもあると理解できる。
1、本発明の実施形態において記載した、例えは、「XがY上に設けられる」と記載される場合、この「上」は、XとYとが接触する場合、XがYより上方に位置して接触しない場合の何れも含まれるという意味を持っている。本発明の実施形態における図面に示すように、透明基板を最下方に設けられるように規定する。
2、本発明の実施形態に記載のパターン工程とは、フォトレジストの塗布、フォトレジストの露光と現像、エッチング、フォトレジストの除去などの工程を備え、フォトレジストはポジティブーフォトレジストを例とする。
3、本発明の実施形態に記載の「ある領域」とは、あるパターンが透明基板上に上方より下方まで垂直的に投影する領域、即、この領域があるパターンと同じ形状を有することである。例えば、ゲートライン領域は、即ちゲートラインのパターンが透明基板に投影した領域、透明基板上にゲートラインパターンを設置しようとする領域でもあると理解できる。
図3は本発明の実施形態に係わるTFT-LCDアレイ基板の平面図であり、一つの画素ユニットの構造を示す。図3に示すように、本実施形態のTFT-LCDアレイ基板は主にゲートライン1’、データライン2’、TFT 3’と画素電極4’を備え、互いに正交しているゲートライン1’とデータライン2’は画素ユニットを規定し、TFT 3’と画素電極4’とは画素ユニット内に形成される。ゲートライン1’はTFT 3’にオン信号を提供することに用いられ、データライン2’は画素電極4’にデータ信号を提供することに用いられる。TFT 3’はアクティブスイッチ素子である。
図4は図3におけるA1-A1線に沿う断面図であり、TFTの構造を示す。図4に示すように、本発明の実施形態のTFTは、透明基板21、第1の透明導電部41、第2の透明導電部42、ソース電極26、ドレイン電極27、ドープ半導体層25、半導体層24、ゲート絶縁層23、及びゲート電極22を備える。第1の透明導電部41はソース電極領域260上に設けられ、且つ第1の透明導電部41は画素電極4’に接続されない。第1の透明導電部41上にソース電極26は設けられる。第2の透明導電部42はドレイン電極領域270に設けられ、且つ第2の透明導電部42と画素電極4’とは一体に形成されている。第2の透明導電部42上にドレイン電極27は設けられる。ソース電極26とドレイン電極27上にそれぞれドープ半導体層25が設けられ、ソース電極26とドレイン電極27との間にTFTチャネル領域が有している。ドープ半導体層25上に半導体層24は設けられ、半導体層24はTFTチャネル領域290上にも設けられ、TFTチャネル29が形成されている。ゲート絶縁層23は上記構造パターン上に設けられ、且つ透明基板21の全体を覆っている。ゲート絶縁層23上にゲート電極22が設けられ、ゲート電極22はTFTチャネル領域の上方に位置し、且つゲートライン1’に接続されている。
本発明の実施形態の上記技術案は、トップゲート電極構造であり、三回のパターン工程により製作することができ、工程のステップが簡単であり、工程のかかる時間が短く、生産効率が高く、生産コストが低いなどのメリットを有する。また、従来の三回のパターン工程によりアレイ基板を製造する方法と比較して、本発明の実施形態は、剥離（lift off）工程を必要としないので、工程の難しさを大きく簡単化し、製品の歩留まりを向上する。
図5〜図18は本発明の実施形態のTFT-LCDアレイ基板の製造プロセスを順に説明する。
図5は透明基板上に透明導電薄膜、ソースドレイン金属薄膜およびドープ半導体薄膜を堆積した後の断面図である。図5に示すように、まず、プラズマ強化化学気相堆積法（PECVD）、磁気スパッター法、熱蒸発法又は他の成膜方法により、透明基板21（ガラス基板又は石英基板）上に透明導電薄膜100、ソースドレイン金属薄膜200及びドープ半導体薄膜300を順に堆積する。ソースドレイン金属薄膜200は、モリブデン、アルミニウム、アルミニウムネオジム合金、タングステン、クロミウム、銅などの金属からなる単層薄膜でも、上記金属を任意に組み合わせ複数層に堆積して形成された複数層薄膜でもよい。透明導電薄膜100はインジウムスズ酸化物（ITO）、インジウム亜鉛酸化物（IZO）などでも良い。
図6は、図5の構造にフォトレジストを塗布した後、フォトレジストに対して露光および現像処理を行った後の断面図である。図6に示すように、データライン領域（図示しない）、ソース電極領域260及びドレイン電極領域270のフォトレジスト1000が第1の厚さH、画素電極領域40のフォトレジスト1000が第2の厚さhを有するように、ドープ半導体薄膜300上にフォトレジスト1000を一層塗布し、デュアルトン（dual tone）マスク（ハフトンマスク又はグレートンマスク）によってフォトレジスト1000に対して露光及び現像処理を行う。前記第1の厚さHは第2の厚さhよりも厚く、他の領域にフォトレジストが存在しない。
図7は図6の構造に対して第1のエッチング工程を行った後の断面図である。図7に示すように、形成されたフォトレジストパターンをエッチングマスクとし、第1のエッチング工程によって画素電極領域40、データライン領域、ソース電極領域260及びドレイン電極領域270以外の他の領域のドープ半導体薄膜300、ソースドレイン金属薄膜200と透明導電薄膜100を完全にエッチングして除去し、即ち、フォトレジスト1000で覆われない他の領域のドープ半導体薄膜300、ソースドレイン金属薄膜200と透明導電薄膜100をエッチングして除去する。具体的には、例えば、SF6、HCl、Cl2、Heの混合気体によりドープ半導体薄膜300（n+ a-Si:H）をエッチングし、りん酸と硝酸の混合物で製作されたエッチング剤によりソースドレイン金属薄膜200をエッチングし、硫酸又は過酸化物などのエッチング剤により透明導電薄膜100（ITO又はIZO）をエッチングする。
そこで、ドライエッチング可能なMo 又は Mo/Al/Moをソースドレイン金属薄膜200とした時に、ドープ半導体薄膜300とソースドレイン金属薄膜200に対して連続的なドライエッチングを行うこともできる。例えば、ドライエッチングを二回連続的に行ってもよく、ドライエッチングに続いて湿式エッチングを行っても良い。このようなエッチング方法はソースドレイン金属薄膜の種類によって変更することができる。
図8は図7におけるフォトレジストに対してアッシング工程を行った後の断面図である。図8に示すように、フォトレジストのアッシング工程によって第2の厚さh程度のフォトレジスト1000を除去して、画素電極領域40のドープ半導体薄膜300を露出し、他のフォトレジスト1000も相応して第2の厚さh程度薄くなる。
図9は図8の構造に対して第2のエッチング工程を行った後の断面図である。図9に示すように、第2のエッチング工程によって画素電極領域40のドープ半導体薄膜300とソースドレイン金属薄膜200を完全にエッチングして除去し、第1の透明導電部41、第2の透明導電部42、画素電極4’、ソース電極26、ドレイン電極27及びドープ半導体層25を形成している。
図10は図9の構造に残留したフォトレジストを除去した後の断面図である。
ここまで、図5〜図10に示した工程により第1のパターン工程を完成している。
図11は図10の構造に半導体薄膜を堆積した後の断面図である。PECVD又は他の成膜方法によって、半導体薄膜400を一層堆積する。本回の堆積の後、データライン領域、ソース電極領域260及びドレイン電極領域270において、半導体薄膜400がドープ半導体層25上に堆積し、画素電極領域40において、半導体薄膜400が画素電極4’上に堆積し、他の領域（TFTチャネル領域290を備える）において、半導体薄膜400が透明基板21上に堆積している。
図12は図11の構造にフォトレジストを塗布した後の断面図である。他の領域にフォトレジストが残留することなく、フォトレジスト2000が半導体領域240上を覆うように、まず、半導体薄膜400上にフォトレジスト2000を塗布し、次に、通常のマスクによりフォトレジスト2000に対して露光及び現像処理を行う。図12に示すように、半導体領域240はTFTチャネル領域290及び全部又は一部のソース電極領域260とドレイン電極領域270を備える。
図13は、図12の構造に対してエッチング工程を行った後の断面図である。図13に示すように、エッチング剤によってフォトレジストが覆わなかった半導体薄膜400をエッチングして除去し、半導体層24のパターンを形成している。図11において、半導体層24はTFTチャネル領域290および一部のソース電極領域260とドレイン電極領域270上に形成されている。TFTチャネル領域290上に位置する半導体層24にTFTチャネル29が形成されている。その後、図12に示した残留したフォトレジストを除去している。
ここまで、図11〜図13に示した工程により第2のパターン工程を完成している。
図14は図13の構造に絶縁薄膜を堆積した後の断面図である。図14に示すように、透明基板21の全体において、PECVD又は他の成膜方法によって絶縁薄膜を一層堆積し、ゲート絶縁層23を形成している。絶縁薄膜はSiNx、SiOx又はSiOxNyからなる単層薄膜であり、或いは上記材料を複数層堆積して形成された複数層薄膜でもある。
図15は図14の構造にゲート金属薄膜を堆積した後の断面図である。図15に示すように、磁気スパッター法、熱蒸発法又は他の成膜方法によって、ゲート金属薄膜500を一層堆積している。ゲート金属薄膜500はモリブデン、アルーミニウム、アルーミニウムネオジム合金、タングステン、クロミウム、銅などの金属からなる単層薄膜でも良く、上記金属を任意に組み合わせ複数層に堆積して形成された複数層薄膜でも良い。
図16は図15の構造にフォトレジストを塗布した後の断面図である。図16に示すように、他の領域にフォトレジストが残留することなく、フォトレジスト3000がゲートライン領域（図示しない）及びゲート電極領域220を覆うように、まず、ゲート金属薄膜500上にフォトレジスト3000を塗布し、次に、通常のマスクによってフォトレジスト3000に対して露光および現像処理を行う。ゲート電極領域220は、全部TFTチャネル領域290、及び全部又は一部のソース電極領域260とドレイン電極領域270を備える。
図17は図16の構造に対してエッチング工程を行った後の断面図である。図17に示すように、エッチング剤によってフォトレジスト3000が覆わなかったゲート金属薄膜500をエッチングして除去し、ゲート電極22及びゲートラインのパターンを形成している。
図18は図17におけるフォトレジストを除去した後の断面図である。
ここまで、図14〜図18に示した工程により第3のパターン工程を完成して、本発明の実施形態のTFT-LCDアレイ基板を得る。
本発明の実施形態は、まず透明導電薄膜、ソースドレイン金属薄膜およびドープ半導体薄膜を堆積した後、フォトレジストのアッシング工程を行っているため、従来技術においてフォトレジストアッシング工程を行った後に透明導電層を堆積することと比較して、アッシング工程が透明導電層への汚染を回避し、製品の歩留まりを向上する。
最後に、以下のように説明する必要がある。即ち、上記実施形態は、本発明の技術案を説明するに用いられるものだけであり、それを限定するものではない。好ましい実施形態を参照して本発明を詳細に説明したが、当業者は、依然として本発明の技術案を補正し、或いは均等的な取替を行うことができる。この補正又は取替えにより補正後の技術案は本発明の各実施例の技術案の主旨と範囲から逸脱させることがないと理解すべきである。
本発明の実施形態は、まず透明導電薄膜、ソースドレイン金属薄膜およびドープ半導体薄膜を堆積した後、フォトレジストのアッシング工程を行っているため、従来技術においてフォトレジストアッシング工程を行った後に透明導電層を堆積することと比較して、アッシング工程が透明導電層への汚染を回避し、製品の歩留まりを向上する。
最後に、以下のように説明する必要がある。即ち、上記実施形態は、本発明の技術案を説明するに用いられるものだけであり、それを限定するものではない。好ましい実施形態を参照して本発明を詳細に説明したが、当業者は、依然として本発明の技術案を補正し、或いは均等的な取替を行うことができる。この補正又は取替えにより補正後の技術案は本発明の各実施例の技術案の主旨と範囲から逸脱させることがないと理解すべきである。
1、1’ ・・・ ゲートライン
2、2’ ・・・ データライン
3、3’ ・・・ 薄膜トランジスター
4、4’ ・・・ 画素電極
11 ・・・ 透明基板
12 ・・・ ゲート電極
13 ・・・ ゲート絶縁層
14 ・・・ 半導体層
15 ・・・ ドープ半導体層
16 ・・・ ソース電極
17 ・・・ ドレイン電極
18 ・・・ パッシベーション層
19 ・・・ TFTチャネル
21 ・・・ 透明基板
22 ・・・ ゲート電極
23 ・・・ ゲート絶縁層
24 ・・・ 半導体層
25 ・・・ ドープ半導体層
26 ・・・ ソース電極
27 ・・・ ドレイン電極
29 ・・・ TFTチャネル
40 ・・・ 画素電極領域
41、42 ・・・ 透明導電部
100 ・・・ 電薄膜
200 ・・・ ソースドレイン金属薄膜
220 ・・・ ゲート電極領域
260 ・・・ ソース電極領域
270 ・・・ ドレイン電極領域
290 ・・・ TFTチャネル領域
300 ・・・ ドープ半導体薄膜
500 ・・・ ゲート金属薄膜
1000、3000 ・・・ フォトレジスト
2、2’ ・・・ データライン
3、3’ ・・・ 薄膜トランジスター
4、4’ ・・・ 画素電極
11 ・・・ 透明基板
12 ・・・ ゲート電極
13 ・・・ ゲート絶縁層
14 ・・・ 半導体層
15 ・・・ ドープ半導体層
16 ・・・ ソース電極
17 ・・・ ドレイン電極
18 ・・・ パッシベーション層
19 ・・・ TFTチャネル
21 ・・・ 透明基板
22 ・・・ ゲート電極
23 ・・・ ゲート絶縁層
24 ・・・ 半導体層
25 ・・・ ドープ半導体層
26 ・・・ ソース電極
27 ・・・ ドレイン電極
29 ・・・ TFTチャネル
40 ・・・ 画素電極領域
41、42 ・・・ 透明導電部
100 ・・・ 電薄膜
200 ・・・ ソースドレイン金属薄膜
220 ・・・ ゲート電極領域
260 ・・・ ソース電極領域
270 ・・・ ドレイン電極領域
290 ・・・ TFTチャネル領域
300 ・・・ ドープ半導体薄膜
500 ・・・ ゲート金属薄膜
1000、3000 ・・・ フォトレジスト
Claims (11)
- ゲート電極領域、データライン領域、半導体層領域、ソース電極領域、ドレイン電極領域、ゲートライン領域、画素電極領域を備えるTFT-LCDアレイ基板の製造方法であって、
透明基板において透明導電薄膜、ソースドレイン金属薄膜およびドープ半導体薄膜を順に堆積し、第1のパターニング工程によって、前記ソース電極とドレイン電極上に保留するドープ半導体層と、薄膜トランジスターのソース電極及びドレイン電極と、データラインと、画素電極と、を形成するステップ1と、
ステップ1を経た透明基板の全体において半導体薄膜を堆積し、第2のパターニング工程によって薄膜トランジスターのチャネルを備える半導体層のパターンを形成するステップ2と
ステップ2を経た透明基板の全体において絶縁薄膜とゲート金属薄膜を堆積し、第3のパターニング工程によってゲートラインと薄膜トランジスターのゲート電極を備えるパターンを形成し、前記ゲート電極は前記薄膜トランジスターのチャネル上に位置させるステップ3と、を備えることを特徴とするTFT-LCDアレイ基板の製造方法。 - 前記ステップ1は、
前記透明基板上に前記透明導電薄膜、前記ソースドレイン金属薄膜および前記ドープ半導体薄膜を順に堆積した後、前記ドープ半導体薄膜上に第1層のフォトレジストを塗布することと、
前記データライン領域、ソース電極領域及びドレイン電極領域の第1層のフォトレジストは、第1の厚さ、前記画素電極領域の第1のフォトレジストは、前記第1の厚さよりも薄い第2の厚さを、それぞれ備えるように、デュアルトーンマスクにより、前記第1のフォトレジストに対して露光及び現像処理を行い、他の領域は前記第1のフォトレジストを存在させないことと、
第1のエッチング工程により前記他の領域のドープ半導体薄膜、ソースドレイン金属薄膜及び透明導電薄膜を完全にエッチングして除去することと、
アッシング工程により、第2の厚さを有する第1層のフォトレジストを除去し、前記画素電極領域のドープ半導体薄膜を露出させることと、
第2のエッチング工程により前記画素電極領域のドープ半導体薄膜、ソースドレイン金属薄膜をエッチングして除去することと、
残留した第1層のフォトレジストを除去することと、を備えることを特徴とする請求項1に記載のTFT-LCDアレイ基板の製造方法。 - 前記ステップ2は、
ステップ1を経た透明基板の全体に前記半導体薄膜を堆積した後、前記半導体薄膜上に第2のフォトレジストを塗布することと、
マスクにより前記第2のフォトレジストに対して露光と現像処理を行い、前記半導体層領域のみに第2のフォトレジストを保留することと、
第3のエッチング工程により露出した半導体薄膜を除去することと、
残留した第2のフォトレジストを除去することと、を備えることを特徴とする請求項1に記載のTFT-LCDアレイ基板の製造方法。 - 前記ステップ3は、
ステップ2を経た透明基板の全体に、前記絶縁薄膜と前記ゲート金属薄膜を堆積した後、前記ゲート金属薄膜上に第3のフォトレジストを塗布することと、
マスクにより前記第3のフォトレジストに対して露光と現像処理を行い、前記ゲート電極領域とゲートライン領域のみに第3のフォトレジストを保留することと、
第4のエッチング工程により露出したゲート金属薄膜をエッチングして除去することと、
残留した第3のフォトレジストを除去することと、を備えることを特徴とする請求項1に記載のTFT-LCDアレイ基板の製造方法。 - 前記絶縁薄膜は、SiNx、SiOx又はSiOxNyの単層薄膜であり、或いはこれらの材料を任意に組み合わせ複数層に堆積して形成されている複数層薄膜であることを特徴とする請求項1に記載のTFT-LCDアレイ基板の製造方法。
- 前記ソースドレイン金属薄膜は、モリブデン、アルーミニウム、アルーミニウムネオジム合金、タングステン、クロミウム又は銅からなる単層薄膜であり、或いは上記金属を任意に組み合わせて形成されている複数層薄膜であることを特徴とする請求項1に記載のTFT-LCDアレイ基板の製造方法。
- 前記ゲート金属薄膜は、モリブデン、アルーミニウム、アルーミニウムネオジム合金、タングステン、クロミウム、銅からなる単層薄膜であり、或いは上記金属を任意に組み合わせて形成されている複数層薄膜であることを特徴とする請求項1に記載のTFT-LCDアレイ基板の製造方法。
- りん酸と硝酸との混合物で製作されたエッチング剤により前記ソースドレイン金属薄膜をエッチングすることを特徴とする請求項1に記載のTFT-LCDアレイ基板の製造方法。
- 硫酸又は過酸化物により前記透明導電薄膜をエッチングすることを特徴とする請求項2に記載のTFT-LCDアレイ基板の製造方法。
- 前記ソースドレイン金属薄膜がMo又はMo/Al/Moの積層である場合、前記ドープ半導体薄膜と前記ソースドレイン金属薄膜に対して連続的に二回のドライエッチングをすることを特徴とする請求項6に記載のTFT-LCDアレイ基板の製造方法。
- TFT-LCDアレイ基板であって、
請求項1に記載のTFT-LCDアレイ基板の製造方法により製作することを特徴とするTFT-LCDアレイ基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910085506.6 | 2009-05-22 | ||
| CN2009100855066A CN101894807B (zh) | 2009-05-22 | 2009-05-22 | Tft-lcd阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010271718A JP2010271718A (ja) | 2010-12-02 |
| JP5588740B2 true JP5588740B2 (ja) | 2014-09-10 |
Family
ID=43103953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010118333A Expired - Fee Related JP5588740B2 (ja) | 2009-05-22 | 2010-05-24 | Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8298878B2 (ja) |
| JP (1) | JP5588740B2 (ja) |
| KR (1) | KR101154488B1 (ja) |
| CN (1) | CN101894807B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102487041B (zh) * | 2010-12-02 | 2014-07-23 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和电子纸显示器 |
| CN102540534B (zh) | 2010-12-13 | 2015-05-13 | 京东方科技集团股份有限公司 | 电子纸显示基板及其制造方法和电子纸显示器 |
| CN102608859B (zh) | 2011-01-21 | 2017-02-01 | 京东方科技集团股份有限公司 | 掩模板及应用其制造薄膜晶体管阵列基板的方法 |
| CN102768989A (zh) * | 2011-05-06 | 2012-11-07 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板结构及制造方法 |
| CN102709234B (zh) * | 2011-08-19 | 2016-02-17 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制造方法和电子器件 |
| CN102629585B (zh) * | 2011-11-17 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种显示装置、薄膜晶体管、阵列基板及其制造方法 |
| CN102543892B (zh) * | 2011-12-21 | 2013-12-18 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管基板及其制造方法和液晶显示装置 |
| US20130162925A1 (en) * | 2011-12-21 | 2013-06-27 | Shenzhen China Star Optoelectronics Technology Co. Ltd | Thin-film Transistor Substrate and Manufacturing Method Thereof and Liquid Crystal Display Device |
| CN102655155B (zh) | 2012-02-27 | 2015-03-11 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN102709237B (zh) * | 2012-03-05 | 2014-06-25 | 京东方科技集团股份有限公司 | 薄膜场效应晶体管阵列基板及其制造方法、电子器件 |
| CN102629611B (zh) * | 2012-03-29 | 2015-01-21 | 京东方科技集团股份有限公司 | 一种显示装置、阵列基板及其制作方法 |
| CN102651403A (zh) * | 2012-04-16 | 2012-08-29 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法和显示面板 |
| CN102692752B (zh) * | 2012-06-07 | 2015-03-25 | 深圳市华星光电技术有限公司 | 液晶显示面板及其制作方法 |
| CN102779784A (zh) * | 2012-06-15 | 2012-11-14 | 上海大学 | 薄膜晶体管阵列基板制造方法 |
| US8900938B2 (en) | 2012-07-02 | 2014-12-02 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Manufacturing method of array substrate, array substrate and LCD device |
| CN102723310B (zh) * | 2012-07-02 | 2014-05-14 | 深圳市华星光电技术有限公司 | 一种阵列基板的制作方法、阵列基板和液晶显示装置 |
| CN102779785A (zh) * | 2012-07-25 | 2012-11-14 | 京东方科技集团股份有限公司 | 有机薄膜晶体管阵列基板及其制备方法和显示装置 |
| CN103022148B (zh) * | 2012-12-14 | 2016-01-13 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN103050497A (zh) * | 2012-12-27 | 2013-04-17 | 青岛龙泰天翔通信科技有限公司 | 一种柔性驱动背板 |
| CN103456742B (zh) * | 2013-08-27 | 2017-02-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN103489877B (zh) * | 2013-09-30 | 2015-12-09 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和显示装置 |
| CN104600080B (zh) * | 2014-12-30 | 2018-10-19 | 深圳市华星光电技术有限公司 | 阵列基板、显示面板及阵列基板的制备方法 |
| CN105097548A (zh) * | 2015-06-23 | 2015-11-25 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置 |
| CN105097552A (zh) * | 2015-08-14 | 2015-11-25 | 京东方科技集团股份有限公司 | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 |
| CN105161505B (zh) * | 2015-09-28 | 2018-11-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
| TWI599035B (zh) * | 2016-08-11 | 2017-09-11 | 創王光電股份有限公司 | 垂直結構薄膜電晶體及其製造方法 |
| CN106384714B (zh) * | 2016-10-13 | 2018-07-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| CN106935660B (zh) * | 2017-05-12 | 2019-10-18 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| GB2566673B (en) * | 2017-07-21 | 2022-10-26 | Flexenable Ltd | Thin-Film Transistor (TFT) Architecture for Liquid Crystal Displays |
| CN107731882A (zh) * | 2017-11-07 | 2018-02-23 | 深圳市华星光电半导体显示技术有限公司 | 一种有机薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN108878626B (zh) * | 2018-06-29 | 2020-02-18 | 京东方科技集团股份有限公司 | 一种显示面板及制作方法、显示装置 |
| CN109192704A (zh) * | 2018-09-05 | 2019-01-11 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183622A (ja) * | 1985-02-08 | 1986-08-16 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置とその製造方法 |
| JPH079994B2 (ja) * | 1986-10-30 | 1995-02-01 | カシオ計算機株式会社 | アクテイブマトリクス液晶表示装置の製造方法 |
| JPH06252171A (ja) | 1993-03-02 | 1994-09-09 | Hitachi Ltd | アクティブマトリクスパネルの製造方法 |
| JPH07162007A (ja) * | 1993-12-10 | 1995-06-23 | Sharp Corp | アクティブマトリクス基板の製造方法 |
| KR0136066B1 (ko) * | 1994-05-06 | 1998-04-24 | 한민구 | 오프셋구조로 이루어지는 박막 트랜지스터의 제조방법 |
| JP2965283B2 (ja) * | 1994-07-13 | 1999-10-18 | ヒュンダイ エレクトロニクス インダストリーズ カムパニー リミテッド | 薄膜トランジスタの製造方法 |
| KR100259078B1 (ko) * | 1997-08-14 | 2000-06-15 | 김영환 | 박막트랜지스터 및 이의 제조방법 |
| KR100467176B1 (ko) * | 2000-10-11 | 2005-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이패널 및 그 제조방법 |
| KR100773239B1 (ko) * | 2000-12-29 | 2007-11-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100710282B1 (ko) * | 2000-12-29 | 2007-04-23 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 및 그 제조방법 |
| US6849492B2 (en) * | 2002-07-08 | 2005-02-01 | Micron Technology, Inc. | Method for forming standard voltage threshold and low voltage threshold MOSFET devices |
| US7344928B2 (en) * | 2005-07-28 | 2008-03-18 | Palo Alto Research Center Incorporated | Patterned-print thin-film transistors with top gate geometry |
| TWI316759B (en) * | 2006-01-09 | 2009-11-01 | Univ Nat Chiao Tung | Mothod for fabricatng a straggered source/drain and thin-channel tft |
| JP5244364B2 (ja) * | 2007-10-16 | 2013-07-24 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
-
2009
- 2009-05-22 CN CN2009100855066A patent/CN101894807B/zh not_active Expired - Fee Related
-
2010
- 2010-05-21 US US12/784,759 patent/US8298878B2/en active Active
- 2010-05-24 KR KR1020100048076A patent/KR101154488B1/ko active IP Right Grant
- 2010-05-24 JP JP2010118333A patent/JP5588740B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010271718A (ja) | 2010-12-02 |
| KR20100126228A (ko) | 2010-12-01 |
| KR101154488B1 (ko) | 2012-06-13 |
| CN101894807B (zh) | 2012-11-21 |
| CN101894807A (zh) | 2010-11-24 |
| US20100295049A1 (en) | 2010-11-25 |
| US8298878B2 (en) | 2012-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5588740B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法 | |
| US8236628B2 (en) | Array substrate and manufacturing method | |
| JP4994014B2 (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| JP5129228B2 (ja) | アレイ基板及びこれの製造方法 | |
| US10192904B2 (en) | Array substrate and manufacturing method thereof, display device | |
| US8298883B2 (en) | Method of forming photoresist burr edge and method of manufacturing array substrate | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| JP2007318144A (ja) | Ｔｆｔ−ｌｃｄアレイ基板構造及びその製造方法 | |
| WO2013104228A1 (zh) | Tft阵列基板的制造方法 | |
| JP2008040502A (ja) | 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法 | |
| KR101212554B1 (ko) | Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| CN102902111B (zh) | 形成透明电极以及制造液晶显示装置的阵列基板的方法 | |
| WO2015043282A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| WO2015096312A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| WO2013181915A1 (zh) | Tft阵列基板及其制造方法和显示装置 | |
| TWI424507B (zh) | 薄膜電晶體陣列基板的製造方法 | |
| US7811867B2 (en) | Method for manufacturing pixel structure | |
| TWI396916B (zh) | 薄膜電晶體陣列基板之製作方法 | |
| WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| KR101577234B1 (ko) | 패턴 형성 방법 및 박막 트랜지스터 어레이 기판의 제조 방법 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| US7749821B2 (en) | Method of fabricating pixel structure | |
| KR20080035045A (ko) | 표시 기판의 제조 방법 | |
| WO2016011685A1 (zh) | 共平面型氧化物半导体tft基板的制作方法 | |
| WO2014015622A1 (zh) | Tft阵列基板、制造方法及液晶显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140630 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140728 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5588740 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |