CN102608859B - 掩模板及应用其制造薄膜晶体管阵列基板的方法 - Google Patents
掩模板及应用其制造薄膜晶体管阵列基板的方法 Download PDFInfo
- Publication number
- CN102608859B CN102608859B CN201110024105.7A CN201110024105A CN102608859B CN 102608859 B CN102608859 B CN 102608859B CN 201110024105 A CN201110024105 A CN 201110024105A CN 102608859 B CN102608859 B CN 102608859B
- Authority
- CN
- China
- Prior art keywords
- pattern
- mask plate
- photoresist
- area
- redundant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010409 thin film Substances 0.000 title claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 63
- 230000008569 process Effects 0.000 claims abstract description 31
- 238000001259 photo etching Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000002161 passivation Methods 0.000 claims description 11
- 238000011161 development Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 2
- 238000001459 lithography Methods 0.000 claims description 2
- 238000009738 saturating Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 239000004973 liquid crystal related substance Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 6
- 230000018109 developmental process Effects 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/76—Patterning of masks by imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种掩模板及应用其制造薄膜晶体管阵列基板的方法,涉及半导体领域的掩模技术,解决了使用现有双色调掩模板的光刻工艺中,光刻胶上各图案区之间,高浓度显影液向低浓度显影液扩散的问题。本发明通过在掩模板上的两个图案区间设置冗余图案,并用该掩模板对光刻胶曝光,使得在显影过程中,光刻胶上形成的对应于掩模板冗余图案的光刻胶冗余图案,该光刻胶冗余图案可阻挡高浓度显影液向低浓度显影液扩散,从而提高了产品良率。本发明主要用于平面电场型薄膜晶体管液晶显示器阵列基板的制造。
Description
技术领域
本发明涉及半导体领域的掩模技术,尤其涉及一种掩模板及应用其制造薄膜晶体管阵列基板的方法。
背景技术
在制备平面电场型TFT-LCD阵列基板的工艺中,使用了双色调掩模板(例如:灰阶掩模板或半透膜),该掩模板包含三种区域:透光区、不透光区和半透光区。使用该掩模板对光刻胶进行曝光后,透光区对应的光刻胶上形成曝光区,不透光区对应的光刻胶上形成非曝光区,半透光区对应的光刻胶上形成半曝光区。经过曝光工艺的光刻胶显影后,半曝光区的一部分光刻胶被去除。
由于半曝光区要经过后续的两次蚀刻操作才能在基板上形成需要的图案,因此,对在该区域留下的光刻胶的厚度和均匀度有较高的要求,太厚可能导致后续刻蚀时间增加,太薄则可能导致光刻胶周边形貌不好,甚至出现完全暴露的区域。决定半曝光区留下光刻胶厚度的一个重要因素是显影液的浓度。在显影过程中,附着在曝光后光刻胶上的显影液与需要被除去的光刻胶反应,显影液浓度越大,在规定的时间内除去的光刻胶量就越多。
平面电场型TFT-LCD阵列基板一般采用5次掩模工艺进行,第一次掩模工艺形成第一层透明公共电极,第二次掩模工艺形成栅线和栅电极,第三次利用双色调掩模工艺形成半导体有源层和源漏金属电极层,第四次掩模工艺形成过孔层,第五层掩模工艺形成像素电极层。为了降低成本,减少掩模工艺步骤,目前利用双色调掩模板将第一层透明像素电极和栅金属电极一起制造。
在用上述双色调掩模板制备平面电场型TFT-LCD阵列基板的第一层透明公共电极层(1st ITO)和栅电极的过程中,发明人发现现有技术中至少存在如下问题:
图1所示的双色调掩模板11包括显示图案区12和周边电路图案区13,采用该掩模板对阵列基板上的光刻胶曝光时,掩模板上黑色区域对应阵列基板上需要保留下来的光刻胶;灰色区域是半透光区,对应阵列基板上需要被部分去除的光刻胶,阵列基板上光刻胶的厚度通常为2μm,灰色区域对应的光刻胶显影时被去除的厚度通常为1.7μm,保留下来的光刻胶非常薄。而阵列基板上除对应黑色区域和灰色区域以外的区域的光刻胶在显影过程中都会被去除。因此,由显示图案区12形成的光刻胶图案区消耗的显影液比由周边电路图案区13形成的光刻胶图案区消耗的显影液要多。
在显影过程中,阵列基板上对应显示图案区12的区域形成显示区,对应周边电路图案区13的区域形成周边电路区,由于显示区消耗的显影液比周边电路区消耗的显影液要多。因此,周边电路区高浓度的显影液就会向显示区浓度较低的显影液扩散,从而使得与周边电路区相临的半曝光区的光刻胶被去除量增加,导致半曝光区光刻胶的周边形貌变差,甚至出现半曝光区的光刻胶被完全去除的现象。
由于显示区中部分半曝光区域的光刻胶厚度受到临近的周边电路区的高浓度显影液的影响,使得光刻胶厚度在显示区中分布不均匀,导致刻蚀工艺难度增加,刻蚀工艺参数控制困难,造成刻蚀斑(Mura)出现,进而导致产品良率的降低。
发明内容
本发明的实施例提供一种掩模板及应用其制造薄膜晶体管阵列基板的方法,可防止显影过程中,在阵列基板上不同的光刻胶图案区之间,高浓度显影液向低浓度显影液扩散。
为达到上述目的,本发明的实施例采用如下技术方案:
一种掩模板,用于掩膜光刻工艺,包括第一图案区及第二图案区,其中,所述掩模板还包括设置于第一图案区与第二图案区之间的冗余图案,所述冗余图案用于在光刻胶上形成光刻胶冗余图案,以阻挡所述光刻胶冗余图案两侧浓度不同的显影液向对侧扩散。
一种薄膜晶体管阵列基板的制造方法,该方法包括:
使用第一掩模板在基板上进行第一次光刻工艺,所述第一掩模板为上述的掩模板,所述第一图案区用于对基板的显示区进行曝光,以在基板的显示区上形成第一透明公共电极层和栅电极,所述第二图案区用于对基板的周边电路区进行曝光;
使用第二掩模板进行第二次光刻工艺,形成半导体有源区和图案化源/漏电极,所述源/漏电极形成在所述有源区之上;
使用第三掩模板进行第三次光刻工艺,形成钝化层过孔;
使用第四掩模板进行第四次光刻工艺,形成图案化像素电极,所述像素电极通过所述钝化层过孔与所述源/漏电极电连接。
本发明实施例提供的掩模板及应用其制造薄膜晶体管阵列基板的方法,通过在掩模板上的两图案区间设置冗余图案,并使用该掩模板对基板上光刻胶进行曝光,在显影过程中,光刻胶上对应于掩模板冗余图案的区域可形成光刻胶冗余图案,可起到阻挡显影液扩散的作用。
由于光刻胶冗余图案阻挡了显影液的扩散,因此,可防止基板上的光刻胶厚度分布不均匀,从而防止了后续的刻蚀工艺难度增加、刻蚀工艺参数控制困难、刻蚀斑等问题的发生,进而可防止产品良率的降低。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为现有掩模板的图案示意图;
图2为本发明实施例1一种掩模板的图案示意图;
图3为本发明实施例1另一种掩模板的图案示意图。
具体实施方式
本发明实施例提供一种掩模板,包括第一图案区及第二图案区,其中,所述掩模板还包括设置于第一图案区与第二图案区之间的冗余图案。
本发明实施例还提供一种薄膜晶体管阵列基板的制造方法,包括:
使用第一掩模板在基板上进行第一次光刻工艺,所述第一掩模板为上述的掩模板,所述第一图案区用于对基板的显示区进行曝光,以在基板的显示区上形成第一透明公共电极层和栅电极,所述第二图案区用于对基板的周边电路区进行曝光;
使用第二掩模板进行第二次光刻工艺,形成半导体有源区和图案化源/漏电极,所述源/漏电极形成在所述有源区之上;
使用第三掩模板进行第三次光刻工艺,形成钝化层过孔;
使用第四掩模板进行第四次光刻工艺,形成图案化像素电极,所述像素电极通过所述钝化层过孔与所述源/漏电极电连接。
由于本发明实施例的掩模板在其两个图案区之间设置了冗余图案,在显影过程中,光刻胶上对应于掩模板冗余图案的区域可形成光刻胶冗余图案,可起到阻挡显影液扩散的作用。
由于光刻胶冗余图案阻挡了显影液的扩散,因此,可防止基板上的光刻胶厚度分布不均匀,从而防止了后续的刻蚀工艺难度增加、刻蚀工艺参数控制困难、刻蚀斑等问题的发生,进而可防止产品良率的降低。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
图2为本发明实施例提供的一种掩模板,其包括第一图案区I及第二图案区II。
该掩模板用于制造平面电场型TFT-LCD阵列基板,第一图案区I用于在阵列基板显示区的光刻胶上形成像素阵列图案,第二图案区II用于在阵列基板周边电路区的光刻胶上形成周边电路图案,该掩模板还包括设置于图案区I与图案区II之间的冗余图案21。
使用该掩模板对阵列基板上的光刻胶曝光后,在显影的过程中,光刻胶上可形成显示区图案和周边电路区图案,以及在显示区图案和周边电路区图案之间的光刻胶冗余图案。由于在显示区图案和周边电路区图案之间设置了光刻胶冗余图案,起到了阻挡光刻胶冗余图案两侧浓度不同的显影液向对侧扩散的作用,即阻挡了周边电路区高浓度显影液向显示区低浓度显影液的扩散,因此,可防止与周边电路区图案相邻的显示区图案周边的光刻胶厚度分布不均匀,从而防止了后续的刻蚀工艺难度增加、刻蚀工艺参数控制困难、刻蚀斑等问题的发生,进而可防止产品良率的降低。
另外,减小冗余图案上需保留的光刻胶图案的面积,可增加光刻胶冗余图案对显影液的消耗,可使得光刻胶上两图案区的显影液浓度达到平衡。
需要说明的是:上述掩模板并不限于制造平面电场型TFT-LCD阵列基板,也可用于制造其它半导体器件,只要制造该器件所用的光刻胶图案存在不同的图案区间高浓度显影液向低浓度显影液扩散的问题,本发明实施例提供的掩模板就可用于解决该问题。
图2所示的冗余图案21为条形,也可根据图案区I与图案区II之间的间隙形状设置为其它形状。冗余图案可具有波浪形线条(如图2所示),也可如图3所示,冗余图案31可具有圆孔,任何结构的冗余图案,都可以在显影过程中,起到防止高浓度显影液向低浓度显影液扩散的作用。
实施例2
本实施例提供了一种薄膜晶体管阵列基板的制造方法,该阵列基板为平面电场型TFT-LCD阵列基板,采用了目前应用较为广泛的4次掩模工艺,与现有技术不同的是,本实施例在第1次掩模步骤中,使用了具有冗余图案的掩模板。
该制造方法包括以下4个步骤。
1、使用第一掩模板在基板上进行第一次光刻工艺,该第一掩模板包括第一图案区、第二图案区,以及设置于两个图案区之间的冗余图案。第一图案区用于对基板的显示区进行曝光,以在基板的显示区上形成第一透明公共电极层和栅电极。第二图案区用于对基板的周边电路区进行曝光。
使用该掩模板对阵列基板上的光刻胶进行曝光后,在显影的过程中,光刻胶上可形成显示区图案和周边电路区图案,以及在显示区图案和周边电路区图案之间形成对应于掩模板冗余图案的光刻胶冗余图案。该光刻胶冗余图案起到了阻挡显影液扩散的作用。
由于光刻胶冗余图案的阻挡作用,避免了周边电路区的高浓度显影液向显示区的低浓度显影液扩散,可防止显示区中与周边电路区相邻的半曝光区的光刻胶厚度分布不均匀,从而防止后续的刻蚀工艺难度增加、刻蚀工艺参数控制困难、刻蚀斑等问题的发生,进而可防止产品良率的降低。
掩模板的冗余图案可为条形,也可根据两图案区之间间隙的形状设置为其它形状。冗余图案可具有波浪形线条,也可具有圆孔,任何结构的冗余图案,都可以在显影过程中,起到防止高浓度显影液向低浓度显影液扩散的作用,以达到周边电路区和显示区显影液浓度一致,最终保证显示区中半曝光区的光刻胶厚度能够保持良好的均匀性。
2、在形成了第一透明公共电极层和栅电极后的基板上,使用第二掩模板进行第二次光刻工艺,形成半导体有源区和图案化源/漏电极,该源/漏电极形成在有源区之上。
3、在形成了源/漏电极后的基板上沉积钝化层,再使用第三掩模板进行第三次光刻工艺,形成钝化层过孔。
4、在形成了形成钝化层过孔的基板上沉积第二层透明公共电极层,并填充钝化层过孔,使用第四掩模板进行第四次光刻工艺,形成图案化像素电极,像素电极通过钝化层过孔与源/漏电极电连接。
采用本实施例的4次掩模工艺制造平面电场型TFT-LCD阵列基板,可提高阵列基板产品的良率。
需要说明的是:上述掩模板并不限于制造平面电场型TFT-LCD阵列基板,也可用于制造其它半导体器件,只要制造该器件所用的光刻胶图案存在不同的图案区间高浓度显影液向低浓度显影液扩散的问题,本发明实施例提供的掩模板就可用于解决该问题。
本发明实施例主要用于平面电场型TFT-LCD阵列基板的制造。以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。
Claims (2)
1.一种掩模板,用于掩膜光刻工艺,包括第一图案区及第二图案区,其特征在于,所述掩模板还包括设置于第一图案区与第二图案区之间的冗余图案,所述冗余图案用于在光刻胶上形成光刻胶冗余图案,以使所述光刻胶冗余图案消耗显影液而阻挡所述光刻胶冗余图案两侧浓度不同的显影液向对侧扩散;
所述第一图案区用于对基板的显示区进行曝光,以在基板的显示区上形成第一透明公共电极层和栅电极,所述第二图案区用于对基板的周边电路区进行曝光;
所述冗余图案为条形;或者,所述冗余图案具有波浪形线条;或者,所述冗余图案具有圆孔。
2.一种薄膜晶体管阵列基板的制造方法,其特征在于,包括:
使用第一掩模板在基板上进行第一次光刻工艺,所述第一掩模板为权利要求1所述的掩模板,所述第一图案区用于对基板的显示区进行曝光,以在基板的显示区上形成第一透明公共电极层和栅电极,所述第二图案区用于对基板的周边电路区进行曝光;使用所述第一掩模板对所述基板上的光刻胶进行曝光后,在显影的过程中,所述光刻胶上形成显示区图案和周边电路区图案,以及在所述显示区图案和所述周边电路区图案之间形成对应于所述第一掩模板冗余图案的所述光刻胶冗余图案;
使用第二掩模板进行第二次光刻工艺,形成半导体有源区和图案化源/漏电极,所述源/漏电极形成在所述有源区之上;
使用第三掩模板进行第三次光刻工艺,形成钝化层过孔;
使用第四掩模板进行第四次光刻工艺,形成图案化像素电极,所述像素电极通过所述钝化层过孔与所述源/漏电极电连接;
所述第一掩模板的所述冗余图案为条形;或者,所述冗余图案具有波浪形线条;或者,所述冗余图案具有圆孔。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110024105.7A CN102608859B (zh) | 2011-01-21 | 2011-01-21 | 掩模板及应用其制造薄膜晶体管阵列基板的方法 |
US13/347,865 US8900776B2 (en) | 2011-01-21 | 2012-01-11 | Mask plate, fattening method and method for manufacturing array substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110024105.7A CN102608859B (zh) | 2011-01-21 | 2011-01-21 | 掩模板及应用其制造薄膜晶体管阵列基板的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102608859A CN102608859A (zh) | 2012-07-25 |
CN102608859B true CN102608859B (zh) | 2017-02-01 |
Family
ID=46526330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110024105.7A Active CN102608859B (zh) | 2011-01-21 | 2011-01-21 | 掩模板及应用其制造薄膜晶体管阵列基板的方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8900776B2 (zh) |
CN (1) | CN102608859B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104635416B (zh) * | 2015-02-06 | 2018-12-25 | 合肥京东方光电科技有限公司 | 一种掩膜板及阵列基板的制造方法 |
CN105116694B (zh) * | 2015-09-25 | 2017-12-22 | 京东方科技集团股份有限公司 | 一种掩膜版、曝光装置及曝光方法 |
JP6556673B2 (ja) * | 2016-07-26 | 2019-08-07 | Hoya株式会社 | フォトマスクの製造方法、描画装置、表示装置の製造方法、フォトマスク基板の検査方法、及びフォトマスク基板の検査装置 |
CN106298682B (zh) * | 2016-08-30 | 2019-06-04 | 武汉华星光电技术有限公司 | 一种ltps阵列基板的制备方法 |
CN108271417B (zh) * | 2016-11-04 | 2021-08-10 | 京东方科技集团股份有限公司 | 触控基板、触控面板、触控显示装置、掩模板、制造方法 |
CN107844025A (zh) * | 2017-12-11 | 2018-03-27 | 京东方科技集团股份有限公司 | 掩膜版、曝光装置及曝光方法 |
CN110231753A (zh) * | 2019-07-10 | 2019-09-13 | 德淮半导体有限公司 | 掩模及其配置方法、光刻系统和光刻方法 |
CN114882791A (zh) * | 2021-02-05 | 2022-08-09 | 群创光电股份有限公司 | 透明显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101034262A (zh) * | 2006-03-09 | 2007-09-12 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器的阵列基板的制作方法 |
CN101677058A (zh) * | 2008-09-19 | 2010-03-24 | 北京京东方光电科技有限公司 | 薄膜构造体的制造方法 |
CN101840149A (zh) * | 2009-03-20 | 2010-09-22 | 北京京东方光电科技有限公司 | 掩膜板及其制造方法和掩膜曝光方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI402918B (zh) * | 2007-11-28 | 2013-07-21 | Au Optronics Corp | 光罩及薄膜電晶體基板之製造方法 |
CN101661199B (zh) * | 2008-08-27 | 2011-12-28 | 北京京东方光电科技有限公司 | 半透过式液晶显示装置的阵列基板制造方法 |
CN101894807B (zh) * | 2009-05-22 | 2012-11-21 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
-
2011
- 2011-01-21 CN CN201110024105.7A patent/CN102608859B/zh active Active
-
2012
- 2012-01-11 US US13/347,865 patent/US8900776B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101034262A (zh) * | 2006-03-09 | 2007-09-12 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器的阵列基板的制作方法 |
CN101677058A (zh) * | 2008-09-19 | 2010-03-24 | 北京京东方光电科技有限公司 | 薄膜构造体的制造方法 |
CN101840149A (zh) * | 2009-03-20 | 2010-09-22 | 北京京东方光电科技有限公司 | 掩膜板及其制造方法和掩膜曝光方法 |
Non-Patent Citations (1)
Title |
---|
TFT用掩模版与TFT-LCD阵列工艺;李文波等;《半导体技术》;20100630;第35卷;第522-526页 * |
Also Published As
Publication number | Publication date |
---|---|
US8900776B2 (en) | 2014-12-02 |
CN102608859A (zh) | 2012-07-25 |
US20120190197A1 (en) | 2012-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102608859B (zh) | 掩模板及应用其制造薄膜晶体管阵列基板的方法 | |
CN107272232B (zh) | 一种液晶显示面板的制造方法 | |
US8045127B2 (en) | Fabricating methods of a liquid crystal display comprising first and second align marks | |
US10146092B2 (en) | Pixel electrode layer structure with periphery filling pattern of TFT-LCD, method for manufacturing the same and mask therefor | |
CN103151359B (zh) | 一种显示装置、阵列基板及其制作方法 | |
US7855033B2 (en) | Photo mask and method of fabricating array substrate for liquid crystal display device using the same | |
KR20120033688A (ko) | 액정표시장치 및 이의 제조 방법 | |
CN101661220A (zh) | 液晶显示器面板和掩模板 | |
CN105514125A (zh) | 一种阵列基板、其制备方法及显示面板 | |
CN102466936B (zh) | 阵列基板、液晶显示器及阵列基板的制造方法 | |
CN104635416A (zh) | 一种掩膜板及阵列基板的制造方法 | |
JP6293905B2 (ja) | Tft−lcdアレイ基板の製造方法、液晶パネル、液晶表示装置。 | |
CN103346159B (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN103413784A (zh) | 一种阵列基板及其制备方法及显示装置 | |
CN102799059B (zh) | 灰阶掩膜版、阵列基板及其制备方法、显示装置 | |
KR102278989B1 (ko) | 포토마스크 구조 및 어레이 기판 제조 방법 | |
CN104952887A (zh) | 一种阵列基板及其制备方法、显示装置 | |
JP2001033790A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
CN101604695A (zh) | 阵列基板及其制造方法和液晶显示装置 | |
TWI309745B (en) | Method for forming seal pattern of liquid crystal display device | |
JP3462666B2 (ja) | 液晶表示装置の製造方法 | |
CN102543866B (zh) | 穿透式液晶显示器的阵列基板制造方法 | |
KR101302550B1 (ko) | 액정표시장치 및 그 제조 방법 | |
KR20070071296A (ko) | 액정표시소자의 제조방법 | |
KR101180273B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |