CN102466936B - 阵列基板、液晶显示器及阵列基板的制造方法 - Google Patents

阵列基板、液晶显示器及阵列基板的制造方法 Download PDF

Info

Publication number
CN102466936B
CN102466936B CN201110102937.6A CN201110102937A CN102466936B CN 102466936 B CN102466936 B CN 102466936B CN 201110102937 A CN201110102937 A CN 201110102937A CN 102466936 B CN102466936 B CN 102466936B
Authority
CN
China
Prior art keywords
pattern
common electrode
interface pattern
drive interface
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110102937.6A
Other languages
English (en)
Other versions
CN102466936A (zh
Inventor
惠官宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201110102937.6A priority Critical patent/CN102466936B/zh
Publication of CN102466936A publication Critical patent/CN102466936A/zh
Application granted granted Critical
Publication of CN102466936B publication Critical patent/CN102466936B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板、液晶显示器及阵列基板的制造方法，其中阵列基板包括衬底基板，衬底基板包括像素区域和驱动电路区域；位于驱动电路区域内的衬底基板上形成有公共电极驱动接口图案、以及与公共电极驱动接口图案连接的栅线驱动接口图案和数据线驱动接口图案；公共电极驱动接口图案上形成有狭缝，且被狭缝隔开的公共电极驱动接口图案的各个部分彼此连接。本发明技术方案在形成公共电极驱动接口图案上的狭缝时需要消耗显影液，可以降低周围驱动电路区域对相邻像素区域显影液浓度的影响，提高阵列基板的制造良率。

Description

阵列基板、液晶显示器及阵列基板的制造方法
技术领域
本发明涉及液晶显示技术，尤其涉及一种阵列基板、液晶显示器及阵列基板的制造方法。
背景技术
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display；简称为：TFT-LCD)由于具有体积小、功耗低、无辐射等优点，而成为液晶显示器中的主流产品。通常TFT-LCD包括液晶面板、驱动电路和背光源。液晶面板是TFT-LCD中的主要部件，由阵列基板和彩膜基板对盒而成，其间填充有液晶层；通过控制驱动电路提供的电压使液晶分子有序发生偏转，产生光的明暗变化，其中电压的控制是由薄膜晶体管完成的。
图1A为现有技术阵列基板的局部俯视结构示意图，图1B为图1A中沿A-A线的侧视剖切结构示意图。如图1A和1B所示，该阵列基板包括衬底基板1；衬底基板1上形成有横纵交叉的数据线5和栅线2；数据线5和栅线2围设形成矩阵形式排列的像素单元；每个像素单元包括TFT开关和像素电极11；TFT开关包括栅电极3、源电极7、漏电极8和有源层6(包括半导体层601和欧姆接触层602)；栅电极3连接栅线2，源电极7连接数据线5，漏电极8连接像素电极11，有源层6形成在源电极7和漏电极8与栅电极3之间。其中，栅线2和栅电极3上覆盖栅绝缘层4，与TFT开关和数据线5保持绝缘；TFT开关和数据线5上覆盖有钝化层9，与像素电极11保持绝缘，像素电极11可通过钝化层过孔10与漏电极8相连。其中，上述结构和图案构成阵列基板上的像素区域30(如图1A中虚线所围部分)，而像素区域之外为接口区域40，在图1A中未示出接口区域40内的具体图案。
随着TFT-LCD的飞速发展，对TFT-LCD的视角要求不断提高，广视角技术(Wide Viewing Angle)便应运而生。在众多的广视角技术中，高级超维场开关技术(Advanced-Super Dimensional Switching；简称：AD-SDS)通过同一平面内像素电极边缘所产生的平行电场以及像素电极层与公共电极层间产生的纵向电场形成多维空间复合电场，使液晶盒内像素电极间、电极正上方所有取向液晶分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD画面品质，具有高透过率、宽视角、高开口率、低色差、低响应时间、无挤压水波纹(pushMura)波纹等优点。
之前AD-SDS型TFT-LCD阵列基板一般通过5次掩模工艺制备；第一次掩模形成第一层透明公共电极层(1st ITO)，形成在衬底基板上的透明公共电极由公共电极线和透明电极组成；第二次掩模形成栅线和栅电极(Gate)，即栅线和栅电极形成在透明公共电极上；第三次灰阶掩模形成包括有源层(通常包括半导体层和有源硅岛)、数据线、源电极和漏电极的图案(SDT)，其中，源电极和漏电极形成在有源层之上，数据线垂直于栅线设置；第四次掩模形成包含钝化层和钝化层过孔(Via)的图案，其中，钝化层形成在源电极和漏电极之上，并覆盖整个衬底基板，钝化层上对应漏电极的位置形成有钝化层过孔；第五次掩模形成透明像素电极图案(2nd ITO)，透明像素电极通过钝化层过孔与漏电极相导通。
而减少TFT-LCD阵列基板制造过程中掩模工艺的次数是降低TFT-LCD制造成本的关键，因此，为了降低TFT-LCD的制造成本，目前通常采用4次掩模工艺制备AD-SDS型TFT-LCD。4次掩模工艺与5次掩模工艺的区别在于，第一次掩模利用灰阶掩模板将第一层透明公共电极层和栅线、栅电极层同时形成(1st ITO～Gate HTM mask)；同时，第一次掩模工艺中还会同时形成周边驱动电路，例如栅极接口区域、公共电极接口区域等。
但是，现有技术在利用灰阶掩模板制备第一层透明公共电极和栅线、栅电极时，由于在形成周边驱动电路区域上的驱动电路图案时会造成相邻像素区域内显影液浓度不均匀，造成驱动电路图案相邻的像素区域灰阶曝光出的光刻胶厚度明显小于其他像素区域，通常表现为驱动电路图案相邻的像素区域边缘存在一种云状的Mura(如图2A所示)。这种云状的Mura会影响随后进行的刻蚀过程，导致刻蚀工艺难度增加，刻蚀工艺参数控制困难，进而造成刻蚀Mura出现，从而降低产品良率。
发明内容
本发明的目的是提供一种阵列基板、液晶显示器及阵列基板的制造方法，用以在不增加掩模工艺次数的情况下，降低周围驱动电路区域内的驱动电路图案对像素区域的影响，提高阵列基板的制造良率。
本发明提供一种阵列基板，包括衬底基板，所述衬底基板包括像素区域和驱动电路区域；位于所述驱动电路区域内的衬底基板上形成有公共电极驱动接口图案、以及与所述公共电极驱动接口图案连接的栅线驱动接口图案和数据线驱动接口图案；所述公共电极驱动接口图案上形成有狭缝，且被所述狭缝隔开的公共电极驱动接口图案的各个部分彼此连接。
本发明提供一种液晶显示器，包括本发明提供的阵列基板。
本发明提供一种阵列基板的制造方法，包括：在衬底基板上依次沉积透明公共电极薄膜和栅金属薄膜，通过构图工艺形成包括所述透明公共电极、栅线、栅电极、公共电极驱动接口图案和栅线驱动接口图案的图案；所述公共电极驱动接口图案上形成有狭缝，且被所述狭缝隔开的公共电极驱动接口图案的各个部分彼此连接；
在形成上述图案的衬底基板上依次沉积有源层薄膜和源漏金属薄膜，通过构图工艺形成包括有源层、数据线、数据线驱动接口图案、源电极和漏电极的图案；
在形成上述图案的衬底基板上沉积钝化层薄膜，通过构图工艺形成包括钝化层和钝化层过孔的图案；
在形成上述图案的衬底基板上沉积像素电极薄膜，通过构图工艺形成包括像素电极的图案；所述像素电极通过钝化层过孔与所述漏电极连接。
本发明提供的阵列基板、液晶显示器及阵列基板的制造方法，采用在公共电极驱动接口图案上形成狭缝，并使狭缝隔开的公共电极驱动接口图案的各个部分相连接的技术方案；在形成带狭缝的公共电极驱动接口图案时，需要刻蚀掉公共电极驱动接口图案对应的部分光刻胶，即狭缝对应的光刻胶；刻蚀光刻胶需要消耗显影液，从而降低驱动电路区域与相邻像素区域内的显影液的浓度差异，消除驱动电路区域对相邻像素区域的影响，进而降低阵列基板的制造不良率，提高阵列基板的质量。
附图说明
图1A为现有技术阵列基板的局部俯视结构示意图；
图1B为图1A中沿A-A线的侧视剖切结构示意图；
图2A为现有技术中阵列基板的俯视结构示意图；
图2B为图2A中公共电极驱动接口图案的放大示意图；
图3A为本发明实施例一提供的阵列基板的俯视结构示意图；
图3B为图3A中公共电极驱动接口图案的放大示意图；
图3C为图3A中驱动电路区域与像素区域的一种位置关系示意图；
图3D为图3A中驱动电路区域与像素区域的另一种位置关系示意图；
图4为本发明实施例二提供的阵列基板的制造方法的流程图。
附图标记：
1-衬底基板；          2-栅线；            3-栅电极；
4-栅绝缘层；          5-数据线；          6-有源层；
601-半导体层；        602-欧姆接触层；    7-源电极；
8-漏电极；       9-钝化层；           10-钝化层过孔；
11-像素电极；    30-像素区域；        40-接口区域；
50-像素区域；    60-驱动电路区域；    611-狭缝；
d1-距离；        d2-距离；            61-公共电极驱动接口图案；
62-栅线驱动接    63-数据线驱动接口图
口图案；            案。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图3A为本发明实施例一提供的阵列基板的俯视结构示意图；图3B为图3A中公共电极驱动接口图案的放大示意图；图3C为图3A中驱动电路区域与像素区域的位置关系示意图。如图3A所示，本实施例的阵列基板包括：衬底基板1；衬底基板1上形成像素区域50和驱动电路区域60。
其中，位于像素区域50内的衬底基板1上形成有透明公共电极、横纵交叉的数据线和栅线；数据线和栅线围设形成矩阵形式排列的像素单元；每个像素单元包括TFT开关和像素电极；每个TFT开关包括栅电极、源电极、漏电极和形成于栅电极、源电极和漏电极之间的有源层；栅电极连接栅线，源电极连接数据线，漏电极连接像素电极。其中，栅线和栅电极位于所述透明公共电极之上，并一体形成于衬底基板上，栅线上覆盖有栅绝缘层；有源层形成于栅绝缘层上，即整个TFT开关形成于栅绝缘层上。
其中，位于驱动电路区域60内的衬底基板1上形成有公共电极驱动接口图案61、栅线驱动接口图案62和数据线驱动接口图案63；栅线驱动接口图案62和数据线驱动接口图案63分别与公共电极驱动接口图案61连接。栅线驱动接口图案62通过与外部驱动电路连接，向栅线提供栅电压，同时向与之连接的公共电极驱动接口图案61提供公共电极电压。数据线驱动接口图案63通过与外部驱动电路连接，向数据线提供数据信号，同时向与之连接的公共电极驱动接口图案61提供公共电极电压。如图3B所示，在本实施例中，公共电极驱动接口图案61上形成有狭缝611，其中被狭缝611隔开的公共电极驱动接口图案61的各个部分彼此连接。
其中，现有技术中的公共电极驱动接口图案是在形成透明公共电极和栅线、栅电极图案时形成的，具体结构如图2A和图2B所示；在现有阵列基板的制造过程中的曝光工艺中，公共电极驱动接口图案61对应于掩模板上的完全不透光区域；则在显影工艺中，涂覆于公共电极驱动接口图案61上的光刻胶，将完全被保留而不被显影，即不会消耗显影液；进一步通过刻蚀工艺形成图2B所示的公共电极驱动接口图案61。由上述分析可知，现有技术在形成公共电极驱动接口图案61的过程中，由于未消耗显影液，使得公共电极驱动接口图案上的显影液浓度比周围相邻像素区域内的显影液浓度要高，则显影液会由高浓度区域流向低浓度区域，使得像素区域内的显影液浓度不一致，即与驱动电路区域相邻的像素区域内的显影液浓度偏高，会有更多的光刻胶被显影掉，即将有更多的薄膜被刻蚀掉，最终出现图2A所示的云状Mura。
而与图2B相比，本实施例中的公共电极驱动接口图案61上形成有狭缝611；在制造包含狭缝611的公共电极驱动接口图案61的过程中，公共电极驱动接口图案61所对应的掩模板上形成有与狭缝611相应的狭缝，即需要对公共电极驱动接口图案61对应的公共电极薄膜部分上的狭缝位置进行部分曝光；如此一来，在显影工艺中，公共电极驱动接口图案61所对应的显影液会被部分消耗，从而降低了显影液的浓度，使得驱动电路区域和与之相邻的像素区域内的显影液浓度的差异降低或消除，保证了像素区域内显影液浓度的一致性，最终减轻或消除云状的Mura，提高了阵列基板的良率和质量。
进一步，在上述技术方案中，狭缝611可以均匀分布于公共电极驱动接口图案61上。该结构可以通过使用对应于公共电极驱动接口图案61的位置上设置有均匀分布的狭缝的掩模板实现。该结构可以使公共电极驱动接口图案61对应区域的显影液被均匀消耗，使形成的公共电极驱动接口图案61具有较佳质量。
进一步，在上述技术方案中，狭缝611的形状可以为图3B所示的四边形，具体可以是矩形、平行四边形或者不规则四边形，但并不限于此。例如狭缝611还可以是均匀分布于公共电极驱动接口图案61上的圆形、椭圆形或其他多边形等结构。本领域技术人员可以结合实际制造工艺自行选择所需形状，并保证所用掩模板上的狭缝形状与此一致即可。
更进一步，如图3C所示，在本实施例的阵列基板中，驱动电路区域(为了更清晰的进行示例，在图3C中以公共电极驱动接口图案代表驱动电路区域，其位置为实线所示)与像素区域之间的距离d1为等于或大于3mm。现有技术中，驱动电路区域与像素区域之间的距离d2通常为1-1.5mm之间，其中驱动电路区域的位置可参见图3C中虚线所示。与现有技术相比，本实施例通过增大驱动电路区域与像素区域之间的距离，以进一步减少驱动电路区域对相邻像素区域的显影液浓度的影响，使得像素区域内曝光显影部分的光刻胶厚度能够保持良好的均匀性，避免在像素区域出现云状的Mura。
在此需要说明，在本实施例中增大驱动电路区域和像素区域之间的距离的技术方案是基于本发明提供的形成有狭缝的公共电极驱动接口图案的技术方案的。但是，本实施例中增大驱动电路区域和像素区域之间的距离的技术方案也可以单独实施，如图3D所示。在图3D中，公共电极驱动接口图案61为现有技术中的公共电极驱动接口图案，即其上并未设有狭缝，而驱动电路区域与像素区域之间的距离d1(实线所示为本发明的驱动电路区域的位置)等于或大于3mm，大于现有技术中的距离d2(虚线所示为现有技术中驱动电路区域的位置)。即图3D所示结构同样可以降低驱动电路区域对像素区域的显影液浓度的影响，保证像素区域显影液浓度的一致性，保持像素区域曝光显影的光刻胶厚度的一致性，减少或避免像素区域出现云状的Mura，进一步提高阵列基板的良率和质量。
其中，本实施例的阵列基板的制造工艺具体可参见实施例二的描述。
实施例二
图4为本发明实施例二提供的阵列基板的制造方法的流程图。如图4所示，本实施例的制造方法包括：
步骤401，在衬底基板上依次沉积透明公共电极薄膜和栅金属薄膜，通过构图工艺形成包括透明公共电极、栅线、栅电极、公共电极驱动接口图案和栅线驱动接口图案的图案；其中，公共电极驱动接口图案上形成有狭缝，且被狭缝隔开的公共电极驱动接口图案的各个部分彼此连接；
步骤402，在形成上述图案的衬底基板上依次沉积栅绝缘层薄膜、有源层薄膜和源漏金属薄膜，通过构图工艺形成包括栅绝缘层、有源层、数据线、数据线驱动接口图案、源电极和漏电极的图案；
步骤403，在形成上述图案的衬底基板上沉积钝化层薄膜，通过构图工艺形成包括钝化层和钝化层过孔的图案；
步骤404，在形成上述图案的衬底基板上沉积像素电极薄膜，通过构图工艺形成包括像素电极的图案；其中，像素电极通过钝化层过孔与所述漏电极连接。
在本实施例中的构图工艺具体包括涂覆光刻胶、曝光显影、刻蚀和光刻胶去除等工艺。以步骤401为例对本实施的构图工艺进行详细说明。步骤401具体包括：步骤4011，在衬底基板上依次沉积透明公共电极薄膜和栅金属薄膜；其中，透明公共电极薄膜优选为氧化锡(ITO)。步骤4012，在上述薄膜上涂覆光刻胶；步骤4013，采用灰阶掩模板对所述光刻胶进行曝光，然后进行显影，形成包括完全透光区、部分透光区和完全不透光区的光刻胶图案；其中，为了形成本实施例的公共电极驱动接口图案，本实施例所采用的掩模板上对应于公共电极驱动接口图案的位置设置有狭缝，即公共电极驱动接口图案上的狭缝对应于完全透光区。步骤4014，进行第一次刻蚀，刻蚀掉完全透光区对应的栅金属薄膜和透明公共电极薄膜，形成包括栅线、栅电极、公共电极驱动接口图案和栅线驱动接口图案的图案；步骤4015，根据部分透光区(对应于像素区域)的光刻胶厚度进行灰化处理，完全去除部分透光区的光刻胶，而完全不透光区的光刻胶被部分去除；步骤4016，进行第二次刻蚀，刻蚀掉部分透光区对应的栅金属薄膜，形成包括透明公共电极的图案；步骤4017，去除完全不透光区的光刻胶。至此第一次构图工艺完成，即步骤401结束。通过上述操作形成了包括透明公共电极、栅线、栅电极和公共电极驱动接口图案和栅线驱动接口图案的图案。
由于本实施例中，其余步骤与步骤401的操作基本相同，因此不再一一描述。本实施例提供的阵列基板的制造方法，可以制造出具有狭缝的公共电极驱动接口图案，通过在制造该结构时对显影液的消耗降低了驱动电路区域对像素区域显影液浓度的影响，提高了像素区域显影液浓度的一致性，使得像素区域内曝光显影的光刻胶具有良好的均匀性，减少或避免了像素区域出现云状的Mura，并最终提高了阵列基板的良率和质量。
进一步，需要说明，本实施例的阵列基板的制造方法可以通过在掩模过程中采用半色调或者灰阶掩模板，以制造出狭缝均匀分布于公共电极驱动接口图案上的阵列基板。通过该技术方案，可以保证公共电极驱动接口图案具有较佳质量。
更进一步，可以制造出具有矩形、圆形、椭圆形或多边形等形状的狭缝的公共电极驱动接口图案的阵列基板。
其中，在上述技术方案的基础上，公共电极驱动接口图案、栅线驱动接口图案和数据线驱动接口图案构成驱动电路区域；栅线、数据线以及被栅线和数据线围设的有源层、栅电极、源电极、漏电极、像素电极、钝化层和钝化层过孔构成像素区域。基于上述，本实施例制造出的阵列基板中的驱动电路区域与像素区域之间的距离等于或大于3mm。与现有技术相比，通过增大驱动电路区域和像素区域之间的距离，可以进一步降低驱动电路区域对像素区域的显影液浓度的影响，保证像素区域显影液浓度的一致性，保持像素区域曝光显影后光刻胶厚度的一致性，减少或避免像素区域出现云状的Mura，进一步提高阵列基板的良率和质量。
实施例三
本实施例提供一种液晶显示器，包括外框架、液晶面板和驱动电路等部件。其中液晶面板是由彩膜基板和本发明提供的阵列基板对盒而成，并在其间填充有液晶层。其中，阵列基板可以采用本发明实施例提供的阵列基板，且可以采用本发明实施例提供的阵列基板的制造方法制造而成。其中关于阵列基板的结构以及制造阵列基板的方法流程在本实施例中不再详细论述，可以详见本发明上述实施例。具体的，外框架用于封装液晶面板，当液晶面板被封装好后与驱动电路连接，构成本实施例的液晶显示器。其中，关于液晶显示器的封装以及组装过程属于本领域技术人员的公知常识，本实施例不做详细描述。
综上所述，本实施例的液晶显示器由于具有本发明提供的阵列基板，因此，其减少或避免了在像素区域出现云状的Mura，并具有较佳的显示质量。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种阵列基板，包括衬底基板，所述衬底基板包括像素区域和驱动电路区域；位于所述驱动电路区域内的衬底基板上形成有公共电极驱动接口图案、以及与所述公共电极驱动接口图案连接的栅线驱动接口图案和数据线驱动接口图案；其特征在于：
所述公共电极驱动接口图案上形成有狭缝，且被所述狭缝隔开的公共电极驱动接口图案的各个部分彼此连接；
其中，所述公共电极驱动接口图案与透明公共电极在同一次构图工艺中形成。
2.根据权利要求1所述的阵列基板，其特征在于：所述狭缝均匀分布于所述公共电极驱动接口图案上。
3.根据权利要求1所述的阵列基板，其特征在于：所述狭缝的形状为圆形、椭圆形或多边形。
4.根据权利要求1-3任一项所述的阵列基板，其特征在于：所述驱动电路区域与所述像素区域之间的距离等于或大于3mm。
5.一种液晶显示器，其特征在于，包括权利要求1-4任一项所述的阵列基板。
6.一种阵列基板的制造方法，其特征在于，包括：
步骤1，在衬底基板上依次沉积透明公共电极薄膜和栅金属薄膜，通过构图工艺形成包括透明公共电极、栅线、栅电极、公共电极驱动接口图案和栅线驱动接口图案的图案；所述公共电极驱动接口图案上形成有狭缝，且被所述狭缝隔开的公共电极驱动接口图案的各个部分彼此连接；
步骤2，在形成上述图案的衬底基板上依次沉积栅绝缘层薄膜、有源层薄膜和源漏金属薄膜，通过构图工艺形成包括栅绝缘层、有源层、数据线、数据线驱动接口图案、源电极和漏电极的图案；
步骤3，在形成上述图案的衬底基板上沉积钝化层薄膜，通过构图工艺形成包括钝化层和钝化层过孔的图案；
步骤4，在形成上述图案的衬底基板上沉积像素电极薄膜，通过构图工艺形成包括像素电极的图案；所述像素电极通过钝化层过孔与所述漏电极连接。
7.根据权利要求6所述的阵列基板的制造方法，其特征在于，通过构图工艺形成包括透明公共电极、栅线、栅电极、公共电极驱动接口图案和栅线驱动接口图案的图案包括：
在所述栅金属薄膜上涂覆光刻胶；
使用掩模板对所述光刻胶进行曝光显影，形成包括完全透光区、部分透光区和完全不透光区的光刻胶图案；
进行第一次刻蚀，刻蚀掉所述完全透光区对应的栅金属薄膜和透明公共电极薄膜，形成包括所述栅线、栅电极、公共电极驱动接口图案和栅线驱动接口图案的图案；
根据所述部分透光区的光刻胶厚度灰化去除光刻胶；
进行第二次刻蚀，刻蚀掉部分透光区对应的栅金属薄膜，形成包括所述透明公共电极的图案；
去除完全不透光区的光刻胶。
8.根据权利要求6所述的阵列基板的制造方法，其特征在于：所述狭缝均匀分布于所述公共电极驱动接口图案上。
9.根据权利要求6所述的阵列基板的制造方法，其特征在于：所述狭缝的形状为圆形、椭圆形或多边形。
10.根据权利要求6-9任一项所述的阵列基板的制造方法，其特征在于：所述公共电极驱动接口图案、所述栅线驱动接口图案和所述数据线驱动接口图案构成驱动电路区域；所述栅线、所述数据线以及被所述栅线和所述数据线围设的所述有源层、所述栅电极、所述源电极、所述漏电极、所述像素电极、所述钝化层和所述钝化层过孔构成像素区域；所述驱动电路区域与所述像素区域之间的距离等于或大于3mm。
CN201110102937.6A 2010-11-04 2011-04-22 阵列基板、液晶显示器及阵列基板的制造方法 Active CN102466936B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110102937.6A CN102466936B (zh) 2010-11-04 2011-04-22 阵列基板、液晶显示器及阵列基板的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201010536403 2010-11-04
CN201010536403.X 2010-11-04
CN201110102937.6A CN102466936B (zh) 2010-11-04 2011-04-22 阵列基板、液晶显示器及阵列基板的制造方法

Publications (2)

Publication Number Publication Date
CN102466936A CN102466936A (zh) 2012-05-23
CN102466936B true CN102466936B (zh) 2014-02-19

Family

ID=46019343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110102937.6A Active CN102466936B (zh) 2010-11-04 2011-04-22 阵列基板、液晶显示器及阵列基板的制造方法

Country Status (2)

Country Link
US (1) US9274388B2 (zh)
CN (1) CN102466936B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102799059B (zh) * 2012-08-15 2014-10-15 京东方科技集团股份有限公司 灰阶掩膜版、阵列基板及其制备方法、显示装置
CN102830525B (zh) * 2012-09-10 2014-10-22 深圳市华星光电技术有限公司 一种显示面板及其制造方法、平板显示装置
CN102929052A (zh) * 2012-11-02 2013-02-13 京东方科技集团股份有限公司 薄膜场效应晶体管阵列基板及其制造方法、显示装置
US9003338B2 (en) * 2013-03-15 2015-04-07 Taiwan Semiconductor Manufacturing Company Limited Common template for electronic article
CN104777650B (zh) * 2015-04-22 2018-10-30 京东方科技集团股份有限公司 Tft阵列基板、其制作方法、液晶显示面板及显示装置
CN105261621B (zh) * 2015-09-06 2018-01-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105974691B (zh) * 2016-07-25 2019-05-07 深圳市华星光电技术有限公司 一种ffs模式的阵列基板及其制备方法
CN106298647B (zh) * 2016-08-31 2017-12-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板及其制备方法
CN110045554A (zh) * 2019-04-30 2019-07-23 深圳市华星光电技术有限公司 阵列基板及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114657A (zh) * 2006-07-27 2008-01-30 三星电子株式会社 显示面板、掩模及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005283862A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 液晶表示パネル
JP4627148B2 (ja) * 2004-04-09 2011-02-09 株式会社 日立ディスプレイズ 表示装置
KR101026982B1 (ko) * 2004-06-03 2011-04-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 제조방법
DE102005059789B4 (de) * 2004-12-23 2010-07-22 Lg Display Co., Ltd. Flüssigkristallanzeigevorrichtung
KR101137861B1 (ko) * 2005-06-20 2012-04-20 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
US8481351B2 (en) * 2008-12-19 2013-07-09 Sharp Kabushiki Kaisha Active matrix substrate manufacturing method and liquid crystal display device manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114657A (zh) * 2006-07-27 2008-01-30 三星电子株式会社 显示面板、掩模及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-283862A 2005.10.13

Also Published As

Publication number Publication date
US20120113377A1 (en) 2012-05-10
US9274388B2 (en) 2016-03-01
CN102466936A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
CN102466936B (zh) 阵列基板、液晶显示器及阵列基板的制造方法
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN102148259B (zh) 薄膜晶体管、阵列基板及其制造方法和液晶显示器
CN102156369B (zh) 薄膜晶体管液晶显示阵列基板及其制造方法
US9465264B2 (en) Array substrate and manufacturing method thereof, and display device
CN103226272B (zh) 一种阵列基板及其制备方法、显示装置
CN104238207A (zh) 阵列基板及其制备方法、显示装置
EP2518558A2 (en) Liquid crystal display and array substrate
CN102148196A (zh) Tft-lcd阵列基板及其制造方法
CN103762199B (zh) 一种液晶显示器的阵列基板的制造方法
CN105161499A (zh) 一种显示基板及其制作方法和显示装置
CN100578761C (zh) 薄膜晶体管阵列基板制造方法
CN104216183A (zh) 一种阵列基板及其制备方法、显示装置
CN1277150C (zh) 液晶显示板的制造方法
CN103474396B (zh) Tft-lcd阵列基板的制造方法
CN102779783B (zh) 一种像素结构及其制造方法、显示装置
WO2018196438A1 (zh) 显示面板及其制作方法、显示装置
CN103278986A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN103676390A (zh) 一种阵列基板及其制作方法、显示装置
CN103413784A (zh) 一种阵列基板及其制备方法及显示装置
US9147697B2 (en) Manufacturing method of array substrate, array substrate, and display apparatus
CN103592801A (zh) 顶栅型tft阵列基板及其制造方法、显示面板及显示装置
EP3690927A1 (en) Manufacturing method of tft array substrate and structure of tft array substrate
CN102854681B (zh) 一种阵列基板、显示装置以及阵列基板的制造方法
KR102037514B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant