CN104238207A - 阵列基板及其制备方法、显示装置 - Google Patents
阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN104238207A CN104238207A CN201410418430.5A CN201410418430A CN104238207A CN 104238207 A CN104238207 A CN 104238207A CN 201410418430 A CN201410418430 A CN 201410418430A CN 104238207 A CN104238207 A CN 104238207A
- Authority
- CN
- China
- Prior art keywords
- electrode
- data line
- array substrate
- shielding
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 92
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 230000005684 electric field Effects 0.000 claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 26
- 239000010408 film Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004380 ashing Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板及其制备方法、显示装置，属于液晶显示器制造技术领域，其可解决现有的阵列基板中数据线与公共电极之间产生电容而造成显示不良的问题。本发明的阵列基板，包括：基底，设置在基底上的多条数据线，该阵列基板还包括：屏蔽电极，所述屏蔽电极设置在所述数据线上方，将所述数据线部分覆盖或全部覆盖，且与所述数据线电学绝缘；第一电极，与所述屏蔽电极同层且断开设置；第二电极，设置在所述第一电极上方且与所述第一电极电学绝缘，其中，所述屏蔽电极接屏蔽电压信号，所述第二电极接稳定电压信号，且所述屏蔽电极与所述第二电极的之间无电场或形成弱电场。
Description
技术领域
本发明属于液晶显示器制造技术领域，具体涉及一种阵列基板及其制备方法、显示装置。
背景技术
随着显示器制造技术的发展，液晶显示器技术发展迅速，已经逐渐取代了传统的显像管显示器而成为未来平板显示器的主流。在液晶显示器技术领域中，TFT-LCD(Thin Film TransistorLiquid Crystal Display，薄膜晶体管液晶显示器)以其大尺寸、高度集成、功能强大、工艺灵活、低成本等优势而广泛应用于电视机、电脑、手机等领域。
其中，如ADS模式(高级超维场转换模式)的显示面板通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点，故广泛的应用于液晶显示领域。
ADS模式的显示面板是由阵列基板(即TFT基板)和彩膜基板(即CF基板)对盒组装并灌注液晶制成。一般的，所述阵列基板上形成有栅线(即扫描线)图形、数据线(即信号线)图形、TFT图形、过孔图形以及像素电极(即显示电极)图形和公共电极图形，其中，多根栅线及多根数据线交叉定义若干个像素单元，像素电极和公共电极一个为板状电极，一个为狭缝电极，且狭缝电极位于板状电极上方(本发明中以像素电极为板状电极，公共电极为狭缝电极为例进行描述)；所述彩膜基板上形成有黑矩阵(BM)图形、RGB图形等。
如图1所示，所述阵列基板中的像素电极3通过栅线2、数据线1、TFT以及过孔等共同作用，用于储存电荷并与公共电极4之间形成电场，以驱动位于阵列基板与彩膜基板之间的液晶分子发生偏转，从而显示不同的图像。具体的，所述栅线2进行逐行扫描时，数据线1依次给被扫描行的像素单元中的像素电极3充电，扫描结束后该行的像素电极3将保持所充电荷直至下一帧该行被再次扫描时。数据线1的电压在一帧内不断变化，用于为各行的像素电极3充电。
如图1、2所示，为了避免像素电极3与数据线1之间发生电容耦合，像素电极3的图形一般与数据线1的图形相隔一段距离，因此像素电极3与数据线1之间、公共电极4与数据线1之间会形成电场。但是像素电极3与数据线1之间的距离很小，故产生的电场的影响也很小，主要是数据线1与狭缝状的公共电极4之间产生的电场会导致每根数据线1的上方及两侧的液晶分子无法有效偏转。为了解决该问题，现有技术中通常在形成公共电极4的同时在与数据线1所对应的位置形成屏蔽电极5(该屏蔽电极实质也是公共电极的一部分，只不过由于设置在数据线上方用于屏蔽数据线，故称之为屏蔽电极)，该屏蔽电极5与公共电极4接同样的信号，用于屏蔽数据线1，以防止数据线1与共公共电极4之间形成电场，但同时会导致屏蔽电极5与数据线1之间形成较大的电容，故数据线1上的数据电压信号将会对屏蔽电极5上的信号产生影响，进而造成公共电极4上的公共电极信号受到干扰，且波动很大，产生Greenish flicker以及负载偏大等不良。
发明内容
本发明所要解决的技术问题包括，针对现有的现有技术中存在的上述问题，提供一种可以有效避免数据线与公共电极之间产生电容而造成显示不良的阵列基板及其制备方法、显示装置。
解决本发明技术问题所采用的技术方案是一种阵列基板，包括：基底，设置在基底上的多条数据线，该阵列基板还包括：
屏蔽电极，所述屏蔽电极设置在所述数据线上方，将所述数据线部分覆盖或全部覆盖，且与所述数据线电学绝缘；
第一电极，与所述屏蔽电极同层且断开设置；
第二电极，设置在所述第一电极上方且与所述第一电极电学绝缘，其中，
所述屏蔽电极接屏蔽电压信号，所述第二电极接稳定电压信号，且所述屏蔽电极与所述第二电极的之间无电场或形成弱电场。
本发明的阵列基板中的数据线的上方被屏蔽电极覆盖，故该屏蔽电极可以将数据线屏蔽，从而数据线与公共电极之间将不会产生电场，同时屏蔽电极与公共电极之间无电场或者形成弱电场，此时可以有效的避免现有技术中由于数据线与公共电极之间产生电场而造成数据线两侧的液晶无法有效偏转。同时屏蔽电极与公共电极所接的信号是不同，且两者电位相等或差不多大，所以即使屏蔽电极与公共电极之间形成电容，屏蔽电极也不会对公共电极造成较大影响，而数据线被屏蔽电极所屏蔽，虽然会对屏蔽电极产生影响，但是此时数据线不会对公共电极产生应影响。
优选的是，每条所述数据线包括多个数据线本体和用于将两相邻所述数据线本体连接成一体的连接部，所述阵列基板还包括与数据线交叉且绝缘设置的多条栅线，以及设置在所述栅线所在层上方的第一绝缘层；其中，
所述数据线本体与所述栅线同层设置，所述连接部通过贯穿第一绝缘层的过孔将每条数据线中两相邻所述数据线本体连接。
进一步优选的是，所述屏蔽电极设置在所述数据线本体上方。
更进一步优选的是，所述连接部源、漏极同层绝缘层设置，且材料相同。
优选的是，所述阵列基板还包括多条栅线和层间绝缘层，所述数据线与所述栅线交叉设置且通过层间绝缘层隔开。
进一步优选的是，所述屏蔽电极完全覆盖在所述数据线上方。
优选的是，所述阵列基板还包括设置在第一电极与第二电极之间的第二绝缘层，以使得第一电极与第二电极电学绝缘，且所述第二电极上与所述数据线所对应的位置为狭缝。
优选的是，所述第一电极为板状电极，所述第二电极为狭缝电极。
进一步优选的是，所述板状电极为像素电极，所述狭缝电极为公共电极；或，
所述板状电极为公共电极，所述狭缝电极为像素电极。
解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法，包括在基底上制备多根数据线的步骤，所述阵列基板的制备方法还包括：在形成有多根数据线至少部分位置的基底上方依次形成屏蔽电极、第一电极、第二电极的步骤；其中，所述屏蔽电极设置在所述数据线上方，将所述数据线部分覆盖或全部覆盖，且与所述数据线电学绝缘；所述第一电极与所述屏蔽电极同层且断开设置的第一电极；所述第二电极设置在所述第一电极上方且与所述第一电极电学绝缘，且所述屏蔽电极与所述第二电极的之间形成弱电场或无电场。
优选的是，所述阵列基板的制备方法还包括形成多条栅线的步骤，且所述栅线与所述数据线交叉绝缘设置；每条所述数据线包括多个数据线本体和用于将两相邻所述数据线本体连接成一体的连接部；制备所述数据线的步骤具体包括：
通过一次构图工艺形成所述数据线的数据线本体和栅线；
在完成上述步骤的基底上，形成第一绝缘层；
在完成上述步骤的基底上，通过构图工艺形成贯穿第一绝缘层过孔，所述过孔用于将每一根所述数据线中两相邻的所述数据线本体通过连接部连接；
在完成上述步骤的基底上，通过构图工艺形成所述数据线的连接部。
进一步优选的是，所述形成数据线的连接部的同时还形成有源极和漏极。
解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述阵列基板。
附图说明
图1为现有的阵列基板的平面图；
图2为图1的A-'A位置的截面图；
图3为本发明的实施例1的阵列基板的数据线本体与栅线的示意图；
图4为本发明的实施例1的阵列基板的平面图；
图5为图4的A-'A位置的截面图。
其中附图标记为：1、数据线；11、数据线本体；12、连接部；2、栅线；3、像素电极；4、公共电极；5、屏蔽电极；6、第一绝缘层；7、第二绝缘层；8、源极；9、漏极。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
本发明的阵列基板包括：基底，设置在基底上的多条数据线，设置在所述数据线上方，将所述数据线部分覆盖或全部覆盖，且与所述数据线电学绝缘的屏蔽电极，与所述屏蔽电极同层且断开设置的第一电极，设置在第一电极上方的第二电极；其中，所述屏蔽电极接屏蔽电压信号，所述第二电极接稳定电压信号，且所述屏蔽电极与所述第二电极之间无电场或形成弱电场。
其中，所述第一电极为板状电极，所述第二电极为狭缝电极。所述板状电极为像素电极，所述狭缝电极为公共电极；或，所述板状电极为公共电极，所述狭缝电极为像素电极。但是下述实施例中，均以第一电极为板状的像素电极，第二电极为狭缝状的公共电极为例进行进一步的描述。但是本实施例也不局限于第一电极为像素电极，第二电极为公共电极的情况，第一电极为公共电极，第二电极为像素电极也是在本发明的保护范围内的。同时，还需要说明的是，在本实施例中所述的“同层”是指通过一次构图工艺形成的结构，而非指是在视觉上看是同一层的结构。
实施例1：
结合图3至5所示，本实施例提供一种阵列基板，其包括设置在基底上的交叉且绝缘设置的多条数据线1和多条栅线2；其中，每条所述数据线1包括数据线本体11和用于将两相邻的数据线本体11连接在一起的连接部12；数据线本体11与栅线2同层设置，数据线本体11与栅线2所在层的上方覆盖有第一绝缘层6，连接部12通过贯穿第一绝缘层6的过孔将每条数据线1中两相邻所述数据线本体11连接(连接部12是与栅线2交叉的)。本实施例的阵列基板还包括设在第一绝缘层6上方且与数据线本体11位置相对应的屏蔽电极5，在第一绝缘层6上方还设置有像素电极3(第一电极)，优选地，该屏蔽电极5与连接部12和像素电极3同层设置且材料相同(三者电学绝缘设置)。在像素电极3所在层上方设置有第二绝缘层7，在第二绝缘层7上方设置有公共电极4(第二电极)。其中，屏蔽电极5接屏蔽电压信号，公共电极4接稳定电压信号，且屏蔽电极5与公共电极4之间无电场或者形成弱电场，也就说屏蔽电极5与公共电极4的电位相等或者相差不大，由于通常公共电极4的电位在0至-1V之间，所以屏蔽电极5可以接地。
由于本实施例的数据线本体11的上方被屏蔽电极5覆盖，故该屏蔽电极5可以将数据线本体11屏蔽，从而数据线本体11与公共电极4之间将不会产生电场，同时屏蔽电极5与公共电极4之间无电场或者形成弱电场，此时可以有效的避免现有技术中由于数据线1与公共电极4之间产生电场而造成数据线1两侧的液晶无法有效偏转。同时屏蔽电极5与公共电极4所接的信号是不同，且两者电位相等或差不多大，所以即使屏蔽电极5与公共电极4之间形成电容，屏蔽电极5也不会对公共电极4造成较大影响，而数据线1被屏蔽电极5所屏蔽，虽然会对屏蔽电极5产生影响，但是此时数据线1不会对公共电极4产生应影响。
而且在本实施例中，数据线本体11是与栅线2同层且材料相同，故可以通过一次构图工艺形成；数据线1的连接部12与像素电极3、屏蔽电极5同层且材料相同，故也可以通过一次构图工艺形成，也就说在本实施例中并没有增加构图工艺，同时解决了现有技术中的技术问题。
优选地，公共电极4与数据线1所对应的位置为狭缝，故可以避免屏蔽电极5与公共电极4之间形成电容。
本实施例同时提供一种包括上述阵列基板的显示装置。
本实施例同时还提供一种上述阵列基板的制备方法，该方法具体包括：
步骤一、在基底上通过构图工艺形成包括栅极、栅线2及数据线本体11的图形，如图3所示。
具体的，在基底上沉积栅金属薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影。其中，光刻胶保留区域对应于形成栅极、栅线2及数据线本体11的图形的区域，再对暴露出来的栅金属薄膜进行刻蚀，最后通过光刻胶剥离工艺将所述光刻胶剥离，形成栅极、栅线2及数据线本体11的图形。
步骤二、在完成上述步骤的基底上通过构图工艺形成栅极绝缘层、欧姆接触层、半导体层、源电极、漏电极以及部的图形。本步骤中，所述栅极绝缘层、欧姆接触层、半导体层、源电极、漏电极、的图形是采用多步刻蚀工艺(狭缝光刻工艺的核心工艺之一)在一次构图工艺中形成的。
具体的，所述步骤二包括如下步骤：
s1.在完成步骤一的基底上依次沉积栅极绝缘薄膜、欧姆接触薄膜、半导体薄膜以及源漏金属薄膜，此时也形成了第一绝缘层6。
s2.在完成步骤s1的基底上涂敷一层光刻胶，采用半色调掩模板或灰色调掩模板对所述光刻胶进行曝光、显影，使得位于栅极正上方的光刻胶的厚度比位于栅极两侧的光刻胶的厚度薄。
s3.对完成步骤s2的基板进行第一次刻蚀，形成欧姆接触层与半导体层的图形。
s4.对完成步骤s3的基底上的光刻胶进行灰化处理直至露出所述欧姆接触层中间的部分。由于位于栅电极正上方的光刻胶的厚度比位于栅极两侧的光刻胶的厚度薄，因此对光刻胶进行灰化处理时，位于栅极正上方的光刻胶被完全灰化掉后，位于栅极两侧的光刻胶还保留有一定厚度，而欧姆接触层位于栅极的正上方，故露出了所述欧姆接触层中间的部分。
s5.对完成步骤s4的基底进行第二次刻蚀，形成源电极、漏电极的图形。
s6.通过光刻胶剥离工艺将剩余的光刻胶(即位于栅电极两侧的光刻胶)剥离。
步骤三、在完成上述步骤的基底上形成第一绝缘层6，并通过构图工艺形成在用于连接每条数据线1中的两相邻数据线本体11的过孔。
步骤四、在完成上述步骤的基底上形成源漏金属层，并通过一次构图工艺形成源极8、漏极9、数据线1的连接部12的图形。
具体的，在完成上述步骤的基底上形成源漏金属层，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成源极8、漏极9及数据线1的连接部12的图形的区域，再对暴露出来的源漏金属层进行刻蚀，最后将所述光刻胶剥离，形成源极8、漏极9及数据线1的连接部12的图形；所述数据线1的连接部12通过过孔与数据线本体11连接。
步骤五、在完成上述步骤的基底上在完成上述步骤的基底上形成透明电极层，并通过一次构图工艺形成屏蔽电极5、像素电极3(第一电极)、数据线1的连接部12的图形。
具体的，在完成上述步骤的基底上形成透明电极层，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成像素电极3和屏蔽电极5的图形的区域，再对暴露出来的透明导电层进行刻蚀，最后将所述光刻胶剥离，形成像素电极3、屏蔽电极5的图形；所述像素电极3与数据线1的连接部12连接。
步骤六、在完成上述步骤的基底上形成第二绝缘层7。
步骤七、在完成上述步骤的基底上通过构图工艺形成包括公共电极4(第二电极)的图形。
实施例2：
本实施例提供一种阵列基板，其包括基底，设置在基底上的多条数据线1，设置数据线1所在层上方的层间绝缘层，设置在层间绝缘层上方且与数据线1交叉设置的多条栅线2，设置在栅线2上方的第一绝缘层6，设置在第一绝缘层6上方且与数据线1所在位置相对应的屏蔽电极5，以及与屏蔽电极5同层且相互电学绝缘的设置的像素电极3(第一电极)，设置在第一电极所在层上方的第二绝缘层7，设置在第二绝缘层7上方的公共电极4(第二电极)；其中，屏蔽电极5接屏蔽电压信号，公共电极4接稳定电压信号，且屏蔽电极5与公共电极4之间无电场或者形成弱电场，也就说屏蔽电极5与公共电极4的电位相等或者相差不大，由于通常公共电极4的电位在0至-1V之间，所以屏蔽电极5可以接地。
由于本实施例阵列基板中的数据线1的上方被屏蔽电极5覆盖，故该屏蔽电极5可以将数据线1屏蔽，从而数据线1与公共电极4之间将不会产生电场，同时屏蔽电极5与公共电极4之间无电场或者形成弱电场，此时可以有效的避免现有技术中由于数据线1与公共电极4之间产生电场而造成数据线1两侧的液晶无法有效偏转。同时屏蔽电极5与公共电极4所接的信号是不同，且两者电位相等或差不多大，所以即使屏蔽电极5与公共电极4之间形成电容，屏蔽电极5也不会对公共电极4造成较大影响，而数据线1被屏蔽电极5所屏蔽，虽然会对屏蔽电极5产生影响，但是此时数据线1不会对公共电极4产生应影响。
优选地，公共电极4与数据线1所对应的位置为狭缝，故可以避免屏蔽电极5与公共电极4之间形成电容。
本实施例同时提供了一种显示装置，其包括上述的阵列基板。
本实施例同时还提供一种上述阵列基板的制备方法，该方法与实施例1的制备方法部分相同，区别在于，该这阵列基板的栅线2与数据线1完全不同层设置，故可以在形成有的栅线2基底上形成层间绝缘层，再形成数据线1，然后与实施例1相同在形成数据线1的基底上依次形成第一绝缘层6、屏蔽电极5和像素电极3、第二绝缘层7、公共电极4，需要说明的是，屏蔽电极5与像素电极3同层设置材料相同，故可以采用一次构图工艺完成制备。与现有制备阵列基板的方法相同，只不过是在形成像素电极3的同时形成覆盖在数据线1上方的屏蔽电极5，所以在此不详细描述了。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (13)
1.一种阵列基板，包括：基底，设置在基底上的多条数据线，其特征在于，所述阵列基板还包括：
屏蔽电极，所述屏蔽电极设置在所述数据线上方，将所述数据线部分覆盖或全部覆盖，且与所述数据线电学绝缘；
第一电极，与所述屏蔽电极同层且断开设置；
第二电极，设置在所述第一电极上方且与所述第一电极电学绝缘，其中，
所述屏蔽电极接屏蔽电压信号，所述第二电极接稳定电压信号，且所述屏蔽电极与所述第二电极的之间无电场或形成弱电场。
2.根据权利要求1所述的阵列基板，其特征在于，每条所述数据线包括多个数据线本体和用于将两相邻所述数据线本体连接成一体的连接部，所述阵列基板还包括与数据线交叉且绝缘设置的多条栅线，以及设置在所述栅线所在层上方的第一绝缘层；其中，
所述数据线本体与所述栅线同层设置，所述连接部通过贯穿第一绝缘层的过孔将每条数据线中两相邻所述数据线本体连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述屏蔽电极设置在所述数据线本体上方。
4.根据权利要求3所述阵列基板，其特征在于，所述连接部与源极和漏极同层设置且材料相同。
5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括多条栅线和层间绝缘层，所述数据线与所述栅线交叉设置且通过层间绝缘层隔开。
6.根据权利要求5所述的阵列基板，其特征在于，所述屏蔽电极完全覆盖在所述数据线上方。
7.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括设置在第一电极与第二电极之间的第二绝缘层，以使得第一电极与第二电极电学绝缘，且所述第二电极上与所述数据线所对应的位置为狭缝。
8.根据权利要求1所述的阵列基板，其特征在于，所述第一电极为板状电极，所述第二电极为狭缝电极。
9.根据权利要求8所述的阵列基板，其特征在于，所述板状电极为像素电极，所述狭缝电极为公共电极；或，
所述板状电极为公共电极，所述狭缝电极为像素电极。
10.一种阵列基板的制备方法，包括在基底上制备多根数据线的步骤，其特征在于，所述阵列基板的制备方法还包括：在形成有多根数据线至少部分位置的基底上方依次形成屏蔽电极、第一电极、第二电极的步骤；其中，所述屏蔽电极设置在所述数据线上方，将所述数据线部分覆盖或全部覆盖，且与所述数据线电学绝缘；所述第一电极与所述屏蔽电极同层且断开设置的第一电极；所述第二电极设置在所述第一电极上方且与所述第一电极电学绝缘，且所述屏蔽电极与所述第二电极的之间形成弱电场或无电场。
11.根据权利要求10所述的阵列基板的制备方法，其特征在于，所述阵列基板的制备方法还包括形成多条栅线的步骤，且所述栅线与所述数据线交叉绝缘设置；每条所述数据线包括多个数据线本体和用于将两相邻所述数据线本体连接成一体的连接部；制备所述数据线的步骤具体包括：
通过一次构图工艺形成所述数据线的数据线本体和栅线；
在完成上述步骤的基底上，形成第一绝缘层；
在完成上述步骤的基底上，通过构图工艺形成贯穿第一绝缘层过孔，所述过孔用于将每一根所述数据线中两相邻的所述数据线本体通过连接部连接；
在完成上述步骤的基底上，通过构图工艺形成所述数据线的连接部。
12.根据权利要求11所述的阵列基板的制备方法，其特征在于，所述形成数据线的连接部的同时还形成有源极和漏极。
13.一种显示装置，其特征在于，包括权利要求1至9中任意一项所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410418430.5A CN104238207A (zh) | 2014-08-22 | 2014-08-22 | 阵列基板及其制备方法、显示装置 |
| US14/568,699 US9368520B2 (en) | 2014-08-22 | 2014-12-12 | Array substrate, manufacturing method thereof and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410418430.5A CN104238207A (zh) | 2014-08-22 | 2014-08-22 | 阵列基板及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104238207A true CN104238207A (zh) | 2014-12-24 |
Family
ID=52226597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410418430.5A Pending CN104238207A (zh) | 2014-08-22 | 2014-08-22 | 阵列基板及其制备方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9368520B2 (zh) |
| CN (1) | CN104238207A (zh) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104714345A (zh) * | 2015-04-08 | 2015-06-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板、液晶显示面板及显示装置 |
| CN104793416A (zh) * | 2015-04-14 | 2015-07-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示面板 |
| CN104916648A (zh) * | 2015-06-11 | 2015-09-16 | 京东方科技集团股份有限公司 | 一种阵列基板、制备方法及显示装置 |
| CN106019750A (zh) * | 2016-08-10 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种液晶显示面板及显示装置 |
| CN106125415A (zh) * | 2016-06-07 | 2016-11-16 | 友达光电股份有限公司 | 像素阵列以及像素结构 |
| CN106200171A (zh) * | 2016-07-13 | 2016-12-07 | 深圳市华星光电技术有限公司 | 一种液晶显示面板、制作方法及显示装置 |
| CN106873257A (zh) * | 2015-11-11 | 2017-06-20 | 三星显示有限公司 | 显示装置 |
| CN107121861A (zh) * | 2017-06-20 | 2017-09-01 | 深圳市华星光电技术有限公司 | 液晶显示面板及液晶显示设备 |
| CN107656402A (zh) * | 2017-09-25 | 2018-02-02 | 惠科股份有限公司 | 显示面板及显示面板的制作方法 |
| CN108154842A (zh) * | 2018-01-04 | 2018-06-12 | 武汉天马微电子有限公司 | 一种有机发光显示面板和电子设备 |
| CN108597374A (zh) * | 2018-04-20 | 2018-09-28 | 上海天马有机发光显示技术有限公司 | 一种显示面板和显示装置 |
| CN108780254A (zh) * | 2016-11-04 | 2018-11-09 | 京东方科技集团股份有限公司 | 显示基板、液晶显示面板及其制造方法、液晶显示设备 |
| US10416516B2 (en) | 2017-06-20 | 2019-09-17 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Liquid crystal display panel and liquid crystal display device |
| CN111208683A (zh) * | 2020-02-28 | 2020-05-29 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板 |
| WO2021031443A1 (zh) * | 2019-08-21 | 2021-02-25 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、液晶显示面板及液晶显示器 |
| US11048130B1 (en) | 2020-02-28 | 2021-06-29 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel |
| DE102015216549B4 (de) | 2014-12-29 | 2021-09-02 | Shanghai Tianma Micro-electronics Co., Ltd. | Arraysubstrat, Verfahren zur Herstellung desselben und Anzeigevorrichtung |
| WO2022116263A1 (zh) * | 2020-12-01 | 2022-06-09 | 深圳市华星光电半导体显示技术有限公司 | 显示面板和显示装置 |
| WO2023226146A1 (zh) * | 2022-05-25 | 2023-11-30 | 广州华星光电半导体显示技术有限公司 | 阵列基板以及显示装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102354970B1 (ko) * | 2015-06-22 | 2022-01-25 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN106773394B (zh) * | 2016-10-14 | 2024-04-09 | 合肥京东方光电科技有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN106405967A (zh) * | 2016-11-11 | 2017-02-15 | 京东方科技集团股份有限公司 | 一种阵列基板、液晶显示面板及显示装置 |
| CN112086470B (zh) * | 2020-09-25 | 2024-06-11 | 天马微电子股份有限公司 | 一种显示面板和显示装置 |
| CN114594634B (zh) * | 2022-03-28 | 2024-07-16 | 北京京东方显示技术有限公司 | 显示基板、显示面板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100054344A (ko) * | 2008-11-14 | 2010-05-25 | 삼성전자주식회사 | 액정 표시 장치 및 이의 제조 방법 |
| CN102645804B (zh) * | 2011-12-12 | 2015-12-02 | 北京京东方光电科技有限公司 | 一种阵列基板及制造方法和显示装置 |
| CN102722055B (zh) * | 2012-06-04 | 2015-06-17 | 深圳市华星光电技术有限公司 | 阵列基板及液晶显示装置 |
| CN203084391U (zh) * | 2012-12-19 | 2013-07-24 | 北京京东方光电科技有限公司 | 一种tft阵列基板及液晶显示器 |
-
2014
- 2014-08-22 CN CN201410418430.5A patent/CN104238207A/zh active Pending
- 2014-12-12 US US14/568,699 patent/US9368520B2/en active Active
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015216549B4 (de) | 2014-12-29 | 2021-09-02 | Shanghai Tianma Micro-electronics Co., Ltd. | Arraysubstrat, Verfahren zur Herstellung desselben und Anzeigevorrichtung |
| CN104714345A (zh) * | 2015-04-08 | 2015-06-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板、液晶显示面板及显示装置 |
| CN104793416A (zh) * | 2015-04-14 | 2015-07-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示面板 |
| WO2016165517A1 (zh) * | 2015-04-14 | 2016-10-20 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示面板 |
| US10209595B2 (en) | 2015-04-14 | 2019-02-19 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method therefor, and display panel |
| CN104793416B (zh) * | 2015-04-14 | 2018-02-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示面板 |
| CN104916648A (zh) * | 2015-06-11 | 2015-09-16 | 京东方科技集团股份有限公司 | 一种阵列基板、制备方法及显示装置 |
| US10139685B2 (en) | 2015-06-11 | 2018-11-27 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
| WO2016197692A1 (zh) * | 2015-06-11 | 2016-12-15 | 京东方科技集团股份有限公司 | 阵列基板、其制备方法及显示装置 |
| CN106873257A (zh) * | 2015-11-11 | 2017-06-20 | 三星显示有限公司 | 显示装置 |
| CN106873257B (zh) * | 2015-11-11 | 2021-07-27 | 三星显示有限公司 | 显示装置 |
| CN106125415B (zh) * | 2016-06-07 | 2019-01-04 | 友达光电股份有限公司 | 像素阵列以及像素结构 |
| CN106125415A (zh) * | 2016-06-07 | 2016-11-16 | 友达光电股份有限公司 | 像素阵列以及像素结构 |
| CN106200171B (zh) * | 2016-07-13 | 2020-02-28 | 深圳市华星光电技术有限公司 | 一种液晶显示面板、制作方法及显示装置 |
| CN106200171A (zh) * | 2016-07-13 | 2016-12-07 | 深圳市华星光电技术有限公司 | 一种液晶显示面板、制作方法及显示装置 |
| CN106019750A (zh) * | 2016-08-10 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种液晶显示面板及显示装置 |
| CN108780254A (zh) * | 2016-11-04 | 2018-11-09 | 京东方科技集团股份有限公司 | 显示基板、液晶显示面板及其制造方法、液晶显示设备 |
| WO2018232829A1 (zh) * | 2017-06-20 | 2018-12-27 | 深圳市华星光电技术有限公司 | 液晶显示面板及液晶显示设备 |
| US10416516B2 (en) | 2017-06-20 | 2019-09-17 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Liquid crystal display panel and liquid crystal display device |
| CN107121861A (zh) * | 2017-06-20 | 2017-09-01 | 深圳市华星光电技术有限公司 | 液晶显示面板及液晶显示设备 |
| CN107656402A (zh) * | 2017-09-25 | 2018-02-02 | 惠科股份有限公司 | 显示面板及显示面板的制作方法 |
| CN107656402B (zh) * | 2017-09-25 | 2020-09-11 | 惠科股份有限公司 | 显示面板及显示面板的制作方法 |
| CN108154842A (zh) * | 2018-01-04 | 2018-06-12 | 武汉天马微电子有限公司 | 一种有机发光显示面板和电子设备 |
| CN108597374A (zh) * | 2018-04-20 | 2018-09-28 | 上海天马有机发光显示技术有限公司 | 一种显示面板和显示装置 |
| WO2021031443A1 (zh) * | 2019-08-21 | 2021-02-25 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、液晶显示面板及液晶显示器 |
| CN111208683A (zh) * | 2020-02-28 | 2020-05-29 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板 |
| US11048130B1 (en) | 2020-02-28 | 2021-06-29 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel |
| CN111208683B (zh) * | 2020-02-28 | 2021-04-27 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板 |
| WO2021168921A1 (zh) * | 2020-02-28 | 2021-09-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
| WO2022116263A1 (zh) * | 2020-12-01 | 2022-06-09 | 深圳市华星光电半导体显示技术有限公司 | 显示面板和显示装置 |
| US11860493B2 (en) | 2020-12-01 | 2024-01-02 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and display device |
| WO2023226146A1 (zh) * | 2022-05-25 | 2023-11-30 | 广州华星光电半导体显示技术有限公司 | 阵列基板以及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160056177A1 (en) | 2016-02-25 |
| US9368520B2 (en) | 2016-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104238207A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN102799033B (zh) | 显示面板及其制作方法、显示装置 | |
| CN106024809B (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
| CN106932990B (zh) | 显示面板、显示装置及显示面板的制作方法 | |
| CN107479287B (zh) | 阵列基板及其制作方法 | |
| US20160342048A1 (en) | Thin film transistor array substrate, liquid crystal panel and liquid crystal display device | |
| US9960196B2 (en) | Array substrate, display panel, display device and mask plate | |
| CN106773394B (zh) | 一种阵列基板、显示面板及显示装置 | |
| EP3187929B1 (en) | Array substrate and manufacturing method therefor, and display apparatus | |
| US20120050643A1 (en) | Array substrate, liquid crystal panel and liquid crystal display | |
| KR20170054844A (ko) | 인셀형 터치 패널을 갖는 백플레인 기판 및 이를 이용한 액정 표시 장치 및 이의 제조 방법 | |
| CN105161499B (zh) | 一种显示基板及其制作方法和显示装置 | |
| US9417493B2 (en) | Array substrate, method for producing the array substrate, and display apparatus | |
| CN112447760B (zh) | 阵列基板及其制备方法、液晶显示面板及显示装置 | |
| CN105607369B (zh) | 一种阵列基板、液晶显示面板及显示装置 | |
| CN102655156A (zh) | 一种阵列基板及其制造方法 | |
| CN108681170B (zh) | 一种显示基板及其制造方法、显示装置 | |
| US10295876B2 (en) | Array substrate and method for manufacturing the same, display apparatus | |
| EP3279721A1 (en) | Array substrate and manufacturing method therefor, and display device | |
| CN112748616A (zh) | 阵列基板、阵列基板的制作方法、显示面板以及显示装置 | |
| KR20130104429A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| CN113109972A (zh) | 阵列基板、显示面板及显示装置 | |
| JP2013140366A (ja) | Ｔｆｔアレイ基板 | |
| TWI471672B (zh) | 顯示面板的畫素結構及其製造方法 | |
| US20230258989A1 (en) | Array substrate and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141224 |
|
| RJ01 | Rejection of invention patent application after publication |