CN106024809B - 一种阵列基板的制作方法、阵列基板及显示装置 - Google Patents
一种阵列基板的制作方法、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN106024809B CN106024809B CN201610532692.3A CN201610532692A CN106024809B CN 106024809 B CN106024809 B CN 106024809B CN 201610532692 A CN201610532692 A CN 201610532692A CN 106024809 B CN106024809 B CN 106024809B
- Authority
- CN
- China
- Prior art keywords
- public electrode
- layer
- photoresist
- grid
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 61
- 238000009413 insulation Methods 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 35
- 230000008569 process Effects 0.000 claims abstract description 30
- 238000000059 patterning Methods 0.000 claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 69
- 239000002184 metal Substances 0.000 claims description 23
- 229910044991 metal oxide Inorganic materials 0.000 claims description 17
- 230000000717 retained effect Effects 0.000 claims description 15
- 150000004706 metal oxides Chemical class 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 158
- 238000005516 engineering process Methods 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板的制作方法、阵列基板及显示装置，将公共电极在阵列基板中的膜层位置进行变更，便于采用一次构图工艺形成位于相邻膜层的公共电极和栅极的图形，节省一道制作工序，有利于减少制作过程中的构图次数，提高了阵列基板的制造效率，降低了生产成本。并且，在栅极和公共电极的图形上依次形成栅绝缘层、有源层、源漏极和数据线、绝缘层以及像素电极的图形时，像素电极与源漏极和数据线位于不同膜层，像素电极需要通过贯穿绝缘层的第一过孔与源漏极中的源极相连，这样，可以避免像素电极与数据线位于相邻膜层时可能存在短路情况，也降低了数据线与像素电极之间的寄生电容。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制作方法、阵列基板及显示装置。
背景技术
液晶显示器(Liquid Crystal Display，LCD)具有重量轻、厚度薄、功耗低、易于驱动、不含有害射线等优点，已经广泛应用在电视、笔记本电脑、移动电话、个人数字助理等现代信息设备，有着广阔的发展前景。
LCD通常是由阵列基板、对向基板、及置于两者之间的液晶层组成。阵列基板和对向基板之间的内侧设置有电极，在电极通电之后，在阵列基板和对向基板之间会产生电场，进而影响其间液晶的排列，对通过的光线造成遮挡或扭转，实现相应的显示效果。
目前，能够实现宽视角的液晶显示技术主要有平面内开关(IPS，In-PlaneSwitch)技术和高级超维场开关(ADS，Advanced Super Dimension Switch)技术；其中，ADS技术通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。H-ADS(高开口率-高级超维场开关)是ADS技术的一种重要实现方式。
E-ADS是H-ADS技术的一种变型结构，图1为采用E-ADS的阵列基板的基本结构示意图，其制作工艺一般需要以下几个步骤：
1、在衬底基板上采用一次构图工艺形成栅极01的图形；
2、在栅极01的图形上形成栅绝缘层(GI)；之后，在GI上通过一次构图工艺分别形成位于相邻膜层的有源层02的图形、以及源漏极03和数据线04的图形；或，在GI上先通过一次构图工艺形成有源层02的图形，之后通过另一次构图工艺形成源漏极03和数据线04的图形；
3、在源漏极03和数据线04的图形上通过一次构图工艺形成像素电极05的图形；
4、在像素电极05的图形上通过一次构图工艺形成绝缘层06的图形；
5、在绝缘层06的图形上通过一次构图工艺形成公共电极07和屏蔽电极08的图形，其中屏蔽电极08的图形覆盖数据线04的图形，用于屏蔽数据线04的电场对于液晶的影响。
通过上述描述可知，制作采用E-ADS的阵列基板时至少需要5次构图工艺，即至少需要使用5次掩模板(mask)，上述制作工艺所用到的掩模板数量比较多，使用每个掩模板时都要与衬底基板精确对位，会降低生产效率，增加了生产成本。
发明内容
有鉴于此，本发明实施例提供了一种阵列基板的制作方法、阵列基板及显示装置，用以节省阵列基板的制作工序。
因此，本发明实施例提供了一种阵列基板的制作方法，包括：
在衬底基板上通过一次构图工艺形成位于相邻膜层的公共电极和栅极的图形；
在所述栅极和公共电极的图形上依次形成栅绝缘层、有源层、源漏极和数据线、绝缘层以及像素电极的图形；其中，所述像素电极通过贯穿所述绝缘层的第一过孔与所述源漏极和数据线中的源极相连。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，在衬底基板上通过一次构图工艺形成位于相邻膜层的公共电极和栅极的图形，具体包括：
在衬底基板上依次形成透明金属氧化物薄膜层和金属层；
在所述金属层上形成一光刻胶层，使用一掩模板对所述光刻胶层进行曝光显影，得到光刻胶完全去除区域、光刻胶部分保留区域以及光刻胶完全保留区域；所述光刻胶完全保留区域对应于形成栅极的图形区域，所述光刻胶部分保留区域对应于形成公共电极的图形区域；
对所述光刻胶完全去除区域和光刻胶部分保留区域分别进行刻蚀，形成公共电极和栅极的图形。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述掩模板为半色调掩模板或灰色调掩模板。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，对所述光刻胶完全去除区域和光刻胶部分保留区域分别进行刻蚀，形成公共电极和栅极的图形，具体包括：
利用所述光刻胶完全保留区域和光刻胶部分保留区域的光刻胶层的遮挡，对所述透明金属氧化物薄膜层和所述金属层采用刻蚀工艺，去除所述光刻胶完全去除区域的透明金属氧化物薄膜层和金属层的图形，在所述透明金属氧化物薄膜层得到所述公共电极的图形；
采用灰化工艺去除掉所述光刻胶部分保留区域的光刻胶层，同时减薄所述光刻胶完全保留区域的光刻胶层；
利用减薄后的所述光刻胶完全保留区域的光刻胶层的遮挡，对所述金属层采用刻蚀工艺，去掉所述光刻胶部分保留区域的金属层的图形，剥离所述光刻胶完全保留区域的光刻胶层，得到所述栅极的图形。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，还包括：
在形成所述栅极的图形时，同时形成与所述栅极连接的栅线，以及与所述栅线延伸方向相同的第一公共电极线的图形，所述第一公共电极线与所述公共电极相互连接；
在形成所述源漏极和数据线的图形时，同时形成与所述数据线延伸方向相同且与所述第一公共电极线连接的第二公共电极线的图形。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，还包括：
在形成所述像素电极的图形时，同时形成第一桥接垫的图形；所述第一桥接垫的一端通过贯穿所述绝缘层的第二过孔与所述第二公共电极线连接，所述第一桥接垫的另一端通过贯穿所述绝缘层和所述栅绝缘层的第三过孔与所述第一公共电极线连接。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述第一公共电极线和所述第二公共电极线在交叠区域通过贯穿所述栅绝缘层的第四过孔相互连接，还包括：
在形成所述公共电极的图形时，同时形成第二桥接垫的图形；所述第二桥接垫的两端分别通过贯穿所述栅绝缘层的第五过孔与相邻的两条所述第二公共电极线连接。
另一方面，本发明实施例还提供了一种阵列基板，包括：依次设置在衬底基板上的公共电极、栅极、栅绝缘层、有源层、同层设置的源漏极和数据线、绝缘层以及像素电极；其中，
所述像素电极通过贯穿所述绝缘层的第一过孔与所述源漏极中的源极相连；
所述栅极的图形由图形一致的位于相邻膜层的透明金属氧化物薄膜层和金属层组成，其中，所述透明金属氧化物薄膜层为设置所述公共电极的膜层。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，还包括：与所述栅极同层设置的栅线和第一公共电极线；所述栅线与所述栅极连接，所述第一公共电极线与所述栅线延伸方向相同且与所述公共电极相互连接；
以及，与所述数据线延伸方向相同且同层设置的第二公共电极线，所述第二公共电极线与所述第一公共电极线相互连接。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，还包括：
与所述像素电极同层设置的第一桥接垫，所述第一桥接垫的一端通过贯穿所述绝缘层的第二过孔与所述第二公共电极线连接，所述第一桥接垫的另一端通过贯穿所述绝缘层和所述栅绝缘层的第三过孔与所述第一公共电极线连接。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第一公共电极线和所述第二公共电极线在交叠区域通过贯穿所述栅绝缘层的第四过孔相互连接；还包括：
与所述公共电极同层设置的第二桥接垫，所述第二桥接垫的两端分别通过贯穿所述栅绝缘层的第五过孔与相邻的两条所述第二公共电极线连接。
另一方面，本发明实施例还提供了一种显示装置，包括：本发明实施例提供的上述阵列基板。
本发明实施例的有益效果包括：
本发明实施例提供的一种阵列基板的制作方法、阵列基板及显示装置，将公共电极在阵列基板中的膜层位置进行变更，这样便于采用一次构图工艺形成位于相邻膜层的公共电极和栅极的图形，节省一道制作工序，有利于减少制作过程中的构图次数，提高了阵列基板的制造效率，降低了生产成本。并且，在通过一次构图工艺形成栅极和公共电极的图形之后，依次形成栅绝缘层、有源层、源漏极和数据线、绝缘层以及像素电极的图形时，像素电极与源漏极和数据线位于不同膜层，像素电极需要通过贯穿绝缘层的第一过孔与源漏极中的源极相连，这样，一方面可以避免像素电极与数据线位于相邻膜层时可能存在短路情况，另一方面也降低了数据线与像素电极之间的寄生电容。并且，不需要考虑在像素电极和数据线之间设置预设距离而防止短路，即便由于需要在绝缘层中设置连接像素电极和漏极的过孔而影响开口率，但其损失的开口率(1％-2％)非常小，在总体上也利于像素开口率的提升，有利于实现高分辨率设计。
附图说明
图1为现有技术中阵列基板的结构示意图；
图2为本发明实施例提供的阵列基板的制作方法的流程示意图之一；
图3为本发明实施例提供的阵列基板的制作方法的流程示意图之二；
图4a至图4e分别为本发明实施例提供的阵列基板的制作方法在各步骤完成后阵列基板的结构示意图；
图5为本发明实施例提供的阵列基板的结构示意图之一；
图6a和图6b分别为本发明实施例提供的阵列基板的结构示意图之二。
具体实施方式
下面结合附图，对本发明实施例提供的阵列基板的制作方法、阵列基板及显示装置的具体实施方式进行详细地说明。
附图中各层薄膜的厚度和区域大小形状不反映阵列基板的真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种阵列基板的制作方法，如图2所示，具体包括以下步骤：
S201、在衬底基板上通过一次构图工艺形成位于相邻膜层的公共电极和栅极的图形；
S202、在栅极和公共电极的图形上依次形成栅绝缘层、有源层、源漏极和数据线、绝缘层以及像素电极的图形；其中，像素电极通过贯穿绝缘层的第一过孔与源漏极和数据线中的源极相连。
本发明实施例提供的上述阵列基板的制作方法，将公共电极在阵列基板中的膜层位置进行变更，这样，便于在步骤S201中采用一次构图工艺形成位于相邻膜层的公共电极和栅极的图形，节省一道制作工序，有利于减少制作过程中的构图次数，提高了阵列基板的制造效率，降低了生产成本。
并且，在步骤S202中依次形成栅绝缘层、有源层、源漏极和数据线、绝缘层以及像素电极的图形时，像素电极与源漏极和数据线位于不同膜层，像素电极需要通过贯穿绝缘层的第一过孔与源漏极中的源极相连，这样，一方面可以避免像素电极与数据线位于相邻膜层时可能存在短路情况，另一方面也降低了数据线与像素电极之间的寄生电容。由于不需要考虑在像素电极和数据线之间设置预设距离而防止短路，即便需要在绝缘层中设置连接像素电极和漏极的过孔而影响开口率，但其损失的开口率(1％-2％)非常小，在总体上也利于像素开口率的提升，有利于实现高分辨率设计。
在具体实施时，本发明实施例提供的上述阵列基板的制作方法中的步骤S201在衬底基板上通过一次构图工艺形成位于相邻膜层的公共电极和栅极的图形，如图3所示，具体可以采用如下步骤实现：
S301、在衬底基板100上依次形成透明金属氧化物薄膜层200和金属层300，如图4a所示；
S302、在金属层300上形成一光刻胶层400，使用一掩模板500对光刻胶层400进行曝光显影，得到光刻胶完全去除区域a、光刻胶部分保留区域b以及光刻胶完全保留区域c，如图4b所示；其中，光刻胶完全保留区域c对应于形成栅极的图形区域，光刻胶部分保留区域b对应于形成公共电极的图形区域；
具体地，在进行曝光显影时使用的掩模板500具体可以为半色调掩模板或灰色调掩模板，在此不做限定；
S303、对光刻胶完全去除区域a和光刻胶部分保留区域b分别进行刻蚀，形成公共电极和栅极的图形。
在具体实施时，上述步骤S303对光刻胶完全去除区域和光刻胶部分保留区域分别进行刻蚀，形成公共电极和栅极的图形，具体可以采用如下方式实现：
首先，利用光刻胶完全保留区域c和光刻胶部分保留区域b的光刻胶层400的遮挡，对透明金属氧化物薄膜层200和金属层300采用刻蚀工艺，去除光刻胶完全去除区域a的透明金属氧化物薄膜层200和金属层300的图形，在透明金属氧化物薄膜层200得到公共电极07的图形，如图4c所示；
之后，采用灰化工艺去除掉光刻胶部分保留区域b的光刻胶层400，同时减薄光刻胶完全保留区域c的光刻胶层400，如图4d所示；
最后，利用减薄后的光刻胶完全保留区域c的光刻胶层400的遮挡，对金属层300采用刻蚀工艺，去掉光刻胶部分保留区域c的金属层300的图形，剥离光刻胶完全保留区域c的光刻胶层400，得到栅极01的图形，如图4e所示。
在采用上述工艺在衬底基板100上通过一次构图工艺形成位于相邻膜层的公共电极07和栅极01的图形之后，如图5所示，采用步骤S202依次形成栅绝缘层09、有源层02、源漏极03和数据线04、绝缘层06以及像素电极05的图形；其中，像素电极05通过贯穿绝缘层06的第一过孔A与源漏极03和数据线04中的源极相连。
具体地，可以在栅极01的图形上形成栅绝缘层09之后，在栅绝缘层09上通过一次构图工艺分别形成位于相邻膜层的有源层02的图形、以及源漏极03和数据线04的图形；或，在栅绝缘层09上先通过一次构图工艺形成有源层02的图形，之后通过另一次构图工艺形成源漏极03和数据线04的图形。接着，在源漏极03和数据线04的图形上通过一次构图工艺形成具有过孔A的绝缘层06的图形。最后，在绝缘层06的图形上通过一次构图工艺形成像素电极05的图形。进一步地，在形成像素电极05的同时，还可以形成覆盖数据线04的用于屏蔽数据线04的电场对于液晶的影响的屏蔽电极08的图形。
通过上述描述可知，在本发明实施例提供的上述阵列基板的制作方法中，最少可以利用4次构图工艺，即使用4次掩模板制作阵列基板，相对于现有的阵列基板的制作工艺，可以减少掩模板的使用数量，提高生产效率，降低生产成本。
并且，在上述制作过程中，在像素电极05和数据线04之间设置了绝缘层06，这样，一方面可以避免像素电极05与数据线04位于相邻膜层时可能存在短路情况，另一方面也降低了数据线04与像素电极05之间的寄生电容。由于不需要考虑在像素电极05和数据线04之间设置预设距离而防止短路，即便需要在绝缘层06中设置连接像素电极05和漏极的过孔A而影响开口率，但其损失的开口率(1％-2％)非常小，在总体上也利于像素开口率的提升，有利于实现高分辨率设计。
进一步地，在本发明实施例提供的上述阵列基板的制作方法中，由于透明金属氧化物薄膜层需要同时形成栅极与公共电极的图形，使得各个像素区域对应的公共电极之间相对独立，而在阵列基板工作时，需要各像素区域的公共电极具有相同的信号输入，成为一个整体具有统一的电位，因此，需要各像素区域对应的公共电极之间在横向纵向上均连接而形成矩阵形式的连接，以保证公共电极作为一个整体的均一性。
基于此，在本发明实施例提供的上述阵列基板的制作方法中，在步骤S201形成栅极01的图形时，如图6a和图6b所示，同时需要形成与栅极01连接的栅线(图6a和图6b中未示出)，以及与栅线延伸方向相同的第一公共电极线10的图形，第一公共电极线10与公共电极07相互连接(图6a和图6b中未示出连接关系)；并且，在步骤S202形成源漏极03和数据线04的图形时，如图6a和图6b所示，同时形成与数据线04延伸方向相同且与第一公共电极线10连接的第二公共电极线11的图形。
进一步地，为了使第一公共电极线10连接的第二公共电极线11相互连接，在本发明实施例提供的上述阵列基板的制作方法中，在步骤S202形成像素电极05的图形时，如图6a所示，可以同时形成第一桥接垫12的图形；该第一桥接垫12的一端通过贯穿绝缘层06的第二过孔B与第二公共电极线11连接，第一桥接垫12的另一端通过贯穿绝缘层06和栅绝缘层09的第三过孔C与第一公共电极线10连接。此时，如图6a所示在绝缘层06中会存在较多的过孔，在后续进行配向工艺形成配向膜时影响配向膜的均匀性，导致配向不良引起漏光的可能性。
基于上述可能存在的问题，为了使第一公共电极线10连接的第二公共电极线11相互连接时尽量减少在绝缘层06中设置过孔，在本发明实施例提供的上述阵列基板的制作方法中，可以利用栅绝缘层来设置连接第一公共电极线10连接的第二公共电极线11的过孔，具体地，如图6b所示，可以使第一公共电极线10和第二公共电极线11在交叠区域通过贯穿栅绝缘层09的第四过孔D相互连接；并且，在步骤S201形成公共电极07的图形时，如图6b所示，同时形成第二桥接垫13的图形；该第二桥接垫13的两端分别通过贯穿栅绝缘层09的第五过孔E与相邻的两条第二公共电极线11连接(图6b中仅示出了第二桥接垫13的一端与一条第二公共电极线11的连接结构)。
基于同一发明构思，本发明实施例还提供了一种阵列基板，由于该阵列基板解决问题的原理与前述一种阵列基板的制作方法相似，因此该阵列基板的实施可以参见方法的实施，重复之处不再赘述。
本发明实施例提供的一种阵列基板，如图5所示，具体包括：依次设置在衬底基板100上的公共电极07、栅极01、栅绝缘层09、有源层02、同层设置的源漏极03和数据线04、绝缘层06以及像素电极05；其中，
像素电极05通过贯穿绝缘层06的第一过孔A与源漏极03中的源极相连；
栅极01的图形由图形一致的位于相邻膜层的透明金属氧化物薄膜层和金属层组成，其中，透明金属氧化物薄膜层为设置公共电极07的膜层。
本发明实施例提供的上述阵列基板，将公共电极07在阵列基板中的膜层位置进行了变更，变为设置在与栅极01的膜层相邻，这样便于采用一次构图工艺形成位于相邻膜层的公共电极07和栅极01的图形，节省一道制作工序，有利于减少制作过程中的构图次数，提高了阵列基板的制造效率，降低了生产成本。
并且，在本发明实施例提供的上述阵列基板中，像素电极05与数据线04位于不同膜层，像素电极05需要通过贯穿绝缘层06的第一过孔A与源漏极03中的源极相连，这样，一方面可以避免像素电极05与数据线04位于相邻膜层时可能存在短路情况，另一方面也降低了数据线04与像素电极05之间的寄生电容。由于不需要考虑在像素电极05和数据线04之间设置预设距离而防止短路，即便需要在绝缘层06中设置连接像素电极05和漏极的过孔而影响开口率，但其损失的开口率(1％-2％)非常小，在总体上也利于像素开口率的提升，有利于实现高分辨率设计。
进一步地，在本发明实施例提供的上述阵列基板中，为了使各像素区域对应的公共电极之间在横向纵向上均连接而形成矩阵形式的连接，以保证公共电极作为一个整体的均一性，如图6a和图6b所示，还可以包括：与栅极01同层设置的栅线和第一公共电极线10；该栅线与栅极01连接，第一公共电极线10与栅线延伸方向相同且与公共电极07相互连接；以及，与数据线04延伸方向相同且同层设置的第二公共电极线11，第二公共电极线11与第一公共电极线10相互连接。
进一步地，在本发明实施例提供的上述阵列基板中，为了使第一公共电极线10连接的第二公共电极线11相互连接，如图6a所示，还可以包括：与像素电极05同层设置的第一桥接垫12，该第一桥接垫12的一端通过贯穿绝缘层06的第二过孔B与第二公共电极线11连接，第一桥接垫12的另一端通过贯穿绝缘层06和栅绝缘层09的第三过孔C与第一公共电极线10连接。此时，如图6a所示在绝缘层06中会存在较多的过孔，在后续进行配向工艺形成配向膜时影响配向膜的均匀性，导致配向不良引起漏光的可能性。
因此，为了使第一公共电极线10连接的第二公共电极线11相互连接时尽量减少在绝缘层06中设置过孔；较佳地，在本发明实施例提供的上述阵列基板中，可以利用栅绝缘层09来设置连接第一公共电极线10连接的第二公共电极线11的过孔。具体地，如图6b所示，可以使第一公共电极线10和第二公共电极线11在交叠区域通过贯穿栅绝缘层09的第四过孔D相互连接；并且，在阵列基板中设置与公共电极07同层设置的第二桥接垫13，该第二桥接垫13的两端分别通过贯穿栅绝缘层09的第五过孔E与相邻的两条第二公共电极线11连接(图6b中仅示出了第二桥接垫13的一端与一条第二公共电极线11的连接结构)。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
本发明实施例提供的上述阵列基板的制作方法、阵列基板及显示装置，将公共电极在阵列基板中的膜层位置进行变更，这样便于采用一次构图工艺形成位于相邻膜层的公共电极和栅极的图形，节省一道制作工序，有利于减少制作过程中的构图次数，提高了阵列基板的制造效率，降低了生产成本。并且，在通过一次构图工艺形成栅极和公共电极的图形之后，依次形成栅绝缘层、有源层、源漏极和数据线、绝缘层以及像素电极的图形时，像素电极与源漏极和数据线位于不同膜层，像素电极需要通过贯穿绝缘层的第一过孔与源漏极中的源极相连，这样，一方面可以避免像素电极与数据线位于相邻膜层时可能存在短路情况，另一方面也降低了数据线与像素电极之间的寄生电容。并且，不需要考虑在像素电极和数据线之间设置预设距离而防止短路，即便由于需要在绝缘层中设置连接像素电极和漏极的过孔而影响开口率，但其损失的开口率(1％-2％)非常小，在总体上也利于像素开口率的提升，有利于实现高分辨率设计。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上通过一次构图工艺形成位于相邻膜层的公共电极和栅极的图形；
在所述栅极和公共电极的图形上依次形成栅绝缘层、有源层、源漏极和数据线、绝缘层以及像素电极的图形；其中，所述像素电极通过贯穿所述绝缘层的第一过孔与所述源漏极和数据线中的源极相连；
所述在衬底基板上通过一次构图工艺形成位于相邻膜层的公共电极和栅极的图形，具体包括：
在衬底基板上依次形成透明金属氧化物薄膜层和金属层；
在所述金属层上形成一光刻胶层，使用一掩模板对所述光刻胶层进行曝光显影，得到光刻胶完全去除区域、光刻胶部分保留区域以及光刻胶完全保留区域；所述光刻胶完全保留区域对应于形成栅极的图形区域，所述光刻胶部分保留区域对应于形成公共电极的图形区域；
对所述光刻胶完全去除区域和光刻胶部分保留区域分别进行刻蚀，形成公共电极和栅极的图形。
2.如权利要求1所述的制作方法，其特征在于，所述掩模板为半色调掩模板或灰色调掩模板。
3.如权利要求1所述的制作方法，其特征在于，对所述光刻胶完全去除区域和光刻胶部分保留区域分别进行刻蚀，形成公共电极和栅极的图形，具体包括：
利用所述光刻胶完全保留区域和光刻胶部分保留区域的光刻胶层的遮挡，对所述透明金属氧化物薄膜层和所述金属层采用刻蚀工艺，去除所述光刻胶完全去除区域的透明金属氧化物薄膜层和金属层的图形，在所述透明金属氧化物薄膜层得到所述公共电极的图形；
采用灰化工艺去除掉所述光刻胶部分保留区域的光刻胶层，同时减薄所述光刻胶完全保留区域的光刻胶层；
利用减薄后的所述光刻胶完全保留区域的光刻胶层的遮挡，对所述金属层采用刻蚀工艺，去掉所述光刻胶部分保留区域的金属层的图形，剥离所述光刻胶完全保留区域的光刻胶层，得到所述栅极的图形。
4.如权利要求1-3任一项所述的制作方法，其特征在于，还包括：
在形成所述栅极的图形时，同时形成与所述栅极连接的栅线，以及与所述栅线延伸方向相同的第一公共电极线的图形，所述第一公共电极线与所述公共电极相互连接；
在形成所述源漏极和数据线的图形时，同时形成与所述数据线延伸方向相同且与所述第一公共电极线连接的第二公共电极线的图形。
5.如权利要求4所述的制作方法，其特征在于，还包括：
在形成所述像素电极的图形时，同时形成第一桥接垫的图形；所述第一桥接垫的一端通过贯穿所述绝缘层的第二过孔与所述第二公共电极线连接，所述第一桥接垫的另一端通过贯穿所述绝缘层和所述栅绝缘层的第三过孔与所述第一公共电极线连接。
6.如权利要求4所述的制作方法，其特征在于，所述第一公共电极线和所述第二公共电极线在交叠区域通过贯穿所述栅绝缘层的第四过孔相互连接，还包括：
在形成所述公共电极的图形时，同时形成第二桥接垫的图形；所述第二桥接垫的两端分别通过贯穿所述栅绝缘层的第五过孔与相邻的两条所述第二公共电极线连接。
7.一种阵列基板，其特征在于，包括：依次设置在衬底基板上的公共电极、栅极、栅绝缘层、有源层、同层设置的源漏极和数据线、绝缘层以及像素电极；其中，
所述像素电极通过贯穿所述绝缘层的第一过孔与所述源漏极中的源极相连；
所述栅极的图形由图形一致的位于相邻膜层的透明金属氧化物薄膜层和金属层组成，其中，所述透明金属氧化物薄膜层为设置所述公共电极的膜层。
8.如权利要求7所述的阵列基板，其特征在于，还包括：与所述栅极同层设置的栅线和第一公共电极线；所述栅线与所述栅极连接，所述第一公共电极线与所述栅线延伸方向相同且与所述公共电极相互连接；
以及，与所述数据线延伸方向相同且同层设置的第二公共电极线，所述第二公共电极线与所述第一公共电极线相互连接。
9.如权利要求8所述的阵列基板，其特征在于，还包括：
与所述像素电极同层设置的第一桥接垫，所述第一桥接垫的一端通过贯穿所述绝缘层的第二过孔与所述第二公共电极线连接，所述第一桥接垫的另一端通过贯穿所述绝缘层和所述栅绝缘层的第三过孔与所述第一公共电极线连接。
10.如权利要求8所述的阵列基板，其特征在于，所述第一公共电极线和所述第二公共电极线在交叠区域通过贯穿所述栅绝缘层的第四过孔相互连接；还包括：
与所述公共电极同层设置的第二桥接垫，所述第二桥接垫的两端分别通过贯穿所述栅绝缘层的第五过孔与相邻的两条所述第二公共电极线连接。
11.一种显示装置，其特征在于，包括：如权利要求7-10任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610532692.3A CN106024809B (zh) | 2016-07-07 | 2016-07-07 | 一种阵列基板的制作方法、阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610532692.3A CN106024809B (zh) | 2016-07-07 | 2016-07-07 | 一种阵列基板的制作方法、阵列基板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106024809A CN106024809A (zh) | 2016-10-12 |
| CN106024809B true CN106024809B (zh) | 2018-11-13 |
Family
ID=57109806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610532692.3A Active CN106024809B (zh) | 2016-07-07 | 2016-07-07 | 一种阵列基板的制作方法、阵列基板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106024809B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098706B (zh) * | 2016-07-22 | 2019-02-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN107179641A (zh) * | 2017-06-05 | 2017-09-19 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法、液晶显示面板 |
| US10824031B2 (en) | 2017-06-05 | 2020-11-03 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Manufacturing method of an array substrate comprising a source electrode, a drain electrode, and a pixel electrode that are configured to be directly exposed within a liquid crystal layer |
| US10615194B2 (en) | 2017-06-05 | 2020-04-07 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd | Array substrates, manufacturing methods thereof, and liquid crystal display (LCD) panels |
| CN107240589A (zh) * | 2017-06-05 | 2017-10-10 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法、液晶显示面板 |
| JP7079548B2 (ja) * | 2017-09-29 | 2022-06-02 | 京東方科技集團股▲ふん▼有限公司 | アレイ基板、表示装置およびアレイ基板の製造方法 |
| CN108364936A (zh) * | 2018-02-26 | 2018-08-03 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示面板和显示装置 |
| CN109378320B (zh) * | 2018-12-05 | 2021-01-26 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制备方法 |
| CN109634000B (zh) * | 2019-02-02 | 2021-12-31 | 合肥京东方显示技术有限公司 | 阵列基板及其制备方法、显示面板和显示装置 |
| CN113571530A (zh) * | 2021-07-07 | 2021-10-29 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法 |
| CN116184730B (zh) * | 2023-04-27 | 2023-07-18 | 惠科股份有限公司 | 阵列基板及其制备方法和显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956551A (zh) * | 2012-11-02 | 2013-03-06 | 京东方科技集团股份有限公司 | 阵列基板的制作方法、阵列基板及显示装置 |
| CN103456744A (zh) * | 2013-09-05 | 2013-12-18 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法、显示装置 |
| CN103474434A (zh) * | 2013-09-16 | 2013-12-25 | 京东方科技集团股份有限公司 | 阵列基板、制备方法以及显示装置 |
| CN103928400A (zh) * | 2014-03-31 | 2014-07-16 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104217994A (zh) * | 2014-08-29 | 2014-12-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
-
2016
- 2016-07-07 CN CN201610532692.3A patent/CN106024809B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956551A (zh) * | 2012-11-02 | 2013-03-06 | 京东方科技集团股份有限公司 | 阵列基板的制作方法、阵列基板及显示装置 |
| CN103456744A (zh) * | 2013-09-05 | 2013-12-18 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法、显示装置 |
| CN103474434A (zh) * | 2013-09-16 | 2013-12-25 | 京东方科技集团股份有限公司 | 阵列基板、制备方法以及显示装置 |
| CN103928400A (zh) * | 2014-03-31 | 2014-07-16 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104217994A (zh) * | 2014-08-29 | 2014-12-17 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106024809A (zh) | 2016-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106024809B (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
| CN104330915B (zh) | 一种阵列基板、液晶显示面板及显示装置 | |
| JP6030296B2 (ja) | 薄膜トランジスタ液晶ディスプレイのアレイ基板及びその製造方法 | |
| CN105633016B (zh) | Tft基板的制作方法及制得的tft基板 | |
| CN103293811B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN102403311B (zh) | 阵列基板及其制造方法和液晶显示器 | |
| US10444579B2 (en) | Display substrate and manufacturing method thereof, and display device | |
| CN103439840B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| US20170052418A1 (en) | Array substrate, manufacturing method thereof, liquid crystal display panel and display device | |
| US20170023836A1 (en) | Boa liquid crystal display panel and manufacturing method thereof | |
| US20160372490A1 (en) | Array substrate and manufacturing method thereof, and display panel | |
| JP2020532755A (ja) | アレイ基板、ディスプレイパネル、ディスプレイデバイス | |
| CN104965370B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN102654703B (zh) | 一种阵列基板及其制造方法、以及显示设备 | |
| CN105448824B (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2019205702A1 (zh) | 阵列基板及其制作方法 | |
| CN102723308B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN102867823A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104570525B (zh) | 液晶显示装置及其制造方法 | |
| CN104934443A (zh) | 阵列基板及其制造方法、显示装置 | |
| US20150014692A1 (en) | Array Substrate, Manufacturing Method Thereof, And Display Device | |
| TWI272424B (en) | Liquid crystal display and fabricating the same | |
| US20240142829A1 (en) | Array substrate and manufacturing method therefor, display assembly, and display device | |
| WO2015180302A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| CN102723309A (zh) | 一种阵列基板及其制造方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |