CN103928400A - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN103928400A CN103928400A CN201410126538.7A CN201410126538A CN103928400A CN 103928400 A CN103928400 A CN 103928400A CN 201410126538 A CN201410126538 A CN 201410126538A CN 103928400 A CN103928400 A CN 103928400A
- Authority
- CN
- China
- Prior art keywords
- electrode
- transparency electrode
- photoresist
- via hole
- dielectric spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 125000006850 spacer group Chemical group 0.000 claims abstract description 50
- 238000002161 passivation Methods 0.000 claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及显示技术领域，公开了一种阵列基板制作方法，包括：包括步骤：在衬底基板上形成包括栅极、栅线、公共电极线及栅绝缘层的图形；形成包括数据线、源极、漏极及有源层的图形；在所述源极、漏极及有源层的图形之上形成包括绝缘间隔层的图形；在所述绝缘间隔层上形成包括第一透明电极的图形；在所述第一透明电极之上形成包括钝化层的图形；在所述钝化层之上形成包括第二透明电极的图形。本发明还公开了一种阵列基板及显示装置。可以有效的避免ITO工艺对TFT沟道造成的污染。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法、显示装置。
背景技术
当前，高级超维场转换技术（ADvanced Super Dimension Switch，ADS）显示模式由于优越的显示品质得到广泛发展，已成为全球业内重要技术标准。其中H-ADS（高开口率ADS）模式是最先进的工艺之一。
现有H-ADS显示模式薄膜晶体管（TFT）阵列基板制备工艺流程如图1a和1b所示：在衬底基板110上形成栅极120、栅线（图中未示出）和公共电极线130（1次mask）；形成栅绝缘层140；形成有源层150；形成数据线（图中未示出）、源极161及漏极162（1次mask）；形成第一透明电极170（1次mask）；形成钝化层180及其上的过孔（1次mask）；形成第二透明电极190（1次mask）（Gate Mask→SD Mask→1st ITO Mask→Via hole Mask→2nd ITO Mask）。
上述工艺流程存在如下问题：
在形成第一透明电极170工艺时，源极161和漏极162工艺已完成，TFT沟道（如图1a在虚线框所示）会全部裸露在外部。第一透明电极170的材料通常为ITO（氧化铟锡）沉积时会给TFT沟道引入杂质，造成TFT沟道污染。同时ITO刻蚀液残留、沟道内ITO残留也会造成TFT沟道污染。TFT沟道决定着TFT的特性，TFT沟道污染会造成TFT特性异常，影响产品性能。
另外，在沉积钝化层180之前，如果采用氢气等离子体（H2Plasma）处理TFT沟道，可以降低TFT的关态漏电流Ioff，提高产品品质。但是H2Plasma会造成第一透明电极ITO被还原，产生雾状不良。故现有H-ADS显示模式TFT阵列基板制备工艺中钝化层180沉积（PVX Dep）前不能采用H2Plasma处理，从而造成TFT的Ioff较高，影响产品品质。
发明内容
（一）要解决的技术问题
本发明要解决的技术问题是：如何避免形成第一次透明电极ITO时在TFT沟道处残留ITO及其刻蚀液杂质。
（二）技术方案
为解决上述技术问题，本发明提供了一种阵列基板制作方法，包括步骤：
在衬底基板上形成包括栅极、栅线、公共电极线及栅绝缘层的图形；
形成包括数据线、源极、漏极及有源层的图形；
在所述源极、漏极及有源层的图形之上形成包括绝缘间隔层的图形；
在所述绝缘间隔层上形成包括第一透明电极的图形；
在所述第一透明电极之上形成包括钝化层的图形；
在所述钝化层之上形成包括第二透明电极的图形。
其中，所述在所述绝缘间隔层上形成包括第一透明电极的图形的步骤具体包括：
在所述绝缘间隔层上形成光刻胶；
采用双调掩膜板对所述光刻胶进行曝光显影，去除所述漏极图形所在区域对应的光刻胶，部分保留第一透明电极图形所在区域对应的光刻胶，完全保留其它区域的光刻胶；
刻蚀暴露出的绝缘间隔层，以形成所述第一过孔，使暴露出所述漏极；
灰化所述光刻胶，去除第一透明电极图形所在区域对应的光刻胶，保留除第一透明电极和第一过孔区域以外的光刻胶；
形成第一透明导电薄膜，并剥离剩余的光刻胶及位于其上的第一透明导电薄膜，以形成第一透明电极，且通过所述第一过孔连接所述漏极。
其中，所述在所述钝化层之上形成包括第二透明电极的图形的步骤具体包括：
在所述钝化层上对应公共电极线的图形所在区域形成第二过孔；形成第二透明电极，使所述第二透明电极通过所述第二过孔连接所述公共电极线。
其中，所述在所述绝缘间隔层上形成包括第一透明电极的图形的步骤具体包括：
在所述绝缘间隔层上形成光刻胶；
采用双调掩膜板对所述光刻胶进行曝光显影，去除公共电极线图形所在区域对应的光刻胶，部分保留第一透明电极图形所在区域对应的光刻胶，完全保留其它区域的光刻胶；
刻蚀暴露出的绝缘间隔层，以形成所述第一过孔，使暴露出公共电极线；
灰化所述光刻胶，去除第一透明电极图形所在区域对应的光刻胶，保留除第一透明电极和第一过孔区域以外的光刻胶；
形成第一透明导电薄膜，并剥离剩余的光刻胶及位于其上的第一透明导电薄膜，以形成第一透明电极，且通过所述第一过孔连接所述公共电极线。
其中，所述在所述钝化层之上形成包括第二透明电极的图形的步骤具体包括：
在所述钝化层上对应所述漏极所在区域形成第二过孔；形成第二透明电极，使所述第二透明电极通过所述第二过孔连接所述漏极。
其中，在所述源极、漏极及有源层的图形之上形成包括绝缘间隔层的图形之前还包括：进行氢气等离子体工艺处理所述源极和漏极之间形成的沟道区域。
本发明还提供了一种阵列基板，包括：形成在衬底基板之上的栅线、数据线、公共电极线、薄膜晶体管、第一透明电极、形成在所述第一透明电极之上的钝化层和第二透明电极，还包括：绝缘间隔层，所述绝缘间隔层位于薄膜晶体管的有源层和所述第一透明电极所在层之间，所述绝缘间隔层形成有第一过孔，钝化层上形成有第二过孔；
所述第一透明电极通过所述第一过孔连接所述薄膜晶体管的漏极，所述第二透明电极通过所述第二过孔连接所述公共电极线；或所述第一透明电极通过第一过孔连接所述公共电极线，所述第二透明电极通过所述第二过孔连接所述薄膜晶体管的漏极。
其中，所述绝缘间隔层的材料为氮化硅。
其中，所述绝缘间隔层的厚度为
一种显示装置。其特征在于。包括上述任一项所述的阵列基板。
（三）有益效果
本发明的阵列基板制作方法可以有效的避免第一透明电极（ITO）工艺对TFT沟道造成的污染，避免TFT特性恶化，提高了产品质量。
附图说明
图1a是现有技术的阵列基板制作方法中形成第一透明电极后的结构示意图；
图1b是采用现有技术的阵列基板制作方法制作的阵列基板结构示意图；
图2a是本发明实施例的阵列基板制作方法中形成TFT的基板结构示意图；
图2b是在图2a的基础上形成绝缘间隔层的基板结构示意图；
图2c是在图2b的基础上形成形成光刻胶并曝光显影后的基板结构示意图；
图2d是在图2c的基础上在绝缘间隔层上形成第一过孔并灰化光刻胶后的基板结构示意图；
图2e是在图2d的基础上形成第一透明导电薄膜的基板结构示意图；
图2f是在图2e的基础上形成第一透明电极的基板结构示意图；
图2g是采用本发明实施例的阵列基板制作方法制作的一种阵列基板结构示意图；
图3是采用本发明实施例的阵列基板制作方法制作的另一种阵列基板的结构示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
如图2a～2g所示，本实施例的阵列基板制作方法包括以下步骤：
步骤一，如图2a所示，在衬底基板210上形成包括栅线（图中未示出）栅极220、公共电极线230及栅绝缘层240的图形（栅极220、栅线和公共电极线230在同一次构图工艺中形成，仅需要一次mask）。栅绝缘层240形成在栅线、栅极220和公共电极230至上。该步骤的具体工艺流程及形成的图形结构和现有技术基本相同，此处不在赘述。
步骤二，形成包括有源层250、数据线（图中未示出）、源极261和漏极262的图形。具体地，有源层250、数据线（图中未示出）、源极261和漏极262的图形形成在所述栅绝缘层之上。该步骤之后，栅极220、栅绝缘层240、有源层250、源极261和漏极262形成薄膜晶体管（TFT），源极261和漏极262之间为TFT的沟道区域。其中，数据线、源极261和漏极262在同一次构图工艺中形成。该步骤的具体工艺流程及形成的图形结构和现有技术基本相同，此处不在赘述
步骤三，如图2b所示，在源极、漏极及有源层的图形之上形成包括绝缘间隔层300，可以采用沉积、溅射或涂覆等方式形成。由于绝缘间隔层300旨在保护第一透明电极形成时不会因残留影响沟道，绝缘间隔层300可以只覆盖TFT所在区域，也可以覆盖在整个基板表面。其中，绝缘间隔层300可以采用氮化硅材料，厚度可以为既能保护TFT的沟道，又能使整个阵列基板的厚度不至于太厚，保证显示装置的轻薄性。
步骤四，在绝缘间隔层上形成包括第一透明电极的图形。本实施例中以第一透明电极通过第一过孔连接薄膜晶体管的漏极，即第一透明电极为像素电极为例进行说明。
如图2c所示，在绝缘间隔层300上形成光刻胶400。采用双调掩膜板（半调掩膜板或灰调掩膜板）对光刻胶400进行曝光显影，去除薄膜晶体管的漏极262对应区域A的光刻胶，部分保留第一透明电极对应区域B的光刻胶，完全保留其它区域的光刻胶，即第一透明电极对应区域B的光刻胶的厚度小于其它区域的光刻胶厚度。
如图2d所示，刻蚀暴露出的绝缘间隔层300，即区域A对应的绝缘间隔层300，以形成第一过孔500，使暴露出薄膜晶体管的漏极262；灰化光刻胶400，去除第一透明电极区域B对应的光刻胶，保留除第一透明电极和第一过孔区域以外的光刻胶。
如图2e所示，形成第一透明导电薄膜270＇。
如图2f所示，通过离地剥离技术，剥离剩余的光刻胶400及位于其上的第一透明导电薄膜270＇，以形成第一透明电极270，第一透明电极270且通过第一过孔500连接薄膜晶体管的漏极262。
步骤五，如图2g所示，在第一透明电极270之上形成包括钝化层280的图形，该步骤和现有技术类似，此处不再赘述。
步骤六，在所述钝化层之上形成包括第二透明电极的图形。由于步骤三中第一透明电极为像素电极，此步骤中第二电极为公共电极，具体步骤如下：
如图2g所示，在钝化层280上对应公共电极线230的区域形成第二过孔，并形成第二透明电极，第二透明电极290通过第二过孔连接公共电极线230。
本实施例中，在形成第一透明电极之前在TFT对应的区域形成绝缘间隔层300，从而保护了TFT沟道不被第一透明电极材料ITO工艺污染，避免TFT特性恶化，保证产品性能。另外，在形成绝缘间隔层300上的第一过孔500和第一透明电极270时采用了双调掩膜板曝光工艺和离地剥离（lift off）工艺，与现有技术相比，在不增加mask的提前下避免了TFT沟道被第一透明电极材料ITO工艺污染。
由于本实施例中第一透明电极270和TFT间隔有绝缘间隔层300，H2Plasma处理不再会造成ITO被还原。因此进一步地，为了降低TFT的Ioff，提高产品品质，在步骤二和步骤三之间还包括步骤：对TFT的沟道进行H2Plasma工艺处理。
上述实施例中，第一透明电极270为像素电极，第二透明电极290为公共电极。当然，还可以是第一透明电极270为公共电极，第二透明电极为像素电极。如图3所示，步骤四～步骤六的制作过程还如下：
步骤四，在所述绝缘间隔层上形成光刻胶；采用双调掩膜板对所述光刻胶进行曝光显影，去除公共电极线对应区域的光刻胶，部分保留第一透明电极对应区域的光刻胶，完全保留其它区域的光刻胶；刻蚀暴露出的绝缘间隔层，以形成所述第一过孔，使暴露出公共电极线；灰化所述光刻胶，去除第一透明电极对应区域的光刻胶，保留除第一透明电极和第一过孔区域以外的光刻胶；形成第一透明导电薄膜，并通过离地剥离技术，剥离剩余的光刻胶及位于其上的第一透明导电薄膜，以形成第一透明电极，且通过所述第一过孔连接所述公共电极线。
步骤五，在所述第一透明电极之上形成钝化层。
步骤六，在所述钝化层上对应薄膜晶体管的漏极的区域形成第二过孔，形成第二透明电极，通过所述第二过孔连接所述漏极。
具体制作工艺过程与第一透明电极270为像素电极，第二透明电极290为公共电极的制作工艺过程类似，此处不再赘述。
以上实施例是在底栅型TFT结构的基础上进行说明，对于顶栅型TFT结构同样适用，只要在形成第一ITO时在TFT的有源层和第一ITO之间增加绝缘间隔层即可。
本发明还提供了一种有上述方法制作的阵列基板，包括：形成在衬底基板之上的栅线、数据线、公共电极线、薄膜晶体管、第一透明电极、形成在所述第一透明电极之上的钝化层和第二透明电极。为了避免第一透明电极对TFT的沟道产生污染，还包括：绝缘间隔层，所述绝缘间隔层位于薄膜晶体管的有源层和所述第一透明电极之间，所述绝缘间隔层形成有第一过孔，钝化层上形成有第二过孔。
所述第一透明电极通过所述第一过孔连接所述薄膜晶体管的漏极，所述第二透明电极通过所述第二过孔连接所述公共电极线；或所述第一透明电极通过第一过孔连接所述公共电极线，所述第二透明电极通过所述第二过孔连接所述薄膜晶体管的漏极。如此可以有效的避免第一透明电极（ITO）工艺对TFT沟道造成的污染，避免TFT特性恶化，提高了产品质量。
其中，所述绝缘间隔层的材料为氮化硅，厚度为
本发明还提供了一种显示装置，包括上述的阵列基板。该显示装置可以为：液晶面板、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (10)
1.一种阵列基板制作方法，其特征在于，包括步骤：
在衬底基板上形成包括栅极、栅线、公共电极线及栅绝缘层的图形；
形成包括数据线、源极、漏极及有源层的图形；
在所述源极、漏极及有源层的图形之上形成包括绝缘间隔层的图形；
在所述绝缘间隔层上形成包括第一透明电极的图形；
在所述第一透明电极之上形成包括钝化层的图形；
在所述钝化层之上形成包括第二透明电极的图形。
2.如权利要求1所述的阵列基板制作方法，其特征在于，所述在所述绝缘间隔层上形成包括第一透明电极的图形的步骤具体包括：
在所述绝缘间隔层上形成光刻胶；
采用双调掩膜板对所述光刻胶进行曝光显影，去除所述漏极图形所在区域对应的光刻胶，部分保留第一透明电极图形所在区域对应的光刻胶，完全保留其它区域的光刻胶；
刻蚀暴露出的绝缘间隔层，以形成所述第一过孔，使暴露出所述漏极；
灰化所述光刻胶，去除第一透明电极图形所在区域对应的光刻胶，保留除第一透明电极和第一过孔区域以外的光刻胶；
形成第一透明导电薄膜，并剥离剩余的光刻胶及位于其上的第一透明导电薄膜，以形成第一透明电极，且通过所述第一过孔连接所述漏极。
3.如权利要求2所述的阵列基板制作方法，其特征在于，所述在所述钝化层之上形成包括第二透明电极的图形的步骤具体包括：
在所述钝化层上对应公共电极线的图形所在区域形成第二过孔；形成第二透明电极，使所述第二透明电极通过所述第二过孔连接所述公共电极线。
4.如权利要求1所述的阵列基板制作方法，其特征在于，所述在所述绝缘间隔层上形成包括第一透明电极的图形的步骤具体包括：
在所述绝缘间隔层上形成光刻胶；
采用双调掩膜板对所述光刻胶进行曝光显影，去除公共电极线图形所在区域对应的光刻胶，部分保留第一透明电极图形所在区域对应的光刻胶，完全保留其它区域的光刻胶；
刻蚀暴露出的绝缘间隔层，以形成所述第一过孔，使暴露出公共电极线；
灰化所述光刻胶，去除第一透明电极图形所在区域对应的光刻胶，保留除第一透明电极和第一过孔区域以外的光刻胶；
形成第一透明导电薄膜，并剥离剩余的光刻胶及位于其上的第一透明导电薄膜，以形成第一透明电极，且通过所述第一过孔连接所述公共电极线。
5.如权利要求4所述的阵列基板制作方法，其特征在于，所述在所述钝化层之上形成包括第二透明电极的图形的步骤具体包括：
在所述钝化层上对应所述漏极所在区域形成第二过孔；形成第二透明电极，使所述第二透明电极通过所述第二过孔连接所述漏极。
6.如权利要求1～5中任一项所述的阵列基板制作方法，其特征在于，在所述源极、漏极及有源层的图形之上形成包括绝缘间隔层的图形之前还包括：进行氢气等离子体工艺处理所述源极和漏极之间形成的沟道区域。
7.一种阵列基板，包括：形成在衬底基板之上的栅线、数据线、公共电极线、薄膜晶体管、第一透明电极、形成在所述第一透明电极之上的钝化层和第二透明电极，其特征在于，还包括：绝缘间隔层，所述绝缘间隔层位于薄膜晶体管的有源层和所述第一透明电极所在层之间，所述绝缘间隔层形成有第一过孔，钝化层上形成有第二过孔；
所述第一透明电极通过所述第一过孔连接所述薄膜晶体管的漏极，所述第二透明电极通过所述第二过孔连接所述公共电极线；或所述第一透明电极通过第一过孔连接所述公共电极线，所述第二透明电极通过所述第二过孔连接所述薄膜晶体管的漏极。
8.如权利要求7所述的阵列基板，其特征在于，所述绝缘间隔层的材料为氮化硅。
9.如权利要求7所述的阵列基板，其特征在于，所述绝缘间隔层的厚度为
10.一种显示装置。其特征在于。包括如权利要求7～9中任一项所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410126538.7A CN103928400A (zh) | 2014-03-31 | 2014-03-31 | 阵列基板及其制作方法、显示装置 |
| PCT/CN2014/086301 WO2015149482A1 (zh) | 2014-03-31 | 2014-09-11 | 阵列基板及其制作方法、显示装置 |
| US14/436,843 US10014329B2 (en) | 2014-03-31 | 2014-09-11 | Array substrate with thin film transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410126538.7A CN103928400A (zh) | 2014-03-31 | 2014-03-31 | 阵列基板及其制作方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103928400A true CN103928400A (zh) | 2014-07-16 |
Family
ID=51146576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410126538.7A Pending CN103928400A (zh) | 2014-03-31 | 2014-03-31 | 阵列基板及其制作方法、显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10014329B2 (zh) |
| CN (1) | CN103928400A (zh) |
| WO (1) | WO2015149482A1 (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617049A (zh) * | 2015-03-11 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104617039A (zh) * | 2015-01-27 | 2015-05-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| WO2015149482A1 (zh) * | 2014-03-31 | 2015-10-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN105047722A (zh) * | 2015-08-19 | 2015-11-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板、显示面板 |
| CN105448936A (zh) * | 2016-01-04 | 2016-03-30 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN106024809A (zh) * | 2016-07-07 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN112335048A (zh) * | 2018-06-01 | 2021-02-05 | 弗莱克因艾伯勒有限公司 | 晶体管阵列 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104898896B (zh) * | 2015-05-12 | 2018-06-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、光学触控屏和显示装置 |
| KR102148491B1 (ko) | 2015-12-14 | 2020-08-26 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 |
| CN106887424B (zh) * | 2017-03-17 | 2020-11-24 | 京东方科技集团股份有限公司 | 导电图案结构及其制备方法、阵列基板和显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102244034A (zh) * | 2010-05-14 | 2011-11-16 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
| CN102707523A (zh) * | 2012-04-20 | 2012-10-03 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
| US20130214412A1 (en) * | 2012-02-16 | 2013-08-22 | Mitsubishi Materials Corporation | Method of forming thin film interconnect and thin film interconnect |
| CN103579219A (zh) * | 2012-07-27 | 2014-02-12 | 北京京东方光电科技有限公司 | 一种平板阵列基板、传感器及平板阵列基板的制造方法 |
| CN103681488A (zh) * | 2013-12-16 | 2014-03-26 | 合肥京东方光电科技有限公司 | 阵列基板及其制作方法，显示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620847B1 (ko) * | 2001-06-05 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 어레이기판 및 그의 제조방법 |
| KR100984345B1 (ko) * | 2003-05-30 | 2010-09-30 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| KR101054819B1 (ko) | 2003-06-24 | 2011-08-05 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
| CN100517075C (zh) | 2006-03-09 | 2009-07-22 | 北京京东方光电科技有限公司 | 一种薄膜晶体管液晶显示器的阵列基板的制作方法 |
| JP5110803B2 (ja) * | 2006-03-17 | 2012-12-26 | キヤノン株式会社 | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
| KR101213708B1 (ko) | 2009-06-03 | 2012-12-18 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| CN102034749B (zh) * | 2009-09-25 | 2013-09-04 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
| CN102479682B (zh) * | 2010-11-30 | 2013-12-04 | 京东方科技集团股份有限公司 | 一种离地剥离的方法和tft阵列基板的制作方法 |
| KR102004398B1 (ko) * | 2012-07-24 | 2019-07-29 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR101988925B1 (ko) * | 2012-12-10 | 2019-06-13 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| KR101980765B1 (ko) * | 2012-12-26 | 2019-08-28 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |
| CN103928400A (zh) | 2014-03-31 | 2014-07-16 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
-
2014
- 2014-03-31 CN CN201410126538.7A patent/CN103928400A/zh active Pending
- 2014-09-11 WO PCT/CN2014/086301 patent/WO2015149482A1/zh active Application Filing
- 2014-09-11 US US14/436,843 patent/US10014329B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102244034A (zh) * | 2010-05-14 | 2011-11-16 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
| US20130214412A1 (en) * | 2012-02-16 | 2013-08-22 | Mitsubishi Materials Corporation | Method of forming thin film interconnect and thin film interconnect |
| CN102707523A (zh) * | 2012-04-20 | 2012-10-03 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
| CN103579219A (zh) * | 2012-07-27 | 2014-02-12 | 北京京东方光电科技有限公司 | 一种平板阵列基板、传感器及平板阵列基板的制造方法 |
| CN103681488A (zh) * | 2013-12-16 | 2014-03-26 | 合肥京东方光电科技有限公司 | 阵列基板及其制作方法，显示装置 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015149482A1 (zh) * | 2014-03-31 | 2015-10-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| US10014329B2 (en) | 2014-03-31 | 2018-07-03 | Boe Technology Group Co., Ltd. | Array substrate with thin film transistor and method of manufacturing the same |
| CN104617039A (zh) * | 2015-01-27 | 2015-05-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104617049B (zh) * | 2015-03-11 | 2017-06-13 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104617049A (zh) * | 2015-03-11 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN105047722A (zh) * | 2015-08-19 | 2015-11-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板、显示面板 |
| US10192894B2 (en) | 2015-08-19 | 2019-01-29 | Boe Technology Group Co., Ltd. | Thin film transistor and method of manufacturing the same, array substrate and display panel |
| WO2017118004A1 (zh) * | 2016-01-04 | 2017-07-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法以及显示装置 |
| CN105448936A (zh) * | 2016-01-04 | 2016-03-30 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN105448936B (zh) * | 2016-01-04 | 2019-07-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN106024809A (zh) * | 2016-07-07 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN106024809B (zh) * | 2016-07-07 | 2018-11-13 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN112335048A (zh) * | 2018-06-01 | 2021-02-05 | 弗莱克因艾伯勒有限公司 | 晶体管阵列 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015149482A1 (zh) | 2015-10-08 |
| US20160254289A1 (en) | 2016-09-01 |
| US10014329B2 (en) | 2018-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103928400A (zh) | 阵列基板及其制作方法、显示装置 | |
| US10998353B2 (en) | Array substrate and display device | |
| US9859304B2 (en) | Manufacturing method of array substrate, array substrate and display device | |
| US9893098B2 (en) | Array substrate and fabrication method thereof, and display device | |
| US10651204B2 (en) | Array substrate, its manufacturing method and display device | |
| CN105070727B (zh) | 一种薄膜晶体管阵列基板、其制作方法及显示装置 | |
| US9530807B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and display device | |
| US10204936B2 (en) | Array substrate and method for manufacturing the same, display device | |
| US10504943B2 (en) | Method for manufacturing an array substrate motherboard | |
| CN103715096A (zh) | 薄膜晶体管及其制作方法、阵列基板及其制作方法 | |
| CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105655359A (zh) | Tft基板的制作方法 | |
| CN103412450A (zh) | 阵列基板及其制作方法和显示装置 | |
| CN105448824B (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2015192595A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| CN105070684A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| US20180337202A1 (en) | Tft substrate manufacturing method | |
| CN104934443A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN103762199A (zh) | 一种液晶显示器的阵列基板的制造方法 | |
| US10879278B2 (en) | Display substrate, manufacturing method therefor, and display device | |
| CN103681514B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103048840A (zh) | 阵列基板及其制作方法、液晶显示面板和显示装置 | |
| US20180151749A1 (en) | Thin Film Transistor, Array Substrate and Methods for Manufacturing and Driving the same and Display Device | |
| CN101692439B (zh) | 薄膜晶体管数组基板的制作方法 | |
| CN102637634B (zh) | 一种阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140716 |
|
| RJ01 | Rejection of invention patent application after publication |