CN103412450A - 阵列基板及其制作方法和显示装置 - Google Patents

阵列基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN103412450A
CN103412450A CN2013103198024A CN201310319802A CN103412450A CN 103412450 A CN103412450 A CN 103412450A CN 2013103198024 A CN2013103198024 A CN 2013103198024A CN 201310319802 A CN201310319802 A CN 201310319802A CN 103412450 A CN103412450 A CN 103412450A
Authority
CN
China
Prior art keywords
oxide semiconductor
metal oxide
layer
semiconductor layer
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013103198024A
Other languages
English (en)
Inventor
闫梁臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN2013103198024A priority Critical patent/CN103412450A/zh
Publication of CN103412450A publication Critical patent/CN103412450A/zh
Priority to PCT/CN2013/089674 priority patent/WO2015010427A1/zh
Priority to US14/381,646 priority patent/US9646997B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板及其制作方法和显示装置，属于显示技术领域。所述阵列基板的有源层由至少两个金属氧化物半导体层组成，其中，靠近栅绝缘层的第一金属氧化物半导体层的迁移率大于靠近源漏金属层的第二金属氧化物半导体层的迁移率。通过本发明的技术方案，能够制备性能良好、稳定且具有高迁移率的有源层。

Description

阵列基板及其制作方法和显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法和显示装置。
背景技术
随着科技的不断进步，用户对液晶显示设备的需求日益增加，TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜场效应晶体管液晶显示器)也成为了手机、平板电脑等产品中使用的主流显示器。此外，随着显示设备的普及，用户对大尺寸显示产品的需求也越来越普遍。
TFT的性能决定了液晶显示器的显示品质。量产中常常采用非晶硅作为有源层，但非晶硅具有较多的缺陷，并且迁移率较低。非晶硅TFT的载流子实际迁移率大致在10cm2/(V*s)左右，但由于缺陷数目太多，栅电极所吸引的大部分电荷被攫取在缺陷中而无法提供导电能力，使得等效载流子迁移率仅仅剩下不到1cm2/(V*s)，不能满足大尺寸显示产品的需求。
为了提高有源层的迁移率，现有技术采用金属氧化物半导体制作有源层，但有的金属氧化物半导体的迁移率不够高，而有的金属氧化物半导体虽然迁移率比较高，但是漏电流比较大，将会影响TFT的性能，导致显示器不能正常显示。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法和显示装置，能够制备性能良好、稳定且具有高迁移率的有源层。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种阵列基板，所述阵列基板的有源层由至少两个金属氧化物半导体层组成，其中，靠近栅绝缘层的第一金属氧化物半导体层的迁移率大于靠近源漏金属层的第二金属氧化物半导体层的迁移率。
进一步地，上述方案中，所述第一金属氧化物半导体层的迁移率大于30cm2/V*s，所述第二金属氧化物半导体层的迁移率为8-10cm2/V*s。
进一步地，上述方案中，所述第一金属氧化物半导体层的厚度为10nm-50nm，所述第二金属氧化物半导体层的厚度为10nm-50nm。
进一步地，上述方案中，所述第一金属氧化物半导体层为ITZO，所述第二金属氧化物半导体层为IGZO。
进一步地，上述方案中，所述阵列基板具体包括：
衬底基板；
所述衬底基板上的栅电极和栅线；
所述栅电极和所述栅线上的所述栅绝缘层；
所述栅绝缘层上的所述有源层，所述有源层由第一金属氧化物半导体层和第二金属氧化物半导体层组成；
所述有源层上的刻蚀阻挡层；
所述刻蚀阻挡层上的由所述源漏金属层组成的漏电极、源电极和数据线；
所述漏电极、所述源电极和所述数据线上的钝化层，所述钝化层包括有对应所述漏电极的过孔；
所述钝化层上的像素电极，所述像素电极通过所述过孔与所述漏电极电连接。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。
本发明实施例还提供了一种阵列基板的制作方法，利用至少两个金属氧化物半导体层完成有源层的制作，其中，靠近栅绝缘层的第一金属氧化物半导体层的迁移率大于靠近源漏金属层的第二金属氧化物半导体层的迁移率。
进一步地，上述方案中，所述制作方法具体包括：
在衬底基板上依次形成栅金属层和栅绝缘层，所述栅金属层包括栅电极和栅线的图形；
在形成有所述栅绝缘层的衬底基板上形成有源层的图形，所述有源层由第一金属氧化物半导体层和第二金属氧化物半导体层组成；
在形成有所述有源层的衬底基板上形成刻蚀阻挡层的图形；
在形成有所述刻蚀阻挡层的衬底基板上形成数据线、源电极和漏电极的图形；
在形成有所述数据线、所述源电极和所述漏电极的衬底基板上形成钝化层的图形，所述钝化层的图形包括有对应所述漏电极的过孔；
在形成有所述钝化层的衬底基板上形成像素电极的图形，所述像素电极通过所述过孔与所述漏电极电连接。
进一步地，上述方案中，所述在形成有所述栅绝缘层的衬底基板上形成有源层的图形包括：
在形成有所述栅绝缘层的衬底基板上沉积所述第一金属氧化物半导体层；
在所述第一金属氧化物半导体层上沉积所述第二金属氧化物半导体层；
在所述第二金属氧化物半导体层上涂覆光刻胶，通过构图工艺，形成由所述第一金属氧化物半导体层和所述第二金属氧化物半导体层组成的有源层的图形。
进一步地，上述方案中，所述第一金属氧化物半导体层为ITZO，所述第二金属氧化物半导体层为IGZO。
本发明的实施例具有以下有益效果：
上述方案中，阵列基板的有源层由至少两个金属氧化物半导体层组成，其中，靠近栅绝缘层的第一金属氧化物半导体层作为载流子传输层具有较高的迁移率，而靠近源漏金属层的第二金属氧化物半导体层作为相对高电阻层具有较低的迁移率，可以起到降低漏电流、稳定TFT特性的作用。这样通过至少两个金属氧化物半导体层组合，最终可以制备性能良好、稳定且具有高迁移率的有源层。
附图说明
图1为本发明实施例在阵列基板上形成栅电极和栅线后的截面示意图；
图2为本发明实施例在阵列基板上形成栅绝缘层后的截面示意图；
图3为本发明实施例在阵列基板上形成第一金属氧化物半导体层和第二金属氧化物半导体层后的截面示意图；
图4为本发明实施例在阵列基板上形成有源层的图形后的截面示意图；
图5为本发明实施例在阵列基板上形成刻蚀阻挡层的图形后的截面示意图；
图6为本发明实施例在阵列基板上形成源电极、漏电极和数据线后的截面示意图；
图7为本发明实施例在阵列基板上形成钝化层的图形后的截面示意图；
图8为本发明实施例在阵列基板上形成像素电极后的截面示意图。
附图标记
1衬底基板  2栅电极  3栅绝缘层
4第一金属氧化物半导体层  5第二金属氧化物半导体层
6刻蚀阻挡层  7源漏金属层  8钝化层
9像素电极
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例提供一种阵列基板及其制作方法和显示装置，能够制备性能良好、稳定且具有高迁移率的有源层。
本发明实施例提供了一种阵列基板，所述阵列基板的有源层由至少两个金属氧化物半导体层组成，其中，靠近栅绝缘层的第一金属氧化物半导体层的迁移率大于靠近源漏金属层的第二金属氧化物半导体层的迁移率。
本发明的阵列基板中，靠近栅绝缘层的第一金属氧化物半导体层作为载流子传输层具有较高的迁移率，而靠近源漏金属层的第二金属氧化物半导体层作为相对高电阻层具有较低的迁移率，可以起到降低漏电流、稳定TFT特性的作用。这样通过至少两个金属氧化物半导体层组合，最终可以制备性能良好、稳定且具有高迁移率的有源层。
本发明的阵列基板并不局限于采用两个金属氧化物半导体层形成有源层，有源层还可以具有三层以上的结构，只需要保证靠近栅绝缘层的那一层结构具有较高的迁移率，靠近源漏金属层的那一层结构具有较低的迁移率即可。在实际生产中，为了简化生产流程和节省生产成本，一般采用两个金属氧化物半导体层形成有源层。
进一步地，为了保证制备的有源层具有较高的迁移率，一般地，所采用的第一金属氧化物半导体层的迁移率大于30cm2/V*s；为了保证制备的有源层性能良好、稳定，一般地，所采用的第二金属氧化物半导体层的迁移率为8-10cm2/V*s。
进一步地，所述第一金属氧化物半导体层的厚度可以为10nm-50nm，所述第二金属氧化物半导体层的厚度可以为10nm-50nm。
具体地，本发明的阵列基板中，第一金属氧化物半导体层可以采用ITZO，第二金属氧化物半导体层可以采用IGZO。IGZO的迁移率在10cm2/V*s左右，ITZO的迁移率可以达到30cm2/V*s以上，但是ITZO的漏电流比较大，这样将ITZO作为第一金属氧化物半导体层布置在栅绝缘层之上，由于其具有较高的迁移率可以作为载流子传输层；将IGZO作为第二金属氧化物半导体层布置在源漏金属层之下，由于其具有较低的迁移率可以作为相对高电阻层，起到降低漏电流、稳定TFT特性的作用。
具体地，本发明的阵列基板可以包括：
衬底基板；
所述衬底基板上的栅电极和栅线；
所述栅电极和所述栅线上的所述栅绝缘层；
所述栅绝缘层上的所述有源层，所述有源层由第一金属氧化物半导体层和第二金属氧化物半导体层组成；
所述有源层上的刻蚀阻挡层；
所述刻蚀阻挡层上的由所述源漏金属层组成的漏电极、源电极和数据线；
所述漏电极、所述源电极和所述数据线上的钝化层，所述钝化层包括有对应所述漏电极的过孔；
所述钝化层上的像素电极，所述像素电极通过所述过孔与所述漏电极电连接。
本发明实施例还提供了一种显示装置，包括如上任一实施例所述的阵列基板。其中，阵列基板的结构同上述实施例，在此不再赘述。另外，显示装置其他部分的结构可以参考现有技术，对此本文不再详细描述。该显示装置可以为：液晶面板、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
本发明实施例还提供了一种阵列基板的制作方法，包括：利用至少两个金属氧化物半导体层完成有源层的制作，其中，靠近栅绝缘层的第一金属氧化物半导体层的迁移率大于靠近源漏金属层的第二金属氧化物半导体层的迁移率。
本发明制作的阵列基板，靠近栅绝缘层的第一金属氧化物半导体层作为载流子传输层具有较高的迁移率，而靠近源漏金属层的第二金属氧化物半导体层作为相对高电阻层具有较低的迁移率，可以起到降低漏电流、稳定TFT特性的作用。这样通过至少两个金属氧化物半导体层组合，最终可以制备性能良好、稳定且具有高迁移率的有源层。
本发明的制作方法并不局限于采用两个金属氧化物半导体层形成有源层，还可以利用三个以上的金属氧化物半导体层形成有源层，只需要保证靠近栅绝缘层的那一层金属氧化物半导体层具有较高的迁移率，靠近源漏金属层的那一层金属氧化物半导体层具有较低的迁移率即可。在实际生产中，为了简化生产流程和节省生产成本，一般采用两个金属氧化物半导体层形成有源层。
进一步地，为了保证制备的有源层具有较高的迁移率，一般地，所采用的第一金属氧化物半导体层的迁移率大于30cm2/V*s；为了保证制备的有源层性能良好、稳定，一般地，所采用的第二金属氧化物半导体层的迁移率为8-10cm2/V*s。
具体地，所述制作方法可以包括：
在衬底基板上依次形成栅金属层和栅绝缘层，所述栅金属层包括栅电极和栅线的图形；
在形成有所述栅绝缘层的衬底基板上形成有源层的图形，所述有源层由第一金属氧化物半导体层和第二金属氧化物半导体层组成；
在形成有所述有源层的衬底基板上形成刻蚀阻挡层的图形；
在形成有所述刻蚀阻挡层的衬底基板上形成数据线、源电极和漏电极的图形；
在形成有所述数据线、所述源电极和所述漏电极的衬底基板上形成钝化层的图形，所述钝化层的图形包括有对应所述漏电极的过孔；
在形成有所述钝化层的衬底基板上形成像素电极的图形，所述像素电极通过所述过孔与所述漏电极电连接。
其中，所述在形成有所述栅绝缘层的衬底基板上形成有源层的图形包括：
在形成有所述栅绝缘层的衬底基板上沉积所述第一金属氧化物半导体层；
在所述第一金属氧化物半导体层上沉积所述第二金属氧化物半导体层；
在所述第二金属氧化物半导体层上涂覆光刻胶，通过构图工艺，形成由所述第一金属氧化物半导体层和所述第二金属氧化物半导体层组成的有源层的图形。
具体地，本发明的制作方法中，可以采用ITZO作为第一金属氧化物半导体层，可以采用IGZO作为第二金属氧化物半导体层。IGZO的迁移率在10cm2/V*s左右，ITZO的迁移率可以达到30cm2/V*s以上，但是ITZO的漏电流比较大，这样将ITZO作为第一金属氧化物半导体层布置在栅绝缘层之上，由于其具有较高的迁移率可以作为载流子传输层；将IGZO作为第二金属氧化物半导体层布置在源漏金属层之下，由于其具有较低的迁移率可以作为相对高电阻层，起到降低漏电流、稳定TFT特性的作用。
下面结合具体的工艺流程对本实施例的阵列基板的制作方法进行进一步地介绍：
如图1～图8所示，本发明的阵列基板的制作方法包括以下步骤：
步骤a、提供一衬底基板，在衬底基板上形成由栅金属层组成的栅电极和栅线的图形；
如图1所示，首先通过一次构图工艺在衬底基板1上形成由栅金属层组成的包括栅电极2和与栅电极2连接的栅线的图形。其中，衬底基板1可为玻璃基板或石英基板。
具体地，可以采用溅射或热蒸发的方法在衬底基板1上沉积一层栅金属层。栅金属层的材料可以是Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金，栅金属层也可以是由多层金属薄膜组成。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅线和栅电极2的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，形成栅线和栅电极2的图形；剥离剩余的光刻胶。
步骤b：如图2所示，在形成有栅电极2和栅线的衬底基板1上形成栅绝缘层3；
具体地，可以采用等离子体增强化学气相沉积（PECVD）方法，在经过步骤a的衬底基板1上沉积厚度为
Figure BDA00003576232600081
的栅绝缘层材料，形成栅绝缘层3。其中，栅绝缘层材料可以选用氧化物或者氮化物或者氮氧化物，栅绝缘层可以为单层、双层或多层结构。
步骤c：在形成有栅绝缘层3的衬底基板1上沉积第一金属氧化物半导体层4和第二金属氧化物半导体层5；
具体地，如图3所示，可以先在经过步骤b的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积ITZO作为第一金属氧化物半导体层4，具体地，ITZO的厚度可以为10nm-50nm，之后可以再沉积IGZO作为第二金属氧化物半导体层5，IGZO的厚度可以为10nm-50nm。
步骤d：如图4所示，在衬底基板1上形成有源层的图形；
具体地，在第二金属氧化物半导体层5上涂覆光刻胶，对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域；之后进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的第一金属氧化物半导体层和第二金属氧化物半导体层，形成有源层的图形；剥离光刻胶保留区域的剩余的光刻胶。
步骤e：如图5所示，在衬底基板1上形成刻蚀阻挡层6的图形；
具体地，在经过步骤d的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积刻蚀阻挡层材料，其中，刻蚀阻挡层材料可以选用氧化物或者氮化物。在刻蚀阻挡层材料上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于刻蚀阻挡层6的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的刻蚀阻挡层材料，形成刻蚀阻挡层6的图形；剥离剩余的光刻胶。
步骤f：如图6所示，在衬底基板1上形成由源漏金属层7组成的源电极、漏电极和数据线的图形；
具体地，在经过步骤e的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层源漏金属层7。源漏金属层7的材料可以是Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金，源漏金属层7也可以是由多层金属薄膜组成。在源漏金属层7上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极和数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属薄膜，形成源电极、漏电极和数据线的图形；剥离剩余的光刻胶。
步骤g：如图7所示，在衬底基板1上形成钝化层8的图形；
具体地，在经过步骤f的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积厚度为
Figure BDA00003576232600091
的钝化层材料，其中，钝化层材料可以选用氧化物或者氮化物或者复合结构层。在钝化层材料上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于钝化层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的钝化层材料，形成包括对应于漏电极的过孔的钝化层8的图形；剥离剩余的光刻胶。
步骤h：如图8所示，在衬底基板1上形成像素电极9的图形，像素电极9通过过孔与漏电极连接。
具体地，在经过步骤g的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积厚度为
Figure BDA00003576232600101
的透明导电层，其中，透明导电层可以采用氧化铟锡（ITO）、氧化铟锌（IZO）等材料。在透明导电层上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于像素电极9的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的透明导电层，形成像素电极9的图形；剥离剩余的光刻胶。
经过上述步骤a-h即可得到如图8所示的本实施例的阵列基板，本实施例的技术方案采用两个金属氧化物半导体层制备有源层，其中，靠近栅绝缘层的第一金属氧化物半导体层作为载流子传输层具有较高的迁移率，而靠近源漏金属层的第二金属氧化物半导体层作为相对高电阻层具有较低的迁移率，可以起到降低漏电流、稳定TFT特性的作用。这样通过至少两个金属氧化物半导体层组合，最终可以制备性能良好、稳定且具有高迁移率的有源层。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板的有源层由至少两个金属氧化物半导体层组成，其中，靠近栅绝缘层的第一金属氧化物半导体层的迁移率大于靠近源漏金属层的第二金属氧化物半导体层的迁移率。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一金属氧化物半导体层的迁移率大于30cm2/V*s，所述第二金属氧化物半导体层的迁移率为8-10cm2/V*s。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一金属氧化物半导体层的厚度为10nm-50nm，所述第二金属氧化物半导体层的厚度为10nm-50nm。
4.根据权利要求2所述的阵列基板，其特征在于，所述第一金属氧化物半导体层为ITZO，所述第二金属氧化物半导体层为IGZO。
5.根据权利要求1-4中任一项所述的阵列基板，其特征在于，所述阵列基板具体包括：
衬底基板；
所述衬底基板上的栅电极和栅线；
所述栅电极和所述栅线上的所述栅绝缘层；
所述栅绝缘层上的所述有源层，所述有源层由第一金属氧化物半导体层和第二金属氧化物半导体层组成；
所述有源层上的刻蚀阻挡层；
所述刻蚀阻挡层上的由所述源漏金属层组成的漏电极、源电极和数据线；
所述漏电极、所述源电极和所述数据线上的钝化层，所述钝化层包括有对应所述漏电极的过孔；
所述钝化层上的像素电极，所述像素电极通过所述过孔与所述漏电极电连接。
6.一种显示装置，其特征在于，包括如权利要求1-5中任一项所述的阵列基板。
7.一种阵列基板的制作方法，其特征在于，利用至少两个金属氧化物半导体层完成有源层的制作，其中，靠近栅绝缘层的第一金属氧化物半导体层的迁移率大于靠近源漏金属层的第二金属氧化物半导体层的迁移率。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述制作方法具体包括：
在衬底基板上依次形成栅金属层和栅绝缘层，所述栅金属层包括栅电极和栅线的图形；
在形成有所述栅绝缘层的衬底基板上形成有源层的图形，所述有源层由第一金属氧化物半导体层和第二金属氧化物半导体层组成；
在形成有所述有源层的衬底基板上形成刻蚀阻挡层的图形；
在形成有所述刻蚀阻挡层的衬底基板上形成数据线、源电极和漏电极的图形；
在形成有所述数据线、所述源电极和所述漏电极的衬底基板上形成钝化层的图形，所述钝化层的图形包括有对应所述漏电极的过孔；
在形成有所述钝化层的衬底基板上形成像素电极的图形，所述像素电极通过所述过孔与所述漏电极电连接。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述在形成有所述栅绝缘层的衬底基板上形成有源层的图形包括：
在形成有所述栅绝缘层的衬底基板上沉积所述第一金属氧化物半导体层；
在所述第一金属氧化物半导体层上沉积所述第二金属氧化物半导体层；
在所述第二金属氧化物半导体层上涂覆光刻胶，通过构图工艺，形成由所述第一金属氧化物半导体层和所述第二金属氧化物半导体层组成的有源层的图形。
10.根据权利要求7-9中任一项所述的阵列基板的制作方法，其特征在于，所述第一金属氧化物半导体层为ITZO，所述第二金属氧化物半导体层为IGZO。
CN2013103198024A 2013-07-26 2013-07-26 阵列基板及其制作方法和显示装置 Pending CN103412450A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2013103198024A CN103412450A (zh) 2013-07-26 2013-07-26 阵列基板及其制作方法和显示装置
PCT/CN2013/089674 WO2015010427A1 (zh) 2013-07-26 2013-12-17 阵列基板及其制作方法和显示装置
US14/381,646 US9646997B2 (en) 2013-07-26 2013-12-17 Array substrate, method for manufacturing the same and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013103198024A CN103412450A (zh) 2013-07-26 2013-07-26 阵列基板及其制作方法和显示装置

Publications (1)

Publication Number Publication Date
CN103412450A true CN103412450A (zh) 2013-11-27

Family

ID=49605477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013103198024A Pending CN103412450A (zh) 2013-07-26 2013-07-26 阵列基板及其制作方法和显示装置

Country Status (3)

Country Link
US (1) US9646997B2 (zh)
CN (1) CN103412450A (zh)
WO (1) WO2015010427A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943639A (zh) * 2014-04-15 2014-07-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103943638A (zh) * 2014-04-15 2014-07-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
WO2015010427A1 (zh) * 2013-07-26 2015-01-29 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN104332474A (zh) * 2014-09-02 2015-02-04 重庆京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
CN105304651A (zh) * 2015-11-25 2016-02-03 深圳市华星光电技术有限公司 阵列基板、显示器及阵列基板的制备方法
WO2016019649A1 (zh) * 2014-08-06 2016-02-11 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法、薄膜晶体管及其制作方法
KR20160070881A (ko) * 2014-12-10 2016-06-21 삼성디스플레이 주식회사 박막 트랜지스터
CN110010626A (zh) * 2019-04-11 2019-07-12 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN115295564A (zh) * 2022-09-27 2022-11-04 广州华星光电半导体显示技术有限公司 阵列基板和显示面板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
KR102106366B1 (ko) * 2015-11-25 2020-05-04 가부시키가이샤 아루박 박막 트랜지스터, 산화물 반도체막 및 스퍼터링 타겟
JP2019067791A (ja) * 2017-09-28 2019-04-25 シャープ株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012091297A1 (ko) * 2010-12-30 2012-07-05 주성엔지니어링㈜ 박막 트랜지스터 및 그 제조 방법
CN203351574U (zh) * 2013-07-26 2013-12-18 京东方科技集团股份有限公司 阵列基板和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101513601B1 (ko) * 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101977152B1 (ko) * 2010-04-02 2019-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
CN202957251U (zh) * 2012-12-13 2013-05-29 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
DE112013006219T5 (de) * 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
CN103412450A (zh) * 2013-07-26 2013-11-27 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012091297A1 (ko) * 2010-12-30 2012-07-05 주성엔지니어링㈜ 박막 트랜지스터 및 그 제조 방법
CN203351574U (zh) * 2013-07-26 2013-12-18 京东方科技集团股份有限公司 阵列基板和显示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015010427A1 (zh) * 2013-07-26 2015-01-29 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US9646997B2 (en) 2013-07-26 2017-05-09 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
CN103943638A (zh) * 2014-04-15 2014-07-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103943639A (zh) * 2014-04-15 2014-07-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
WO2016019649A1 (zh) * 2014-08-06 2016-02-11 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法、薄膜晶体管及其制作方法
CN104332474B (zh) * 2014-09-02 2017-10-31 重庆京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
CN104332474A (zh) * 2014-09-02 2015-02-04 重庆京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
KR20160070881A (ko) * 2014-12-10 2016-06-21 삼성디스플레이 주식회사 박막 트랜지스터
CN105702740A (zh) * 2014-12-10 2016-06-22 三星显示有限公司 具有改善的电气特性的薄膜晶体管
KR102260886B1 (ko) * 2014-12-10 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터
CN105304651A (zh) * 2015-11-25 2016-02-03 深圳市华星光电技术有限公司 阵列基板、显示器及阵列基板的制备方法
CN105304651B (zh) * 2015-11-25 2018-07-20 深圳市华星光电技术有限公司 阵列基板、显示器及阵列基板的制备方法
CN110010626A (zh) * 2019-04-11 2019-07-12 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN115295564A (zh) * 2022-09-27 2022-11-04 广州华星光电半导体显示技术有限公司 阵列基板和显示面板

Also Published As

Publication number Publication date
US20160233250A1 (en) 2016-08-11
US9646997B2 (en) 2017-05-09
WO2015010427A1 (zh) 2015-01-29

Similar Documents

Publication Publication Date Title
CN103412450A (zh) 阵列基板及其制作方法和显示装置
CN103354218B (zh) 阵列基板及其制作方法和显示装置
CN103700665B (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
EP2677537A1 (en) Thin film transistor array substrate, method for manufacturing same, display panel, and display device
CN103325841A (zh) 薄膜晶体管及其制作方法和显示器件
CN106449667B (zh) 阵列基板及其制作方法、显示装置
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN102053435A (zh) 液晶显示设备及其制造方法
CN104952932A (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103545319A (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN104835782A (zh) 阵列基板及其制作方法、显示装置
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN103700628A (zh) 阵列基板制作方法、阵列基板及显示装置
CN103928400A (zh) 阵列基板及其制作方法、显示装置
CN103441129A (zh) 阵列基板及其制作方法和显示装置
EP2819155A1 (en) Thin film transistor array substrate and producing method thereof
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN103400802B (zh) 阵列基板及其制作方法和显示装置
CN103456747A (zh) 阵列基板及其制作方法、显示装置
CN203351574U (zh) 阵列基板和显示装置
WO2015032135A1 (zh) 阻挡层及其制备方法、薄膜晶体管、阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20131127